技术领域
[0001] 本
发明涉及一种低失调
运算放大器电路，特别是一种可有效降低输入
电流的低失调运算放大器电路。
背景技术
[0002] 运算放大器在通讯系统、光学系统、
传感器系统以及仪器仪表领域应用越来越广泛。但随着科技进步对
信号精度的要求越来越高，而要实现高精度信号，均需要具有较低失调
电压和较低失调电流的运算放大器。双极型运算放大器具有驱
动能力强、速度快、噪声小等特点，有很广泛的应用空间。但传统双极型运算放大器输入电流较大，因此不能满足高精度的要求。因此就需要有一种能够降低输入电流的运算放大器电路，来使运算放大器具有较低的输入电流。从而实现降低运算放大器输入电流，在保留双极型运算放大器优点的
基础上改善输入失调电流，实现高精度信号。
发明内容
[0003] 本发明要解决的技术问题是，提供一种带输入电流的低失调运算放大器的电路，它通过全新的补偿电路补偿运算放大器输入电流对
输入信号的影响，从而降低运算放大器的输入电流，改善了运算放大器的输入失调。进一步实现双极型运算放大器输入电流的优化，在保留双极型运算放大器优点的基础上，降低输入电流，实现高精度信号。
[0004] 为解决上述技术问题，本发明的技术方案，包括输入电流补偿单元、输入放大级单元、输出级单元以及
相位补偿单元。
[0005] 输入电流补偿单元,所述输入电流补偿单元通过第三P型MOS管MP3和第四P型MOS管MP4分别与输入放大级单元的第二NPN型
三极管NPN2和第三NPN型三极管NPN3连接，用来补偿由于采用双极型输入对管而引入的输入电流。
[0006] 输入放大级单元通过第五P型MOS管MP5、第六P型MOS管MP6和第五N型MOS管MN5、第六N型MOS管MN6分别与输出级单元的第四NPN型三极管NPN4和第五NPN型三极管NPN5连接，用来将微小的输入
差分信号放大，得到输出值。
[0007] 输出级单元通过第四NPN型三极管NPN4的集
电极与电源电位连接，第四NPN型三极管NPN4的基极与输入放大级电路的正向输出端Vop连接，第四NPN型三极管NPN4的发射极第五NPN型三极管NPN5的集电极连接，作为运算放大器的输出端Vout，第五NPN型三极管NPN5的基极与输入放大级电路的反向输出端Von连接，第五NPN型三极管NPN5的发射极与地电位连接；用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0008] 相位补偿单元一端与运算放大器的输出端Vout连接，另一端与输入放大级电路的反向输出端Von连接，用来补偿运算放大器的相位裕度。
[0009] 输入电流补偿单元：包括四个P型MOS管、两个N型MOS管和一个NPN型三极管，用来补偿由于采用双极型输入对管而引入的输入电流，提高运算放大器的输入阻抗，改善运算放大器的输入失调。
[0010] 输入放大级单元：包括四个P型MOS管、六个N型MOS管和两个NPN型三极管，采用折叠共源共栅结构，使用双极型器件作为输入对管，用来将微小的输入差分信号放大，得到输出值，要求具有很高电压增益。
[0011] 输出级单元：包括两个NPN型三极管，用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0012] 相位补偿单元：包括一个电容器，用来补偿运算放大器的相位裕度，保证运算放大器在规定的使用模式下能稳定工作，不会出现振荡现象。
[0013] 具体的电流补偿单元，第一P型MOS管MP1的源极、第二P型MOS管MP2的源极、第三P型MOS管MP3的源极、第四P型MOS管MP4的源极和电源电位连接；第一P型MOS管MP1的栅极、第一P型MOS管MP1的漏极与第一NPN型三极管NPN1的集电极连接；第二P型MOS管MP2的栅极、第二P型MOS管MP2的漏极、第三P型MOS管MP3的栅极、第四P型MOS管MP4的栅极与第一NPN型三极管NPN1的基极连接；第一NPN型三极管NPN1的发射极与第一N型MOS管MN1的漏极连接；第一N型MOS管MN1的栅极与偏置电压Vb1连接；第一N型MOS管MN1的源极与第二N型MOS管MN2的漏极连接；第二N型MOS管MN2的栅极与偏置电压Vb2连接；第二N型MOS管MN2的源极与地电位连接；第三P型MOS管MP3的漏极与运算放大器的正向输入端VP连接；第四P型MOS管MP4的漏极与运算放大器的反向输入端VN连接。
[0014] 具体的输入放大级单元第五P型MOS管MP5的源极、第六P型MOS管MP6的源极与电源电位连接；第五P型MOS管MP5的栅极、第六P型MOS管MP6的栅极与偏置电压Vb3连接；第五P型MOS管MP5的漏极、第七P型MOS管MP7的源极与第二NPN型三极管NPN2的集电极连接；第六P型MOS管MP6的漏极、第八P型MOS管MP8的源极与第三NPN型三极管NPN3的集电极连接；第二NPN型三极管NPN2的基极与运算放大器正向输入端VP连接；第三NPN型三极管NPN3的基极与运算放大器反向输入端VN连接；第二NPN型三极管NPN2的发射极、第三NPN型三极管NPN3的发射极与第三N型MOS管MN3的漏极连接；第三N型MOS管MN3的栅极与偏置电压Vb1连接；第三N型MOS管MN3的源极与第四N型MOS管MN4的漏极连接；第四N型MOS管MN4的栅极与偏置电压Vb2连接；第四N型MOS管MN4的源极与地电位连接；第七P型MOS管MP7的栅极、第八P型MOS管MP8的栅极与偏置电压Vb4连接；第七P型MOS管MP7的漏极与第五N型MOS管MN5的漏极连接，作为输入放大级电路的反向输出端Von；第八P型MOS管MP8的漏极与第七N型MOS管MN7的漏极连接，作为输入放大级电路的正向输出端Vop；第五N型MOS管MN5的栅极、第七N型MOS管MN7的栅极与偏置电压Vb1连接；第五N型MOS管MN5的源极与第六N型MOS管MN6的漏极连接；第六N型MOS管MN6的栅极、第八N型MOS管MN8的栅极与偏置电压Vb2连接；第六N型MOS管MN6的源极与地电位连接；第七N型MOS管MN7的源极与第八N型MOS管MN8的漏极连接；第八N型MOS管MN8的源极与地电位连接。
[0015] 具体的输出级单元第四NPN型三极管NPN4的集电极与电源电位连接；第四NPN型三极管NPN4的基级与输入放大级电路的正向输出端Vop连接；第四NPN型三极管NPN4的发射极与第五NPN型三极管NPN5的集电极连接，作为运算放大器的输出端Vout；第五NPN型三极管NPN5的基极与输入放大级电路的反向输出端Von连接；第五NPN型三极管NPN5的发射极与地电位连接。
[0016] 具体的相位补偿单元第一电容器C1的
正极板与运算放大器的输出端Vout连接；第一电容器C1的
负极板与输入放大级电路的反向输出端Von连接。
[0017] 进一步的相位补偿单元还可由一个电容器与
电阻并联组成。第一电容器C1的正极板与运算放大器的输出端Vout连接；第一电容器C1的负极板与输入放大级电路的反向输出端Von连接；在第一电容C1的两端并联有电阻R。从而实现运算放大器在规定的使用模式下能稳定工作，不会出现振荡现象。
[0018] 本发明的有益效果是，提供一种能够有效降低输入电流的运算放大器电路。在保留双极型运算放大器优点的基础上，从而降低运算放大器输入电流，提高工作
稳定性，实现高精度信号。
附图说明
[0019] 下面结合附图对本发明的具体实施方式做进一步的详细说明，其中：
具体实施方式
[0022] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
[0023] 实施例1中输入电流补偿单元,通过第三P型MOS管MP3和第四P型MOS管MP4分别与输入放大级单元的第二NPN型三极管NPN2和第三NPN型三极管NPN3连接，用来补偿由于采用双极型输入对管而引入的输入电流；
[0024] 输入放大级单元通过第五P型MOS管MP5、第六P型MOS管MP6和第五N型MOS管MN5、第六N型MOS管MN6分别与输出级单元的第四NPN型三极管NPN4和第五NPN型三极管NPN5连接，用来将微小的输入差分信号放大，得到输出值。
[0025] 输出级单元通过第四NPN型三极管NPN4的集电极与电源电位连接，第四NPN型三极管NPN4的基级与输入放大级电路的正向输出端Vop连接，第四NPN型三极管NPN4的发射极第五NPN型三极管NPN5的集电极连接，作为运算放大器的输出端Vout，第五NPN型三极管NPN5的基极与输入放大级电路的反向输出端Von连接，第五NPN型三极管NPN5的发射极与地电位连接；用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0026] 相位补偿单元一端与运算放大器的输出端Vout连接，另一端与输入放大级电路的反向输出端Von连接，用来补偿运算放大器的相位裕度。
[0027] 电流补偿单元：包括四个P型MOS管、两个N型MOS管和一个NPN型三极管，用来补偿由于采用双极型输入对管而引入的输入电流，提高运算放大器的输入阻抗，改善运算放大器的输入失调。
[0028] 输入放大级单元：包括四个P型MOS管、六个N型MOS管和两个NPN型三极管，采用折叠共源共栅结构，使用双极型器件作为输入对管，用来将微小的输入差分信号放大，得到输出值，要求具有很高电压增益。
[0029] 输出级单元：包括两个NPN型三极管，用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0030] 相位补偿单元：包括一个电容器，用来补偿运算放大器的相位裕度，保证运算放大器在规定的使用模式下能稳定工作，不会出现振荡现象。
[0031] 电流补偿单元，第一P型MOS管MP1的源极、第二P型MOS管MP2的源极、第三P型MOS管MP3的源极、第四P型MOS管MP4的源极和电源电位连接；第一P型MOS管MP1的栅极、第一P型MOS管MP1的漏极与第一NPN型三极管NPN1的集电极连接；第二P型MOS管MP2的栅极、第二P型MOS管MP2的漏极、第三P型MOS管MP3的栅极、第四P型MOS管MP4的栅极与第一NPN型三极管NPN1的基极连接；第一NPN型三极管NPN1的发射极与第一N型MOS管MN1的漏极连接；第一N型MOS管MN1的栅极与偏置电压Vb1连接；第一N型MOS管MN1的源极与第二N型MOS管MN2的漏极连接；第二N型MOS管MN2的栅极与偏置电压Vb2连接；第二N型MOS管MN2的源极与地电位连接；第三P型MOS管MP3的漏极与运算放大器的正向输入端VP连接；第四P型MOS管MP4的漏极与运算放大器的反向输入端VN连接。
[0032] 输入放大级单元包括四个P型MOS管、六个N型MOS管和两个NPN型三极管，第五P型MOS管MP5的源极、第六P型MOS管MP6的源极与电源电位连接；第五P型MOS管MP5的栅极、第六P型MOS管MP6的栅极与偏置电压Vb3连接；第五P型MOS管MP5的漏极、第七P型MOS管MP7的源极与第二NPN型三极管NPN2的集电极连接；第六P型MOS管MP6的漏极、第八P型MOS管MP8的源极与第三NPN型三极管NPN3的集电极连接；第二NPN型三极管NPN2的基极与运算放大器正向输入端VP连接；第三NPN型三极管NPN3的基极与运算放大器反向输入端VN连接；第二NPN型三极管NPN2的发射极、第三NPN型三极管NPN3的发射极与第三N型MOS管MN3的漏极连接；第三N型MOS管MN3的栅极与偏置电压Vb1连接；第三N型MOS管MN3的源极与第四N型MOS管MN4的漏极连接；第四N型MOS管MN4的栅极与偏置电压Vb2连接；第四N型MOS管MN4的源极与地电位连接；第七P型MOS管MP7的栅极、第八P型MOS管MP8的栅极与偏置电压Vb4连接；第七P型MOS管MP7的漏极与第五N型MOS管MN5的漏极连接，作为输入放大级电路的反向输出端Von；第八P型MOS管MP8的漏极与第七N型MOS管MN7的漏极连接，作为输入放大级电路的正向输出端Vop；第五N型MOS管MN5的栅极、第七N型MOS管MN7的栅极与偏置电压Vb1连接；第五N型MOS管MN5的源极与第六N型MOS管MN6的漏极连接；第六N型MOS管MN6的栅极、第八N型MOS管MN8的栅极与偏置电压Vb2连接；第六N型MOS管MN6的源极与地电位连接；第七N型MOS管MN7的源极与第八N型MOS管MN8的漏极连接；第八N型MOS管MN8的源极与地电位连接。
[0033] 输出级单元包括2个NPN型三极管，第四NPN型三极管NPN4的集电极与电源电位连接；第四NPN型三极管NPN4的基极与输入放大级电路的正向输出端Vop连接；第四NPN型三极管NPN4的发射极与第五NPN型三极管NPN5的集电极连接，作为运算放大器的输出端Vout；第五NPN型三极管NPN5的基极与输入放大级电路的反向输出端Von连接；第五NPN型三极管NPN5的发射极与地电位连接。
[0034] 相位补偿单元包括一个电容器，第一电容器C1的正极板与运算放大器的输出端Vout连接；第一电容器C1的负极板与输入放大级电路的反向输出端Von连接。
[0035] 本发明的另一实施例中输入电流补偿单元,通过第三P型MOS管MP3和第四P型MOS管MP4分别与输入放大级单元的第二NPN型三极管NPN2和第三NPN型三极管NPN3连接，用来补偿由于采用双极型输入对管而引入的输入电流；
[0036] 输入放大级单元通过第五P型MOS管MP5、第六P型MOS管MP6和第五N型MOS管MN5、第六N型MOS管MN6分别与输出级单元的第四NPN型三极管NPN4和第五NPN型三极管NPN5连接，用来将微小的输入差分信号放大，得到输出值；
[0037] 输出级单元通过第四NPN型三极管NPN4的集电极与电源电位连接，第四NPN型三极管NPN4的基极与输入放大级电路的正向输出端Vop连接，第四NPN型三极管NPN4的发射极第五NPN型三极管NPN5的集电极连接，作为运算放大器的输出端Vout，第五NPN型三极管NPN5的基极与输入放大级电路的反向输出端Von连接，第五NPN型三极管NPN5的发射极与地电位连接；用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0038] 相位补偿单元一端与运算放大器的输出端Vout连接，另一端与输入放大级电路的反向输出端Von连接，用来补偿运算放大器的相位裕度。
[0039] 电流补偿单元：包括四个P型MOS管、两个N型MOS管和一个NPN型三极管，用来补偿由于采用双极型输入对管而引入的输入电流，提高运算放大器的输入阻抗，改善运算放大器的输入失调。
[0040] 输入放大级单元：包括四个P型MOS管、六个N型MOS管和两个NPN型三极管，采用折叠共源共栅结构，使用双极型器件作为输入对管，用来将微小的输入差分信号放大，得到输出值，要求具有很高电压增益。
[0041] 输出级单元：包括两个NPN型三极管，用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0042] 相位补偿单元：包括一个电容器和一个电阻，用来补偿运算放大器的相位裕度，保证运算放大器在规定的使用模式下能稳定工作，不会出现振荡现象。
[0043] 进一步的相位补偿单元还可由一个电容器与电阻并联组成，从而实现运算放大器在规定的使用模式下能稳定工作，不会出现振荡现象。
[0044] 电流补偿单元，第一P型MOS管MP1的源极、第二P型MOS管MP2的源极、第三P型MOS管MP3的源极、第四P型MOS管MP4的源极和电源电位连接；第一P型MOS管MP1的栅极、第一P型MOS管MP1的漏极与第一NPN型三极管NPN1的集电极连接；第二P型MOS管MP2的栅极、第二P型MOS管MP2的漏极、第三P型MOS管MP3的栅极、第四P型MOS管MP4的栅极与第一NPN型三极管NPN1的基极连接；第一NPN型三极管NPN1的发射极与第一N型MOS管MN1的漏极连接；第一N型MOS管MN1的栅极与偏置电压Vb1连接；第一N型MOS管MN1的源极与第二N型MOS管MN2的漏极连接；第二N型MOS管MN2的栅极与偏置电压Vb2连接；第二N型MOS管MN2的源极与地电位连接；第三P型MOS管MP3的漏极与运算放大器的正向输入端VP连接；第四P型MOS管MP4的漏极与运算放大器的反向输入端VN连接。
[0045] 输入放大级单元包括四个P型MOS管、六个N型MOS管和两个NPN型三极管，第五P型MOS管MP5的源极、第六P型MOS管MP6的源极与电源电位连接；第五P型MOS管MP5的栅极、第六P型MOS管MP6的栅极与偏置电压Vb3连接；第五P型MOS管MP5的漏极、第七P型MOS管MP7的源极与第二NPN型三极管NPN2的集电极连接；第六P型MOS管MP6的漏极、第八P型MOS管MP8的源极与第三NPN型三极管NPN3的集电极连接；第二NPN型三极管NPN2的基极与运算放大器正向输入端VP连接；第三NPN型三极管NPN3的基极与运算放大器反向输入端VN连接；第二NPN型三极管NPN2的发射极、第三NPN型三极管NPN3的发射极与第三N型MOS管MN3的漏极连接；第三N型MOS管MN3的栅极与偏置电压Vb1连接；第三N型MOS管MN3的源极与第四N型MOS管MN4的漏极连接；第四N型MOS管MN4的栅极与偏置电压Vb2连接；第四N型MOS管MN4的源极与地电位连接；第七P型MOS管MP7的栅极、第八P型MOS管MP8的栅极与偏置电压Vb4连接；第七P型MOS管MP7的漏极与第五N型MOS管MN5的漏极连接，作为输入放大级电路的反向输出端Von；第八P型MOS管MP8的漏极与第七N型MOS管MN7的漏极连接，作为输入放大级电路的正向输出端Vop；第五N型MOS管MN5的栅极、第七N型MOS管MN7的栅极与偏置电压Vb1连接；第五N型MOS管MN5的源极与第六N型MOS管MN6的漏极连接；第六N型MOS管MN6的栅极、第八N型MOS管MN8的栅极与偏置电压Vb2连接；第六N型MOS管MN6的源极与地电位连接；第七N型MOS管MN7的源极与第八N型MOS管MN8的漏极连接；第八N型MOS管MN8的源极与地电位连接。
[0046] 输出级单元包括两个NPN型三极管，第四NPN型三极管NPN4的集电极与电源电位连接；第四NPN型三极管NPN4的基极与输入放大级电路的正向输出端Vop连接；第四NPN型三极管NPN4的发射极与第五NPN型三极管NPN5的集电极连接，作为运算放大器的输出端Vout；第五NPN型三极管NPN5的基极与输入放大级电路的反向输出端Von连接；第五NPN型三极管NPN5的发射极与地电位连接。
[0047] 相位补偿单元包括一个电容器，第一电容器C1的正极板与运算放大器的输出端Vout连接；第一电容器C1的负极板与输入放大级电路的反向输出端Von连接；在第一电容C1的两端并联有电阻R。从而实现运算放大器在规定的使用模式下能更加稳定，不会出现振荡现象。
