技术领域
[0001] 本
发明涉及
半导体集成
电路的射频电路领域，更具体地说，涉及一种高线性度有源双平衡混频器。
背景技术
[0002] 快速增长的无线通信市场使得无线通信技术向着低成本、低功耗和高集成度的方向发展。在无线应用中，便携式设备占据着市场的很大份额。便携式设备的特殊性对集成电路的功耗提出了新的要求，尤其是在医学和自动控制应用领域，
电池使用寿命成为评估产品性能的一个重要指标。
[0003] 在进入90nm～55nm技术
节点后，功耗问题尤为突出，单位面积上的功耗
密度急剧上升。因此，功耗已经成为集成电路中继传统两个要素即速度和面积后的又一个关键要素。在设计时必须先考虑产品的功耗问题，并且进行从系统架构到底层电路设计的一系列优化以降低电路功耗，延长使用寿命。
[0004] 混频器(Frequency mixer)是非线性无线通信电路的一种，混频器把两道不同
频率的输入讯号混合成一道特定频率的输出讯号，其是无线通信系统射频接收机前端的关键模
块，在接收并下变频
信号的过程中起着关键性的作用。不同的接收机系统架构，包括外差结构、直接下变频结构和低中频结构等，都需要一个能将射频(RF)频率下变频到基带中频(IF)频率的电路模块，这一关键电路模块的功能由混频器来实现，因此，混频器的增益、噪声、线性度等都将直接影响着整个接收机的性能。
[0005] 本领域技术人员清楚，一个高性能的混频器不仅需要具有足够好的转换增益，使得信号在下变频的过程中同时被有效放大，而且需要具备足够低的噪声和线性度，使得混频器对整个系统有着优越的性能贡献。所以，在实际设计中，一般采用折衷方案，综合考虑各项因素，兼顾各项指标的均衡。
[0006] 请参阅图1，图1所示的电路为一种传统的有源双平衡混频器(又称基尔伯特混频器)结构示意图。如图1所示，NMOS晶体管M1和NMOS晶体管M2作为
射频信号的输入管，其栅极分别接收来自低噪声
放大器(Low Noise Amplifier，简称LNA)的
差分信号RF_n和RF_p。NMOS晶体管M3、 NMOS晶体管M4、NMOS晶体管M5和NMOS晶体管M6作为本征信号的输入管，NMOS晶体管M3、NMOS晶体管M6的栅极接收来自
电压控制
振荡器(Voltage Controlled Oscillator，简称VCO)的本征信号LO_p，NMOS 晶体管M4、NMOS晶体管M5的栅极接受来自VCO的本征信号LO_n。 NMOS晶体管M3的漏极与NMOS晶体管M5的漏极相连，输出混频后的低频信号IF_n，NMOS晶体管M4的漏极与NMOS晶体管M6的漏极相连，输出混频后的低频信号IF_p。
NMOS晶体管M1的源极和NMOS晶体管M2 的源极分别与电感L2、L3相连，并通过电感L1接地。
[0007] 然而，对于图1所示的混频器来说，为了实现较高的线性度(通常用IIP3 指标衡量)和足够的增益，对于输入晶体管(NMOS晶体管M1和NMOS 晶体管M2)来说需要有较大的跨导，本领域技术人员清楚，在MOS管中，跨导的大小反映了栅源电压对漏极
电流的控制作用，在转移特性曲线上，跨导为曲线的斜率，这样会引起电压摆幅的问题。
[0008] 因此，是目前业界急需解决的难题。
发明内容
[0009] 本发明的目的在于提供一种适用于射频领域的高线性度有源双平衡混频器。为实现上述目的，本发明的技术方案如下：
[0010] 一种高线性度有源双平衡混频器，其包括第一级混频单元和第二级混频单元；所述第一级混频单元位于无源电容C10和无源电容C11的一端，第二级混频单元位于无源电容C10和无源电容C11电容的另一端；所述第一级混频单元包括射频正向信号支路、尾电流I1、无源电容C1和射频负向信号支路；所述射频正向信号支路包括NMOS晶体管M1、NMOS晶体管M3、第一负载和射频正向信号的输入匹配；所述NMOS晶体管M1的源极是射频正向信号RF_n的输入端；所述射频负向信号支路包括NMOS晶体管M2、 NMOS晶体管M4、第二负载和射频负向信号的输入匹配；所述NMOS晶体管M2的源极是射频负向信号RF_p的输入端；其中，所述NMOS晶体管M1和NMOS晶体管M2共栅极，所述NMOS晶体管M3和NMOS晶体管 M4共栅极；所述NMOS晶体管M1和NMOS晶体管M2的源极通过所述尾电流I1接地；所述NMOS晶体管M3和NMOS晶体管M4源极通过电容 C1接地；所述NMOS晶体管M1经射频正向信号的输入匹配后等效于一个共栅放大器，射频正向信号经过共栅放大以后从所述NMOS晶体管M1的漏极输出；所述NMOS晶体管M1漏极输出的信号通过无源电容C6交流耦合到所述NMOS晶体管M3的栅极，同时，NMOS晶体管M1漏极输出的信号通过无源电感L5进入NMOS晶体管M3源极，最终信号从NMOS晶体管 M3漏极输出到电容C10的一端，所述NMOS晶体管M3漏极通过所述第一负载同电源相连；所述NMOS晶体管M2经射频负向信号的输入匹配后等效于一个共栅放大器，射频负向信号经过共栅放大以后从所述NMOS晶体管 M2的漏极输出；所述NMOS晶体管M2漏极输出的信号通过无源电容C7 交流耦合到所述NMOS晶体管M4的栅极，同时，NMOS晶体管M2漏极输出的信号通过无源电感L6进入NMOS晶体管M4源极，最终信号从NMOS 晶体管M4漏极输出到电容C11的一端，所述NMOS晶体管M4漏极通过所述第二负载同电源相连；所述第二级混频单元包括NMOS晶体管M5、 NMOS晶体管M6、NMOS晶体管M7、NMOS晶体管M8、尾电流I2、尾电流I3、第三负载和第四负载；其中，经过交流耦合电容C10的交流
信号传输给所述NMOS晶体管M7与M8的源端，经过交流耦合电容C11的交流信号传输给所述NMOS晶体管M5与M6源端，NMOS晶体管M5与M6源端；所述NMOS晶体管M5漏端与M7漏端相连，所述NMOS晶体管M6 漏端与M8漏端相连；本征正向信号LO_p从所述NMOS晶体管M5与M8 栅端输入，本征负向信号LO_n从所述NMOS晶体管M6与M7的栅端输入，所述NMOS晶体管M5、M6、M7、M8形成基尔伯特混频结构，最终低中频信号的正向IF_p和负向IF_n分别从所述NMOS晶体管M8与M5的漏端传输出来；所述NMOS晶体管M5通过第三负载同电源相连，所述NMOS 晶体管M8通过第四负载同电源相连，所述电容C10的另一端通过所述尾电流I3接地，所述电容C11的另一端通过所述尾电流I2接地。
[0011] 优选地，所述射频正向信号的输入匹配包括无源电容C2和无源电感L3，所述无源电容C2并接在所述NMOS晶体管M1栅极和源级之间，无源电感L3串接在所述NMOS晶体管M1和M2共栅极点V1与所述NMOS晶体管 M1栅极之间；所述射频负向信号的输入匹配包括无源电容C3和无源电感 L4，所述无源电容C3并接在所述NMOS晶体管M2栅极和源级之间，无源电感L4串接在所述NMOS晶体管M1和M2共栅极点V1与所述NMOS晶体管M2的栅极之间。
[0012] 优选地，所述射频正向信号的输入匹配还包括无源电容C4和无源
电阻 R1，所述无源电阻R1串接在所述无源电感L3与所述NMOS晶体管M1和 M2共栅极点V1之间，所述无源电容C4一端与所述无源电阻R1和所述无源电感L3连接点相连，另一端接地；所述射频负向信号的输入匹配还包括无源电容C5和无源电阻R2，所述无源电阻R2串接在所述无源电感L4与所述NMOS晶体管M1和M2共栅极点V1之间，所述无源电容C5一端与所述无源电阻R2和所述无源电感L4连接点相连，另一端接地。
[0013] 优选地，所述高线性度有源双平衡混频器还包括无源电感L1和L2，所述无源电感L1串接在所述NMOS晶体管M1源极和所述尾电流I1之间，所述无源电感L2串接在所述NMOS晶体管M2源极和所述尾电流I1之间。
[0014] 优选地，所述高线性度有源双平衡混频器还包括第一无源电阻和第二无源电阻，所述第一无源电阻串接在所述NMOS晶体管M1源极和所述尾电流 I1之间，所述第二无源电阻串接在所述NMOS晶体管M2源极和所述尾电流 I1之间。
[0015] 优选地，所述第一负载为无源电感L7，所述第二负载为无源电感L8，所述第三负载为无源电感L9，所述第四负载为无源电感L10。
[0016] 优选地，所述第一负载还包括与所述无源电感L7并接的无源电容C8，所述第二负载还包括与所述无源电感L8并接的无源电容C9，所述第三负载还包括与所述无源电感L9并接的无源电容C12，所述还包括与所述无源电感L10并接的无源电容C13。
[0017] 优选地，所述第一负载、第二负载、第三负载和第四负载为无源电阻。
[0018] 优选地，还包括无源电阻R3和无源电阻R4，所述无源电阻R3串接在所述NMOS晶体管M3与所述NMOS晶体管M3和M4共栅极点V2之间，所述无源电阻R4串接在所述NMOS晶体管M4与所述NMOS晶体管M3 和M4共栅极点V2之间。
[0019] 优选地，所述尾电流I1、I2、I3由NMOS晶体管实现，并通过
电流镜折叠实现。
[0020] 从上述技术方案可以看出，本发明提供的高线性度有源双平衡混频器分为两级，既实现较高的线性度和足够的增益，且对于输入晶体管(NMOS晶体管M1和NMOS晶体管M2)来说，减小了跨导，避免了电压摆幅的问题。
附图说明
[0021] 图1所示的电路为一种传统的有源双平衡混频器示意图
[0022] 图2为本发明高线性度有源双平衡混频器的结构方框示意图
[0023] 图3为本发明高线性度有源双平衡混频器的线性度仿真曲线的示意图[0024] 图4为本发明高线性度有源双平衡混频器的噪声曲线示意图
具体实施方式
[0025] 下面结合附图，对本发明的具体实施方式作进一步的详细说明。
[0026] 请参阅图2，图2为本发明高线性度有源双平衡混频器的结构方框示意图。在本发明的
实施例中，高线性度有源双平衡混频器可以包括第一级混频单元和第二级混频单元。如图所示，第一级混频单元位于无源电容C10和无源电容C11的一端，第二级混频单元位于无源电容C10和无源电容C11电容的另一端；即从图中排列的
位置关系看，无源电容C10和无源电容C11 的左边是第一级混频单元，无源电容C10和无源电容C11电容的右边是第二级混频单元。
[0027] 如图2所示，第一级混频单元可以包括射频正向信号支路、尾电流I1、无源电容C1和射频负向信号支路。第一级混频单元的尾电流I1控制了第一级混频单元的功耗。在本发明的实施例中，NMOS晶体管M1的源极是射频正向信号的输入端，NMOS晶体管M2的源极是射频负向信号的输入端。
[0028] 射频正向信号支路可以包括NMOS晶体管M1、NMOS晶体管M3、第一负载和射频正向信号的输入匹配。NMOS晶体管M1的源极是射频正向信号RF_n的输入端。对于射频正向信号来说，NMOS晶体管M1等效于一个共栅放大器。射频负向信号支路可以包括NMOS晶体管M2、NMOS晶体管M4、第二负载和射频负向信号的输入匹配；NMOS晶体管M2的源极是射频负向信号RF_p的输入端。对于射频负向信号来说，NMOS晶体管M2等效于一个共栅放大器。
[0029] 在本发明的实施例中，第一负载可以为无源电感L7，第二负载可以为无源电感L8，较佳地，第一负载还可以包括与无源电感L7并接的无源电容C8，第二负载还可以包括与无源电感L8并接的无源电容C9。
[0030] 其中，NMOS晶体管M1和NMOS晶体管M2共栅极，NMOS晶体管 M3和NMOS晶体管M4共栅极；NMOS晶体管M1和NMOS晶体管M2 的源极通过尾电流I1接地；NMOS晶体管M3和NMOS晶体管M4源极通过电容C1接地；NMOS晶体管M1经射频正向信号的输入匹配后等效于一个共栅放大器，射频正向信号经过共栅放大以后从NMOS晶体管M1的漏极输出。该NMOS晶体管M1漏极输出的信号通过无源电容C6交流耦合到 NMOS晶体管M3的栅极，同时，NMOS晶体管M1漏极输出的信号通过无源电感L5进入NMOS晶体管M3源极，最终信号从NMOS晶体管M3漏极输出到电容C10的一端；NMOS晶体管M3漏极通过第一负载同电源相连。
[0031] NMOS晶体管M2经射频负向信号的输入匹配后等效于一个共栅放大器，射频负向信号经过共栅放大以后从NMOS晶体管M2的漏极输出；NMOS 晶体管M2漏极输出的信号通过无源电容C7交流耦合到NMOS晶体管M4 的栅极，同时，NMOS晶体管M2漏极输出的信号通过无源电感L6进入 NMOS晶体管M4源极，最终信号从NMOS晶体管M4漏极输出到电容C11 的一端，NMOS晶体管M4漏极通过第二负载同电源相连。
[0032] 需要说明的是，在本发明的实施例中，NMOS晶体管M3和NMOS晶体管M4源极通过电容C1接地，该无源电容C1是为了增加交流虚地，可以使得左右两个射频正向信号支路和射频负向信号支路在无源电容C1处表现为交流对称，进一步增加了混频器的线性度。该无源电容C1在本电路中为关键元件，不能省略，否则会显著影响线性度。在本发明的一些实施例中，无源电容C1也可用无源电阻替代，无源电阻的阻值可以为5k～20k欧姆，优选10k欧姆。
[0033] 在本发明的一个实施例中，射频正向信号的输入匹配可以包括无源电容 C4和无源电感L3，无源电容C4并接在NMOS晶体管M1栅极和源级之间，无源电感L3串接在NMOS晶体管M1和M2共栅极点V1与NMOS晶体管 M1栅极之间。射频负向信号的输入匹配包括无源电容C5和无源电感L4，无源电容C5并接在NMOS晶体管M2栅极和源级之间，无源电感L4串接在NMOS晶体管M1和M2共栅极点V1与NMOS晶体管M2的栅极之间。
[0034] 如图2所示，在本发明的另一个较佳的实施例中，频正向信号的输入匹配还可以包括无源电容C2和无源电阻R1，无源电阻R1串接在无源电感L3 与NMOS晶体管M1和M2共栅极点V1之间，无源电容C2一端与无源电阻R1和无源电感L3连接点相连，另一端接地。射频负向信号的输入匹配还可以包括无源电容C3和无源电阻R2，无源电阻R2串接在无源电感L4与 NMOS晶体管M1和M2共栅极点V1之间，无源电容C3一端与无源电阻 R2和无源电感L4连接点相连，另一端接地。
[0035] 为增加信号摆幅，左半支路的信号路径的电感L1，右半支路的信号路径的电感L2。如图2所示，无源电感L1串接在NMOS晶体管M1和尾电流I1 之间，无源电感L2串接在NMOS晶体管M2和尾电流I1之间。在本发明的其它实施例中，无源电感L1可以用第一无源电阻替换，无源电感L2可以由第二无源电阻替换，即第一无源电阻串接在NMOS晶体管M1和尾电流I1 之间，第二无源电阻串接在NMOS晶体管M2和尾电流I1之间。
[0036] 第二级混频单元包括NMOS晶体管M5、NMOS晶体管M6、NMOS晶体管M7、NMOS晶体管M8、M5、M6的尾电流I2、M7、M8的尾电流I3、第三负载和第四负载，尾电流I2和I3控制了第二级混频器的功耗。其中，经过交流耦合电容C10的交流信号传输给NMOS晶体管M7与M8的源端，经过交流耦合电容C11的交流信号传输给NMOS晶体管M5与M6源端， NMOS晶体管M5与M6源端；NMOS晶体管M5漏端与M7漏端相连，NMOS 晶体管M6漏端与M8漏端相连；本征正向信号LO_p从NMOS晶体管M5 与M8栅端输入，本征负向信号LO_n从NMOS晶体管M6与M7的栅端输入，NMOS晶体管M5、M6、M7、M8形成基尔伯特混频结构，最终低中频信号的正向IF_p和负向IF_n分别从NMOS晶体管M8与M5的漏端传输出来；NMOS晶体管M5通过第三负载同电源相连，NMOS晶体管M8通过第四负载同电源相连，电容C10的另一端通过尾电流I2接地，电容C11的另一端通过尾电流I3接地。
[0037] 在本发明的一些实施例中，第三负载可以为无源电感L9，第四负载可以为无源电感L10。较佳地，第三负载还可以包括与无源电感L9并接的无源电容C12，第四负载还可以包括与无源电感L10并接的无源电容C13。在本发明的其它实施例中，第一负载、第二负载、第三负载和第四负载均可以为无源电阻。
[0038] 如图2所示，为增加偏置电压的准确性，本发明高线性度有源双平衡混频器还可以包括无源电阻R3和无源电阻R4，无源电阻R3串接在NMOS 晶体管M3与NMOS晶体管M3和M4共栅极点V2之间，无源电阻R4串接在NMOS晶体管M4与NMOS晶体管M3和M4共栅极点V2之间。
[0039] 在本发明的一些其它实施例中，尾电流I1、I2、I3由NMOS晶体管实现，并通过电流镜折叠实现。该第一级混频单元的左半支路的信号路径上有无源电感L1、无源电感L5和无源电感L7，右半支路的信号路径上有无源电感 L2、无源电感L6和无源电感L8，这些电感的目的是使得第一级混频单元的信号摆幅足够大，使得混频器具有更好的线性度。
[0040] 请参阅图3，图3为本发明高线性度有源双平衡混频器的线性度仿真曲线，其中，横坐标为射频输入功率，纵坐标为低频输出功率。如图3所示，曲线2表示的是三阶谐
波数据，曲线1表示的是一阶谐波数据。从图3可以看出，本发明提出的高线性度有源双平衡混频器的线性度(三阶交调点)为 -3.2dBm。
[0041] 请参阅图4，图4为本发明高线性度有源双平衡混频器的噪声曲线示意图，其中，图中横坐标为输出低中频频率，纵坐标为噪声系数。从图4可以看出，本发明提出的高线性度有源双平衡混频器的噪声曲线在感兴趣的工作频率下(1.5MHz～3.0MHz)均小于5.2dB，即满足系统工作要求。
[0042] 以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的
专利保护范围，因此凡是运用本发明的
说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
