技术领域
[0001] 本实用新型涉及集成
电路技术领域，具体涉及一种应用于可穿戴干电极心电监测的低噪声高输入阻抗放大器。
背景技术
[0002] 随着社会的发展和科技的进步，健康问题已经逐渐成为人们关注的焦点。根据WHO统计，每年死于非传染
疾病的人数大约为4100万人，死于心血管病的人数的比例超过50％。同时WHO预计2020年，全球死于心
血管疾病的人数将高达2600万。我国每年死于突发心脏病猝死的人数高达56万人。而常规的临床
心电图检测只能对心肌缺血、心率失常、早搏等疾病进行判断，无法
预防突发心脏病。随着
物联网、
云平台等新型技术的成型，产生了一种“物联网+医疗”的全新格局。可穿戴的连续心电检测结合“物联网+”将可以全天候监控人体的心电
信号，并实时通过云端进行分析，这样可以大大降低突发心脏病的死亡率。
[0003] 由于传统的临床心电图采用的是内阻较低、电极失调较小的湿电极，因此其对心电放大器的输入阻抗以及电极失调抑制能
力要求不高。但是因为湿电极长期佩戴会引起
皮肤瘙痒、湿疹等问题，从而无法直接应用于可穿戴心电检测中。相对于湿电极而言，干电极不需要进行皮肤准备及涂覆导电膏，因而从理论上来说，更适合于运用在需要长期佩戴的可穿戴心电检测设备中。但是，鉴于干电极具有较大的输出阻抗(1MΩ～100MΩ)和电极失调(±300mV)，传统的心电放大器的输入阻抗难以和干电极的阻抗进行很好地匹配，并且在干电极大的失调下传统的心电放大器输出极易饱和，而导致干电极无法正常地应用于可穿戴设备。为此，需要对传统的心电放大器进行改进。实用新型内容
[0004] 本实用新型所要解决的是传统的心电放大器无法和可穿戴心电检测设备中的高输出阻抗、高电极失调的干电极相匹配使用的问题，提供一种应用于可穿戴干电极心电监测的低噪声高输入阻抗放大器。
[0005] 为解决上述问题，本实用新型是通过以下技术方案实现的：
[0006] 应用于可穿戴干电极心电监测的低噪声高输入阻抗放大器，包括斩波放大器、纹波抑制环路和增益控制环路。纹波抑制环路的输入端连接斩波放大器的输出端，纹波抑制环路的输出端接斩波放大器内部第一级
跨导放大器的输出端。增益控制环路的输入端连接斩波放大器的输出端，纹波抑制环路的输出端接斩波放大器内部第一级跨导放大器的输出端。其不同之处是，还进一步包括
采样输入级电路、模拟电极失调抑制环路和数字电极失调抑制电路。采样输入级电路的输入端Vinn和Vinp形成本低噪声高输入阻抗心电放大器的输入端。采样输入级电路的输出端Vampn和Vampp连接斩波放大器的输入端。斩波放大器的输出端形成本低噪声高输入阻抗心电放大器的输出端。模拟电极失调抑制环路包括低通
滤波器和
衰减器。
低通滤波器的一组输入端形成模拟电极失调抑制环路的输入端，并与斩波放大器的输出端连接。低通滤波器的输出端与衰减器的输入端连接。衰减器的输出端连接采样输入级电路的输入端VADSLn和VADSLp。数字电极失调抑制电路的输入端连接模拟电极失调抑制环路的低通滤波器的输出端，数字电极失调抑制电路的输出端连接采样输入级电路的输入端VDDSLn和VDDSLp。采样输入级电路完成对外部
输入信号的采样和预处理，在输入信号进入斩波放大器前将输入信号中的电极失调和基线漂移干扰去除而不降低电路的输入阻抗。模拟电极失调抑制环路先利用低通滤波器对斩波放大器
输出信号进行低通滤波取出电极失调和基线漂移干扰并进行放大后输出一个模拟反馈信号，再利用衰减器对模拟反馈信号进行衰减后送入到采样输入级电路，以抵消外部输入信号的电极失调和基线漂移干扰。数字电极失调抑制电路检测模拟电极失调抑制环路的有源低通滤波器输出的模拟反馈信号的
电压，并据此产生一个数字补偿信号送入到采样输入级电路，以防止低通滤波器输出饱和。
[0007] 上述方案中，采样输入级电路包括16个NMOS管K11～K18、K21～K28，以及4个采样电容Cin1～Cin4。NMOS管K11～K18的栅极与
时钟信号φ1连接，NMOS管K21～K28的栅极与时钟信号φ2连接。上述时钟信号φ1与时钟信号φ2为一组不交叠时钟。电容Cin1的一端与NMOS管K11和K21的源极相连，电容Cin1的另一端与NMOS管K12和K22的漏极相连。电容Cin2的一端与NMOS管K13和K23的源极相连，电容Cin2的另一端与NMOS管K14和K24的漏极相连。电容Cin3的一端与NMOS管K15和K25的源极相连，电容Cin3的另一端与NMOS管K16和K26的漏极相连。电容Cin4的一端与NMOS管K17和K27的源极相连，电容Cin4的另一端与NMOS管K18和K28的漏极相连。NMOS管K11和K25的漏极形成采样输入级电路的输入端Vinn。NMOS管K13和K27的漏极形成采样输入级电路的输入端Vinp。NMOS管K15和K21的漏极形成采样输入级电路的输出端Vampn。NMOS管K17和K23的漏极形成采样输入级电路的输出端Vampp。NMOS管K16和K22的源极形成采样输入级电路的输入端VADSLn。NMOS管K18和K24的源极形成采样输入级电路的输入端VADSLp。NMOS管K12和K26的源极形成采样输入级电路的输入端VDDSLn。NMOS管K14和K28的源极形成采样输入级电路的输入端VDDSLp。
[0008] 上述方案中，模拟电极失调抑制电路的低通滤波器包括
迟滞比较器I1、I2，与非
门I3，PMOS管M1–M3，NMOS管M4，放大器A3，以及电容C61、C62。迟滞比较器I1和迟滞比较器I2的
反相输入端形成低通滤波器的一组输入端。迟滞比较器I1和迟滞比较器I2的同相输入端同时接参考电压Vref。迟滞比较器I1和迟滞比较器I2的输出端分别接与非门I3的2个输入端。非门I3的输出端同时接NMOS管M3和PMOS管M4的栅极。NMOS管M4的源极接参考电压Vb。PMOS管M3的源极接电源。NMOS管M3和PMOS管M4的漏极相连后，同时与PMOS管M1和PMOS管M2的栅极连接。PMOS管M1的漏极与迟滞比较器I2的反相输入端连接，PMOS管M1的源极连接放大器A3的反相输入端。PMOS管M2的漏极与迟滞比较器I1的反相输入端连接，PMOS管M2的源极连接放大器A3的同相输入端。电容C61的两端分别连接放大器A3的反相输入端和同相输出端。电容C62的两端分别连接放大器A3的同相输入端和反相输出端。放大器A3的同相输出端和反相输出端形成低通滤波器的一组输出端。
[0009] 上述方案中，模拟电极失调抑制电路的衰减器包括斩波器chopping1、chopping2，以及电容C71、C72、C81、C82。斩波器chopping1的2个输入端形成衰减器的一组输入端。斩波器chopping1的一个输出端接电容C71，电容C71的另一端分为2路，一路经由电容C81后接地，另一路接斩波器chopping2的一个输入端。斩波器chopping1的另一个输出端接电容C72，电容C72的另一端分为2路，一路经由电容C82后接地，另一路接斩波器chopping2的另一个输入端。斩波器chopping2的2个输出端形成衰减器的一组输出端。
[0010] 上述方案中，数字电极失调抑制电路包括比较器U1、U2，移位寄存器Shift，恒流源I1，
电阻R1～R3，NMOS管M11～M14、M21～M24、M5，以及复位模
块Rest。比较器U1和比较器U2的同相输入端形成数字电极失调抑制电路的一组输入端。比较器U1和比较器U2的反相输入端同时接参考电压VCM。比较器U1的输出端接移位寄存器Shift的上升输入端up，比较器U2的输出端接移位寄存器Shift的下降输入端down。移位寄存器Shift的时钟端接外部时钟信号。移位寄存器Shift的复位端rest接复位模块Rest的输出端。移位寄存器的第一组四位输出端A<4:1>分为2路，一路送入复位模块Rest，另一路分别连接NMOS管M21～M24的栅极。移位寄存器的第二组四位输出端B<4:1>分为2路，一路送入复位模块Rest，另一路分别连接NMOS管M11～M14的栅极。
电流源I1的一端接电源，电流源I1的另一端接NMOS管M14和NMOS管M24的源极，以及电阻R1的一端。电阻R1的另一端NMOS管M13和NMOS管M23的源极，以及电阻R2的一端。电阻R2的另一端NMOS管M12和NMOS管M22的源极，以及电阻R3的一端。电阻R3的另一端NMOS管M11和NMOS管M12的源极，以及NMOS管M5的栅极和漏极。NMOS管M5的漏极接地。NMOS管M11～M14的漏极相连后，形成数字电极失调抑制电路的一组输出端中的其中一个，NMOS管M21～M24的漏极相连后，形成数字电极失调抑制电路的一组输出端中的另一个。
[0011] 与
现有技术相比，本实用新型具有如下特点：
[0012] 1、采用数字和模拟混合电极失调抑制电路，不仅使得放大器可以抑制高达±300mV的电极失调，并且不会降低放大器的输入阻抗；而且大大降低了电极失调抑制环路引入的噪声；
[0013] 2、采用了新型的电容采样输入结构，在不使用正反馈和辅助放大器的情况下使得放大器的低频等效输入阻抗大于1GΩ，并且不引入额外噪声。
附图说明
[0014] 图1为应用于可穿戴干电极心电监测的低噪声高输入阻抗放大器的原理图。
[0015] 图2为采样输入级电路的原理图。
[0016] 图3为低通滤波器的原理图。
[0017] 图4为衰减器的原理图。
[0018] 图5为数字电极失调抑制电路的原理图。
[0020] 图7为图1的周期稳态交流(PAC)仿真结果图。
[0021] 图8为图1的周期稳态噪声(PNOISE)仿真结果图。
[0022] 图9为图1的输入等效阻抗与输入
频率的关系仿真结果图。
[0023] 图10为图1的时域仿真结果图。
具体实施方式
[0024] 为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实例，对本实用新型进一步详细说明。
[0025] 参见图1，一种应用于可穿戴干电极心电监测的低噪声高输入阻抗放大器，其主要由采样输入级电路，斩波放大器，纹波抑制环路，增益控制环路，模拟电极失调抑制环路和数字电极失调抑制电路。采样输入级电路包括3组输入端，一组输入端Vinn、Vinp形成整个低噪声高输入阻抗心电放大器的输入端，另一组输入端VADSLn、VADSLp接模拟电极失调抑制环路的输出端，又一组输入端VDDSLn、VDDSLp接数字电极失调抑制电路的输出端。采样输入级电路的输出端Vampn、Vampp接斩波放大器的输入端。斩波放大器的输出端Voutn、Voutp形成整个低噪声高输入阻抗心电放大器的输出端。纹波抑制环路的输入端接斩波放大器的输出端Voutn、Voutp；纹波抑制环路的输出端接斩波放大器内部跨导放大器Gm1的输出端。增益控制环路的输入端接斩波放大器的输出端Voutn、Voutp；增益控制环路的输出端接斩波放大器内部跨导放大器Gm1的输出端。模拟电极失调抑制环路的输入端接斩波放大器的输出端Voutn、Voutp。模拟电极失调抑制环路的输出端接采样输入级电路的输入端VADSLn、VADSLp。数字电极失调抑制电路的输入端接模拟电极失调抑制环路中的低通滤波器的输出端TESTn、TESTp；数字电极失调抑制电路的输出端接采样输入级电路的输入端VDDSLp、VDDSLn。
[0026] 采样输入级电路，如图2所示，包括16个
开关K11～K18、K21～K28，4个采样电容Cin1～Cin4。由于集成芯片中NMOS的源极和漏极是对称结构，可以构成较理想的开关，因此在本实用新型的优选实例中，16个开关K11～K18、K21～K28均由NMOS构成。其中采样输入级电路的16个开关分别由一组不交叠时钟φ1和φ2控制，时钟信号φ1控制开关K11～K18，时钟信号φ2控制开关K21～K28。NMOS管K11～K18的栅极与时钟信号φ1连接，NMOS管K21～K28的栅极与时钟信号φ2连接；上述时钟信号φ1与时钟信号φ2为一组不交叠时钟。电容Cin1的一端与NMOS管K11和K21的源极相连，电容Cin1的另一端与NMOS管K12和K22的漏极相连；电容Cin2的一端与NMOS管K13和K23的源极相连，电容Cin2的另一端与NMOS管K14和K24的漏极相连；电容Cin3的一端与NMOS管K15和K25的源极相连，电容Cin3的另一端与NMOS管K16和K26的漏极相连；电容Cin4的一端与NMOS管K17和K27的源极相连，电容Cin4的另一端与NMOS管K18和K28的漏极相连。NMOS管K11和K25的漏极形成采样输入级电路的输入端Vinn；NMOS管K13和K27的漏极形成采样输入级电路的输入端Vinp；NMOS管K15和K21的漏极形成采样输入级电路的输出端Vampn；NMOS管K17和K23的漏极形成采样输入级电路的输出端Vampp；NMOS管K16和K22的源极形成采样输入级电路的输入端VADSLn；NMOS管K18和K24的源极形成采样输入级电路的输入端VADSLp；NMOS管K12和K26的源极形成采样输入级电路的输入端VDDSLn；NMOS管K14和K28的源极形成采样输入级电路的输入端VDDSLp。
[0027] 斩波放大器，包括斩波器MX1、MX2，跨导放大器Gm1、Gm4，以及由放大器A1和电容C31、C32构成的积分器。斩波器MX1的2个输入端形成斩波放大器的一组输入端Vampn、Vampp。斩波器MX1的2个输出端分别连接跨导放大器Gm1的同相和反相输入端，跨导放大器Gm1的同相和反相输出端分别连接跨导放大器Gm4的反相和同相输入端。跨导放大器Gm4的同相和反相分别连接斩波器MX2的2个输入端，斩波器MX2的2个输出端分别连接放大器A1的同相和反相输入端。电容C31的两端分别连接放大器A1的反相输出端和同相输入端。电容C32的两端分别连接放大器A1的同相输出端和反相输入端。放大器A1的同相和反相输出端形成斩波放大器的一组输出端Voutn、Voutp。斩波放大器的输入端Vampp和Vampn接采样输入级电路的输出端，输入端Vampp和Vampn构成的差分输入信号Vamp首先经过斩波器MX1调制到斩波频率，然后通过跨导放大器Gm1、Gm4放大，再经过斩波器MX2解调到基带，最后通过由C31、C32、A1构成的积分器滤波放大输出。
[0028] 增益控制环路，包括电容C11、C12、C21、C22，跨导放大器Gm2。电容C11的一端连接斩波放大器的输出端Voutn，另一端分为两路，一路经由电容C21与地连接，另一路连接跨导放大器Gm2的反相输入端。电容C12的一端连接斩波放大器的输出端Voutp，另一端分为两路，一路经由电容C22与地连接，另一路连接跨导放大器Gm2的同相输入端。跨导放大器Gm2的同相和反相输出端分别连接斩波放大器跨导放大器Gm1的同相输出端和反相输出端。通过电容C11、C12、C21、C22对
输出电压Voutn、Voutp进行分压，将输出电压的C11/(C11+C21)倍大小的电压反馈到跨导放大器Gm2的输入端，如果Gm2与Gm1的增益相等，就可以控制放大器的增益为C21/C11+1。
[0029] 纹波抑制环路，包括电容C41、C42，斩波器MX3，由电容C51、C52和放大器A2构成的积分器，跨导放大器Gm3。斩波放大器的一组输出端Voutp、Voutn，分别经由电容C41、C42连接斩波器MX3的2个输入端。斩波器MX3的2个输出端分别连接放大器A2的同相输出端和反相输入端。放大器A2的同相输出端和反相输出端连接跨导放大器Gm3的反相输入端和同相输入端。电容C51的两端分别连接放大器A2的同相输出端和反相输入端。电容C52的两端分别连接放大器A2的反相输出端和同相输入端。跨导放大器Gm3的同相输出端和反相输出端连接斩波放大器中跨导放大器Gm1的同相输出端和反相输出端。纹波抑制环路输入端接斩波放大器的输出端Voutn、Voutp，纹波抑制环路的输出端接斩波放大器的反馈
节点，即跨导放大器Gm4的输入端。
由于跨导放大器Gm1、Gm4的失调电压以及低频噪声会被斩波器MX2调制成频率为斩波频率处的方波，然后通过由放大器A1和电容C31、C32构成的积分器形成频率大小为斩波频率的三
角波，为了消除这个三角波，纹波抑制环路首先将Vout上的三角波电压经过电容微分形成频率为斩波频率的方波电流，然后通过斩波器MX3解调为直流电流，通过A2、C51、C52构成的积分器形成直流电压，通过跨导放大器反馈到Gm4抵消掉Gm1和Gm4的失调和低频噪声。
[0030] 模拟电极失调抑制环路，包括低通滤波器LPF1和衰减器。
[0031] 所述低通滤波器，如图3所示，包括由迟滞比较器I1、I2，与非门I3，PMOS管M3和NMOS管M4组成的快速恢复电路，由PMOS管M1和M2组成的伪电阻P-RES，放大器A3，以及电容C61、C62。迟滞比较器I1和迟滞比较器I2的反相输入端形成低通滤波器的一组输入端。迟滞比较器I1和迟滞比较器I2的同相输入端同时接参考电压Vref。迟滞比较器I1和迟滞比较器I2的输出端分别接与非门I3的2个输入端。与非门I3的输出端同时接NMOS管M3和PMOS管M4的栅极。NMOS管M4的源极接参考电压Vb。PMOS管M3的源极接电源。NMOS管M3和PMOS管M4的漏极相连后，同时与PMOS管M1和PMOS管M2的栅极连接。PMOS管M1的漏极与迟滞比较器I2的反相输入端连接，PMOS管M1的源极连接放大器A3的反相输入端。PMOS管M2的漏极与迟滞比较器I1的反相输入端连接，PMOS管M2的源极连接放大器A3的同相输入端。电容C61的两端分别连接放大器A3的反相输入端和同相输出端。电容C62的两端分别连接放大器A3的同相输入端和反相输出端。放大器A3的同相输出端和反相输出端形成低通滤波器的一组输出端。
[0032] 所述衰减器，如图4所示，包括斩波器chopping1、chopping2，以及电容C71、C72、C81、C82。斩波器chopping1的2个输入端形成衰减器的一组输入端。斩波器chopping1的一个输出端接电容C71，电容C71另一端分为2路，一路经由电容C81后接地，另一路接斩波器chopping2的一个输入端。斩波器chopping1的另一个输出端接电容C72，电容C72另一端分为2路，一路经由电容C82后接地，另一路接斩波器chopping2的另一个输入端。斩波器chopping2的2个输出端形成衰减器的一组输出端。
[0033] 数字电极失调抑制电路，如图5所示，包括比较器U1、U2，移位寄存器Shift，恒流源I1，电阻R1～R3，NMOS管M11～M14、M21～M24、M5，以及复位模块Rest。比较器U1和比较器U2的同相输入端形成数字电极失调抑制电路的一组输入端。比较器U1和比较器U2的反相输入端同时接参考电压VCM。比较器U1的输出端接移位寄存器Shift的上升输入端up，比较器U2的输出端接移位寄存器Shift的下降输入端down。移位寄存器Shift的时钟端接外部时钟信号。移位寄存器Shift的复位端rest接复位模块Rest的输出端。移位寄存器的第一组四位输出端A<4:1>分为2路，一路送入复位模块Rest，另一路分别连接NMOS管M21～M24的栅极。移位寄存器的第二组四位输出端B<4:1>分为2路，一路送入复位模块Rest，另一路分别连接NMOS管M11～M14的栅极。电流源I1的一端接电源，电流源I1的另一端接NMOS管M14和NMOS管M24的源极，以及电阻R1的一端。电阻R1的另一端NMOS管M13和NMOS管M23的源极，以及电阻R2的一端。电阻R2的另一端NMOS管M12和NMOS管M22的源极，以及电阻R3的一端。电阻R3的另一端NMOS管M11和NMOS管M12的源极，以及NMOS管M5的栅极和漏极。NMOS管M5的漏极接地。NMOS管M11～M14的漏极相连后，形成数字电极失调抑制电路的一组输出端中的其中一个，NMOS管M21～M24的漏极相连后，形成数字电极失调抑制电路的一组输出端中的另一个。
[0034] 本实用新型的工作原理为：
[0035] 心
电信号首先经
过采样输入级电路，消除电极失调和基线漂移部分，然后将运算后的电压输入到斩波放大器进行放大；其中纹波抑制环路是用来抑制斩波放大器产生的纹波；增益控制环路用来控制整个电路的增益。斩波放大器的输入端Vampp和Vampn接采样输入级电路的输出端，Voutn和Voutp为放大器的输出端。输入端Vampp和Vampn构成的差分输入信号Vamp首先经过斩波器MX1调制到斩波频率处，然后通过跨导放大器Gm1、Gm4放大，再经过斩波器MX2解调到基带频率处，最后通过由C31、C32、A1构成的积分器进行信号滤波；纹波抑制环路的输入端接斩波放大器的输出端Voutn、Voutp，纹波抑制环路的输出端接斩波放大器的反馈节点即跨导放大器Gm4的输入端。由于跨导放大器Gm1、Gm4的失调电压以及低频噪声会被斩波器MX2调制成频率为斩波频率的方波，然后通过由C31、C32、A1构成的积分器形成频率为斩波频率的三角波，为了消除这个三角波，纹波抑制环路首先将Vout上的三角波电压经过电容微分成频率为斩波频率的方波电流，然后通过斩波器MX2解调为直流电流，通过A2、C51、C52构成的积分器形成直流电压，通过跨导放大器反馈到Gm4抵消掉Gm1和Gm4的失调和低频噪声；增益控制环路，通过电容C11、C12、C21、C22对输出电压Voutn、Voutp进行分压，将输出电压的C11/(C11+C21)倍大小的电压反馈到跨导放大器Gm2的输入端，如果Gm2与Gm1的增益相等，就可以控制放大器的增益为C21/C11+1。
[0036] 采样输入级电路，完成对输入信号的采样和预处理，在输入信号进入斩波放大器前将输入信号中的电极失调和基线漂移成分去除而不降低电路的输入阻抗。全差分乒乓结构电容的采样输入级电路在信号进入放大器前进行信号调理，消除电极失调和基线漂移成分，提高放大器的输入阻抗。该电路由两相不交叠时钟φ1、φ2分别控制开关K11～K14，K21～K24，因为该电路是基于采样技术，为了使得电路的输入信号连续，该电路采用了两个模块block1、block2构成乒乓结构。在φ1为高时K11～K14导通，K21～K24截止，block1处于采样阶段，block2处于输入阶段；相反，在φ2为高时K11～K14截止，K21～K24导通，block1处于输入阶段，block2处于采样阶段；通过block1和block2交替工作使得输入信号连续。接下来重点对block1进行分析，电路分为两个阶段：
[0037] ①采样阶段(φ1为高)：
[0038] 开关K11～K14导通，开关K21～K24截止，电容Cin1与Vinn、VDDSLn相连，Cin2与Vinp、VDDSLp相连，此时Cin1、Cin2上的电压分别为：
[0039] Vcin1＝Vinn-VDDSLn (1)
[0040] Vcin2＝Vinp-VDDSLp (2)
[0041] ②输入阶段(φ2为高)：
[0042] 开关K11～K14截止，开关K21～K24导通，电容Cin1与Vampn、VADSLn相连，Cin2与Vampp、VADSLp相连，由于电容上的电压不会变化，保持采样阶段电压，因此输入电压Vampn、Vampp电压分别为：
[0043] Vampn＝Vcin1+VADSLn＝Vinn-VDDSLn+VADSLn (3)
[0044] Vampp＝Vcin2+VADSLp＝Vinp-VDDSLp+VADSLp (4)
[0045] 令输入差模电压Vin＝Vinp-Vinn；输出差模电压Vamp＝Vampp-Vampn，由(3)、(4)得：
[0046] Vamp＝Vin-(VDDSLp-VDDSLn)+(VADSLp-VADSLn) (5)
[0047] 令VDSL＝(VDDSLp-VDDSLn)+(VADSLn-VADSLp)，由(5)得：
[0048] Vamp＝Vin-VDSL (6)
[0049] 当反馈稳定时，VDSL与输入Vin中的电极失调和基线漂移成分相等，因此放大器的差分输入Vamp不包含由Vin的电极失调和基线漂移成分，有效抑制了电极失调和基线漂移。
[0050] 模拟电极失调抑制环路先利用低通滤波器对斩波放大器输出信号进行低通滤波取出电极失调和基线漂移干扰并进行放大后输出一个模拟反馈信号，再利用衰减器对模拟反馈信号进行衰减后送入到采样输入级电路，以抵消外部输入的电极失调和基线漂移干扰。快速恢复电路为了提高高阻节点的电压恢复速度。当两个迟滞比较器检测到输出电压高于Vref时，将伪电阻管的栅电压下拉到Vb，使得伪电阻电阻下降，加快电容节点的充电。由于低通滤波器的截止频率位于超低频，处于心电信号的带外，在带内电容C61、C62的阻抗远低于伪电阻P-RES的阻抗，放大器A3对带内信号相当于跟随器，因此放大器A3的输出噪声与A3的增益无关，始终等于A3的输入等效噪声。因此衰减器的作用是为了衰减模拟电极失调抑制环路引入的噪声，但是为了不降低
对电极失调抑制的能力，设计时增加A3的增益，增加额外的10倍衰减器，保证环路增益不下降的同时，将模拟电极失调抑制环路的噪声贡献降低了10倍。为了不引入额外噪声和功耗，该衰减器先将直流调制到高频通过电容分压后再解调为直流，避免了使用电阻分压导致噪声增加和功耗增加的问题。
[0051] 数字电极失调抑制电路检测模拟电极失调抑制环路的有源低通滤波器输出的模拟反馈信号的电压，并据此产生一个数字补偿信号送入到采样输入级电路，以防止低通滤波器输出饱和，拓展电极失调抑制范围。TESTn信号从模拟电极失调电路内部A3的反相输出端引出来，TESTp从模拟电极失调抑制环路内部A3的同相输出端引出来，CLK_100Hz为100Hz的时钟信号。模拟电极失调抑制环路上接有一个10倍衰减器，在1.8V供电时，放大器A3的输出摆幅为±1V，经过衰减器的输出摆幅只有±100mV。为了弥补抑制幅度的损失，数字电极失调工作流程如下：
[0052] 移位寄存器的四位输出端A<4:1>和B<4:1>对MOS管M21～M24、M11～M14的控制方式分别如表1、表2所示
[0053] 移位寄存器对MOS管M11～M14、M21～M24的控制关系如下：
[0054] 表1四位输出端A<4:1>控制逻辑
[0055]二进制值 A<4> A<3> A<2> A<1> 导通的管子
0001 0 0 0 1 M21
0010 0 0 1 0 M22
0100 0 1 0 0 M23
1000 1 0 0 0 M24
[0056] 表2四位输出端B<4:1>控制逻辑
[0057]二进制值 B<4> B<3> B<2> B<1> 导通的管子
0001 0 0 0 1 M11
0010 0 0 1 0 M12
0100 0 1 0 0 M13
1000 1 0 0 0 M14
[0058] 由于电路正常工作的情况下，MOS管M21～M24中只会有一个管子导通，同时，MOS管M11～M14中也只会有一个管子导通。因此，为了防止电路出错，数字电极失调抑制电路中加了复位模块Rest，该模块检测A<4:1>、B<4:1>的
控制信号，如果M21～M24中有两个MOS管同时导通，则将A<4:1>和B<4:1>同时复位到0001；同样如果M11～M14中有两个MOS管同时导通，则也将A<4:1>和B<4:1>同时复位到0001，增加电路的容错性。
[0059] 移位寄存器的工作流程可以通过图6进行阐述：
[0060] ①当TESTn检测到放大器A3反相输出端的电压高于
阈值VCM时，移位寄存器判断四位输出端B是否为1(0001)：
[0061] 如果不为1，在下一个时钟上升沿将四位输出端B右移一位，通过四位输出端B控制的开关会使得VDDSLn输出电压下降70mV，通过式(5)可以看出，因为Vin的近直流成分由于超低频的特点而在短时间不会突变，即VDSL不变，VDDSLn下降将会使得VADSLn下降即TESTn下降；
[0062] 如果四位输出端B为1，则在下一个时钟上升沿控制四位输出端A左移一位，使得VDDSLp上升70mV，同样通过式(5)和VDSL不变可以看出VDDSLp上升也会导致VADSLn下降即TESTn下降。
[0063] ②当TESTp检测到放大器A3同相输出端的电压高于阈值VCM时，移位寄存器判断四位输出端A是否为1(0001)：
[0064] 如果不为1，在下一个时钟上升沿将四位输出端A右移一位，使得VDDSLp输出电压下降70mV，通过式(5)和VDSL不变可以看出VDDSLp下降会导致VADSLp下降即TESTp下降；
[0065] 如果四位输出端A为1，则在下一个时钟上升沿控制四位输出端B左移一位，使得VDDSLn上升，通过式(5)和VDSL不变可以看出VDDSLn上升也会导致VADSLp下降即TESTp下降。
[0066] 通过数字电极失调抑制部分提供7种不同差分电压，为模拟电极失调抑制环路提供了±210mV的幅度补偿，加上模拟电极失调抑制环路本身具有±100mV抑制能力，所以总的抑制能力拓展到±310mV。
[0067] 图7为本低噪声高输入阻抗放大器的周期稳态交流(PAC)仿真结果，通过仿真结果可以看出电路具有0.6Hz的高通角，能够有效滤除电极失调和基线漂移干扰。
[0068] 图8为本低噪声高输入阻抗放大器的周期稳态噪声(PNOISE)仿真结果，通过仿真结果可以看出，该电路具有 的超低噪声，有效解决了在CMOS工艺下电路闪烁噪声较大的问题，满足
生物医学的超低频、低噪声应用。
[0069] 图9为本低噪声高输入阻抗放大器的输入阻抗和频率的关系仿真结果，通过仿真结果可以看出该电路具有7GΩ@0.1～250Hz的输入阻抗，满足可穿戴生物医学干电极的应用。
[0070] 图10为本低噪声高输入阻抗放大器的时域功能验证，1s时在输入增加一个300mV的电极失调，通过仿真结果可以看出，该电路有效抑制了300mV的电极失调，系统的恢复时间小于100ms。
[0071] 本实用新型采用了新颖的电容采样输入级电路和基于电容运算的反馈方式，以及基于电容将数字和模拟两种调节结合在一起的新颖的双环混合调节方式，有效地避免了反馈导致输入阻抗下降的问题。在斩波频率为20KHz的情况下，实现了输入阻抗为7GΩ@0.6～250Hz。
[0072] 对所提出的可穿戴干电极低噪声高输入阻抗连续心电监测放大器电路在180nm CMOS工艺标准下进行
软件仿真，结果表明在1.8V供电条件下，总功耗为18uW，输入阻抗为7GΩ@0.6～250Hz，增益为46dB，具有0.6Hz的高通截止频率，等效输入噪声为0.6～250Hz带内积分噪声有效值为1.9uVrms。
[0073] 本实用新型适用于生物医学信号采集时的微弱电信号的检测，如心电、脑电监测等，通过对模拟电极失调抑制环路中的低通截止频率的调整还可以实现对其他
生物电信号的放大，以满足生物医学领域对生理电信号低噪声、超低频、高阻抗、高
精度、低功耗的应用需求。
[0074] 实现了在引入斩波稳定技术后依然保持高输入阻抗，而且是
通带内到直流都具有高的输入阻抗，并且没有引入额外的噪声。其特征在于，采用了新型的电容采样输入结构和新型的基于电容运算的电极失调抑制电路，解决了传统上将电极失调抑制回路接到输入端导致输入阻抗降低的问题，使得不需要额外的正反馈回路来提升输入阻抗，同时采用数字电极失调抑制电路和模拟电极失调抑制环路混合调节的方式，在保证±300mV电极失调抑制范围的情况下有效降低电极失调抑制电路的噪声。除此之外电路还包含斩波主放大器，用来对微弱的心电信号进行放大；纹波抑制环路，用来抑制被斩波放大器产生的纹波；增益控制环路用来确定放大器的增益。
[0075] 需要说明的是，尽管以上本实用新型所述的
实施例是说明性的，但这并非是对本实用新型的限制，因此本实用新型并不局限于上述具体实施方式中。在不脱离本实用新型原理的情况下，凡是本领域技术人员在本实用新型的启示下获得的其它实施方式，均视为在本实用新型的保护之内。
