技术领域
[0001] 本
发明涉及
半导体制造技术领域，尤其涉及一种焊盘结构及其制备方法。
背景技术
[0002] 随着芯片测试技术的不断发展，在制程研发阶段要求WAT(Wafer Acceptance Test，
晶圆可接受测试)和CP(Chip Probing，晶圆测试)测试的次数越来越多，但是从目前WAT PAD(焊盘)和CP PAD设计来看，很容易在测试到3次以上时，PAD上顶部金属就暴露出来，在空气中
氧化后，造成针与PAD直接的
接触不良，进而造成测试结果的不准确性。
[0003] 目前PAD的设计有两种形式，如图1和图2所示，一种是全部打开，焊盘金属2直接与顶部金属(Top Metal，TM)1连接，但是在WAT/CP测试3次以上后，PAD上的顶部金属1会暴露出来。另一种是PAD上开很多通孔/开口(VIA)，焊盘金属2通过VIA与顶部金属1连接，在针扎PAD的时候，PAS1(Passivation layer1，第一
钝化层)的氧化物(Oxide，简称OX)可以阻挡针继续向下来阻止PAD被扎穿，但是这种需要焊盘金属沉积时具有一定的填洞能
力，而且VIA的侧面(Profile)不直，且开口比较窄，在PAS2(Passivation layer2，第二
钝化层)
刻蚀的时候，VIA
侧壁(Sidewall)上的OX很难刻蚀干净，很容易造成PAD结合(Banding)不上，以及OQA(Outgoing Quality Assurance，出厂
质量控制)检测上有PAD残渣(Residue)，这是本领域技术人员所不愿见到的。
发明内容
[0004] 针对上述存在的问题，本发明公开一种焊盘结构及其制备方法。
[0005] 一种焊盘结构，其中，包括：
[0006] 顶部金属层；
[0007] 第一钝化层，所述第一钝化层位于所述顶部金属层之上且具有开口；
[0008] 焊盘金属层，所述焊盘金属层位于所述第一钝化层上方且通过所述开口与所述顶部金属层相连；
[0009] 第二钝化层，所述第二钝化层
覆盖位于所述开口之上的所述焊盘金属层的上表面；
[0010] 其中，所述开口位于所述焊盘结构的边缘区域。
[0011] 上述的焊盘结构，其中，所述焊盘结构应用于晶圆可接受测试或晶圆测试工艺中。
[0012] 上述的焊盘结构，其中，所述焊盘金属层的材质为Al。
[0013] 上述的焊盘结构，其中，所述顶部金属层的材质为Cu。
[0014] 一种焊盘结构的制备方法，其中，包括如下步骤：
[0015] 提供一具有顶部金属层的半导体结构；
[0016] 于所述顶部金属层的上表面形成第一钝化层；
[0017] 刻蚀所述第一钝化层，形成开口以将位于边缘区域的所述顶部金属层予以暴露；
[0018] 沉积焊盘金属层，所述焊盘金属层通过所述开口与所述顶部金属层相连接；
[0019] 继续形成第二钝化层以覆盖位于所述开口之上的所述焊盘金属层的上表面。
[0020] 上述的焊盘结构的制备方法，其中，所述焊盘结构应用于晶圆可接受测试或晶圆测试工艺中。
[0021] 上述的焊盘结构的制备方法，其中，所述焊盘金属层的材质为Al。
[0022] 上述的焊盘结构的制备方法，其中，所述顶部金属层的材质为Cu。
[0023] 上述的焊盘结构的制备方法，其中，所述方法还包括：
[0024] 沉积所述焊盘金属层后，部分刻蚀位于所述开口上方的焊盘金属层；
[0025] 于所述开口的上方沉积第二钝化层，并刻蚀所述第二钝化层，剩余的第二钝化层覆盖位于所述开口之上的所述焊盘金属层的上表面。
[0026] 上述发明具有如下优点或者有益效果：
[0027] 本发明公开的焊盘结构及其制备方法，通过在焊盘结构的边缘区域形成足够的开口，以保证焊盘金属与顶部金属的连接，同时降低
电阻电容(RC)延迟，且在蚀刻第二钝化层时打开没有开口的区域，从而保证了Banding PAD没有残渣且具有足够的平坦度，在工程测试中能够得到足够的测试次数，且第一钝化层的氧化物可以用来阻挡PAD扎穿。
[0029] 通过阅读参照以下附图对非限制性
实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0030] 图1是本发明背景技术中焊盘金属直接与顶部金属连接的焊盘结构示意图；
[0031] 图2是本发明背景技术中设置有很多VIA的焊盘结构示意图；
[0032] 图3是本发明实施例中焊盘结构示意图；
[0033] 图4-10是本发明实施例中制备焊盘结构的流程结构示意图。
具体实施方式
[0034] 下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0035] 如图3所示，本发明提供了一种焊盘结构，可应用于晶圆可接受(WAT)测试或晶圆测试(CP)工艺中，包括：顶部金属层101；位于顶部金属层101之上且具有开口的第一钝化层1031；位于第一钝化层1031上方且通过开口与顶部金属层101相连的焊盘金属层102以及覆盖位于开口之上的焊盘金属层102的上表面的第二钝化层1032；其中，开口位于焊盘结构的边缘区域，具体的，将焊盘结构划分为中间区域和包围该中间区域的边缘区域，其中，中间区域是进行WAT/CP测试的区域，本发明在焊盘结构的边缘区域设置足够的开口以保证焊盘金属与顶部金属层101的连接，同时降低了RC。且在本发明的实施例中，该中间区域，即WAT/CP测试的区域上方未覆盖第二钝化层1032，因此中间区域是平整的，从而利用第一钝化层
1031的氧化物来阻挡焊盘结构被扎穿。
[0036] 优选的，焊盘金属层102的材质为Al。
[0037] 优选的，顶部金属层101的材质为Cu。
[0038] 本发明还公开了一种焊盘结构的制备方法，通过该方法制备的焊盘结构可应用于晶圆可接受(WAT)测试或晶圆测试(CP)工艺中，具体的，如图4-10所示，包括如下步骤：
[0039] 步骤S1，提供一具有顶部金属层1的半导体结构(该半导体结构顶部金属层1以下的部分并未于图中示出)，优选的，该顶部金属层1的材质为Cu；在本发明的实施例中，该半导体结构为已经制备有若干半导体器件的半导体结构，制备该半导体结构的方法可以采用本领域技术人员所熟知的技术，在此便不予赘述；如图4所示的结构。
[0040] 步骤S2，于顶部金属层1的上表面形成第一钝化层31，具体的，采用
化学气相沉积的方法于顶部金属层1的上表面形成第一钝化层31；如图5所示的结构。
[0041] 步骤S3，刻蚀第一钝化层31，形成开口4(若干开口)以将位于边缘区域52的部分顶部金属层1予以暴露，如图6a所示的结构。
[0042] 具体的，可以将该半导体结构划分为中间区域51和包围该中间区域51的边缘区域52，其中，中间区域51是进行WAT/CP测试的区域，本发明在边缘区域52形成足够的开口以保证焊盘金属与顶部金属层的连接，同时降低了RC，且在本发明的实施例中，该中间区域51，即WAT/CP测试的区域上方未覆盖第二钝化层，因此中间区域51是平整的，从而利用第一钝化层的氧化物来阻挡焊盘结构被扎穿，图6b为图6a中结构的俯视图。
[0043] 步骤S4，于第一钝化层31的上表面及开口4中沉积焊盘金属，并对该焊盘金属进行平坦化工艺，形成充满开口4并覆盖第一钝化层31上表面的焊盘金属层2，且该焊盘金属层2通过开口4与顶部金属层1相连接；优选的，该焊盘金属层2的材质为Al；进一步的，采用
物理气相沉积的方法沉积该焊盘金属；如图7所示的结构。
[0044] 步骤S5，部分刻蚀位于开口4上方的焊盘金属层2，于位于开口上方的焊盘金属层2中形成凹槽；如图8所示的结构。
[0045] 步骤S6，于焊盘金属层2的上方沉积第二钝化层32，第二钝化层32充满凹槽并覆盖焊盘金属层2的上表面；如图9所示的结构。
[0046] 步骤S7，部分刻蚀第二钝化层32，以使得刻蚀后剩余的第二钝化层32覆盖位于开口4之上的焊盘金属层2的上表面；由此可以看出，开口4分布于第二钝化层32覆盖的区域；如图10所示的结构。
[0047] 不难发现，本实施例为与上述焊盘结构的实施例相对应的方法实施例，本实施例可与上述焊盘结构的实施例互相配合实施。上述焊盘结构的实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在上述层叠封装结构的实施例中。
[0048] 综上，本发明公开的焊盘结构及其制备方法，通过在焊盘结构的边缘区域形成足够的开口，以保证焊盘金属与顶部金属的连接，同时降低电阻电容(RC)延迟，且在蚀刻第二钝化层时打开没有开口的区域，从而保证了Banding PAD没有残渣且具有足够的平坦度，在工程测试中能够得到足够的测试次数(大于10次)，且第一钝化层的氧化物可以用来阻挡PAD扎穿。
[0049] 本领域技术人员应该理解，本领域技术人员在结合
现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
[0050] 以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或
修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
