一种低噪声放大器电路
阅读：2发布：2022-08-17
专利汇可以提供一种低噪声放大器电路专利检索，专利查询，专利分析的服务。并且一种 半导体 电路 (200)，包括具有提供经斩波的 电压 信号 (Vin_ch)的第一斩波器(CH1)的输入 块 ，将所述经斩波的电压信号转换成经斩波的 电流 信号(I_ch)的第一跨导(G1)，提供经解调电流信号(I_demod)的第二斩波器(CH2)，具有提供连续时间信号(Vct)的积分电容器(Cint)的电流积分器(CI1)，第一反馈路径包括： 采样 和保持块以及第一反馈块(G2)，第一反馈路径在电流积分器(CI1)的上游提供比例反馈信号(Vfb、Ifb)。放大因子为至少2。在采样周期开始时被储存在积分电容器(Cint)上的电荷在一个单个采样周期(Ts)期间被线性移除。每个斩波器以斩波 频率 (fc)工作。采样和保持块以等于整数(N)乘以斩波频率(fc)的 采样频率 (fs)工作。，下面是一种低噪声放大器电路专利的具体信息内容。
1.一种半导体电路(200、300、400、500、600、700、1000、1100、1200、1300、1400、1500)，包括：
－包括第一斩波器(CH1)以用于提供表示待放大的电压信号(Vin)的经斩波的输入电压信号(Vin_ch)的输入块；
－被布置在所述第一斩波器(CH1)的下游并且被适配成用于接收经斩波的电压信号(Vin_ch)并且被适配成用于将所述经斩波的电压信号转换为经斩波的电流信号(I_ch)的第一跨导(G1)；
－被布置在所述第一跨导(G1)的下游，被适配成用于提供经解调电流信号(I_demod)的第二斩波器(CH2)；
－被布置在所述第二斩波器(CH2)的下游的电流积分器(CI1)，所述电流积分器(CI1)包括用于储存经积分的信号(Vint)的积分电容器(Cint)并且被适配成用于提供连续时间信号(Vct)；
－第一反馈路径，包括：
*采样和保持块(S&H)，所述采样和保持块(S&H)被布置在所述电流积分器(CI1)的下游并且被适配成用于接收所述连续时间信号(Vct)并用于使用采样信号(n)对所述信号进行采样，从而提供经采样的信号(Vdt)，并用于提供与所述经采样的信号(Vdt)成比例的零阶保持电压信号Vzoh；
*被布置在所述采样和保持块的下游的第一反馈块(G2)，所述第一反馈路径被适配成用于根据预定义的比例因子来提供与所述零阶保持信号(Vzoh)成比例的第一反馈信号(Vfb、Ifb)，所述第一反馈信号被提供给所述电流积分器(CI1)或所述电流积分器(CI1)的上游的组件或节点；
－并且其中所述电路的组件被选择，使得所述连续时间信号(Vct)和待放大的电压信号(Vin)的幅值比为至少2.0；
－并且其中所述第一反馈块(G2)被适配成用于提供所述反馈信号，使得对于等于零的经斩波的输入信号(Vin_ch)，在采样周期(Ts)开始时被储存在所述积分电容器(Cint)上的电荷在所述采样信号的一个单个采样周期(Ts)期间被线性移除，以使得所述电荷在所述单个采样周期(Ts)结束时被完全移除；
－并且其中所述第一和第二斩波器(CH1、CH2)中的每一个被适配成工作在斩波频率(fc)，并且所述采样和保持块被适配成工作在采样频率(fs)，其中所述采样频率(fs)等于所述斩波频率(fc)或等于整数(N)乘以所述斩波频率(fc)。
2.根据权利要求1所述的半导体电路(200、300、400、500、600、700、1000、1100、1200、
1300、1400、1500)，其特征在于，所述第一反馈路径以以下方式之一被布置：
i)其中所述第一反馈块包括或者是被适配成用于提供在所述第二斩波器(CH2)的输出与所述电流积分器(CI1)的输入之间被反馈的电流反馈信号(Ifb)的第二跨导(G2)；
ii)其中所述反馈块包括用于提供电压反馈信号(Vfb)的缩放器(G2)或由所述缩放器组成，并且所述电压反馈信号(Vfb)在所述第一斩波器(CH1)的上游被反馈；
iii)其中所述反馈块包括用于提供与所述零阶保持信号(Vzoh)成比例的电流反馈信号(Ifb)的第二跨导，并且所述电流反馈信号在所述第一斩波器(CH1)的上游被反馈；
iv)其中所述反馈块包括被串联连接以用于提供经斩波的电流反馈信号(Ifb_ch)的第三斩波器(CH3)和第二跨导(G2)，所述第三斩波器(CH3)在所述斩波频率(fc)下可操作，并且其中所述经斩波的电流反馈信号(Ifb_ch)在所述第一跨导(G1)的输出与所述第二斩波器(CH2)的输入之间被反馈；
iv)其中所述反馈块包括被串联连接以用于提供经斩波的电流反馈信号(Ifb_ch)的第三斩波器(CH3)和第二跨导(G2)，所述第三斩波器(CH3)在所述斩波频率(fc)下可操作，并且其中所述经斩波的电流反馈信号(Ifb_ch)被反馈到所述第一跨导(G1)的内部节点；
vi)其中所述反馈块包括被串联连接以用于提供经斩波的电压反馈信号(Vfb_ch)的第三斩波器(CH3)和缩放器(G2)，所述第三斩波器(CH3)在所述斩波频率(fc)下可操作，并且所述经斩波的电压反馈信号(Vfb_ch)在所述第一斩波器(CH1)的输出与所述第一跨导(G1)的输入之间被反馈。
3.根据权利要求1所述的半导体电路(200、300、400、500、600、700、1000、1100、1200、
1300、1400、1500)，其特征在于，所述采样频率(fs)是所述斩波频率(fc)的两倍。
4.根据权利要求1所述的半导体电路(200、300、400、500、600、700、1000、1100、1200、
1300、1400、1500)，其特征在于，所述采样频率(fs)等于所述斩波频率(fc)。
5.根据权利要求1所述的半导体电路(1400)，其特征在于，如果还没有包括的话，则还包括被布置在所述电流积分器(CI1)的下游并且在所述斩波频率(fc)下可操作的第三斩波器(CH3)，
并且进一步包括：用于移除DC偏移和闪烁噪声的第二反馈路径，所述第二反馈路径被适配成用于向所述电流积分器(CI1)或所述电流积分器(CI1)上游的组件或节点提供第二反馈信号(Vfb2)，所述第二反馈路径包括：
－所述第三斩波器(CH3)，以及
－被布置在所述第三斩波器(CH3)的下游的滤波器(H3)，所述滤波器(H3)具有包括至少一个积分和因子(1+Z-1)的传递函数。
6.根据权利要求1所述的半导体电路(1500)，其特征在于，还包括用于移除DC偏移的第二反馈路径，所述第二反馈路径被适配成用于向所述电流积分器(CI1)或向所述电流积分器(CI1)上游的组件或节点提供第二反馈信号(Vfb2)，所述第二反馈路径包括：
－在第二采样频率(fs2)下可操作的第二采样器，以及被布置在所述第二采样器的下游的第四斩波器(CH4)，所述第四斩波器(CH4)在所述斩波频率(fc)下可操作，以及－被布置在所述第四斩波器(CH4)的下游的滤波器(H3)，所述滤波器(H3)具有包括至少一个积分和因子(1+Z-1)的传递函数，并且
其中所述第二采样频率(fs2)等于所述斩波频率(fc)的两倍。
7.一种半导体电路(2600、2700、2800、3100)，包括：
－包括被适配成用于提供表示待放大的电压信号(Vin)的经斩波的输入电压信号(Vin_ch)的第一斩波器(CH1)的输入块；
－具有反相输入端口(n1、n2)和非反相输入端口(p1、p2)以及输出端口(q1、q2)的至少一个放大器(OTA1、OTA2；AMP1、AMP2；A1、A2)，
并且其中所述第一斩波器(CH1)的输出端口被连接到所述至少一个放大器的非反相输入端口(p1、p2)，或者所述至少一个放大器的非反相输入端口(p1、p2)被连接到恒定或公共电压(VB)并且所述第一斩波器(CH1)的输出端口经由至少一个中间组件(T1、T2、R3)被连接到所述至少一个放大器的反相输入端口(n1、n2)，所述中间组件被适配成用于将所述经斩波的输入电压信号(Vin_ch)转换为经斩波的电流信号(I1_ch、I2_ch)；
－具有输入端口和输出端口的第二斩波器(CH2)，所述输入端口被连接到所述至少一个放大器的输出端口(q1、q2)；-
－具有输入端口和输出端口的第三斩波器(CH3)，所述输出端口被连接到所述至少一个放大器的反相输入端口(n1、n2)；
－被连接在所述第二斩波器(CH2)的输出端口与所述第三斩波器(CH3)的输入端口之间的至少一个积分电容器(Cint1、Cint2；C1、C2)；
－采样和保持电路(S&H)，所述采样和保持电路(S&H)具有直接或通过一个或多个中间组件(CH4)被连接到所述至少一个放大器的输出端口(q1、q2)或到所述第二斩波器(CH2)的输出端口的输入端口(in1、in2)，并且具有用于提供零阶保持电压信号(Vzoh)的输出端口(out3、out4)；
－比例反馈网络(Rfb1、Rfb2、Rin；R1、R2、R3)，所述比例反馈网络具有直接或通过一个或多个中间组件(CH5)被连接到所述采样和保持电路(S&H)的输出端口的输入端口，并且被适配成用于提供比例反馈信号(Vfb；Vfb；Ifb1、Ifb2)，并且具有直接或通过一个或多个中间组件(CH5；T1、T2)被连接到所述至少一个放大器的反相输入端口(n1、n2)的输出端口；
－其中所述至少一个积分电容器的电压提供连续时间电压信号(Vct)，所述连续时间电压信号是所述待放大的电压信号(Vin)的经放大的版本；
－并且其中所述比例反馈网络的值被选择，使得所述连续时间信号(Vct)和所述待放大的电压信号(Vin)的幅值比为至少2.0；
－并且其中所述至少一个积分电容器的值被选择为使得对于等于零的经斩波的输入信号(Vin_ch)，在采样周期(Ts)开始时被储存在所述积分电容器(Cint)上的电荷在所述采样信号的一个单个采样周期(Ts)期间被线性移除，以使得所述电荷在所述单个采样周期(Ts)结束时被完全移除；
－并且其中每个斩波器(CH1、CH2、CH3、CH4、CH5)被适配成工作在斩波频率(fc)，并且所述采样和保持块(S&H)被适配成工作在采样频率(fs)，其中所述采样频率(fs)等于所述斩波频率(fc)或等于所述斩波频率(fc)的大于零的整数倍(N)。
8.根据权利要求7所述的半导体电路(2600、2700、2800)，其特征在于：
－所述输入块被适配成用于提供指示待放大的差分电压信号(Vin+、Vin-)的差分经斩波的输入电压信号；
－所述至少一个放大器包括：
*具有被连接到所述第一斩波器(CH1)的第一输出的非反相输入端口(p1)的第一运算跨导放大器(OTA1)，所述第一OTA被适配成用于提供第一输出信号(out1)，以及*具有被连接到所述第一斩波器(CH1)的第二输出的非反相输入端口(p2)的第二运算跨导放大器(OTA2)，所述第二OTA被适配成用于提供第二输出信号(out2)；
－所述第二斩波器(CH2)被适配成用于接收分别来自所述第一和第二运算跨导放大器(OTA1、OTA2)的所述第一和第二输出信号(out1、out2)，所述第二斩波器(CH2)具有被连接到第一节点(N1)的第一输出和被连接到第二节点(N2)的第二输出；
－所述至少一个积分电容器包括：
*被布置在所述第一节点(N1)与第三节点(N3)之间的第一积分电容器(Cint1)，以及*被布置在所述第二节点(N2)与第四节点(N4)之间的第二积分电容器(Cint2)；
－所述第三斩波器(CH3)具有被连接到所述第三节点(N3)的第一输入和被连接到所述第四节点(N4)的第二输入，并且具有被连接到所述第一运算跨导放大器(OTA1)的反相输入(n1)的第一输出，并且具有被连接到所述第二运算跨导放大器(OTA2)的反相输入(n2)的第二输出；
－所述电阻反馈网络包括：
*被布置在所述第三节点(N3)与第五节点(N5)之间的第一反馈电阻(Rfb1)，以及*被布置在所述第四节点(N4)与第六节点(N6)之间的第二反馈电阻(Rfb2)，以及*被布置在所述第三节点(N3)与所述第四节点(N4)之间的第三电阻(Rin)；
－所述采样和保持电路(S&H)具有被连接到所述第一节点(N1)的第一输入(in1)和被连接到所述第二节点(N2)的第二输入(in2)以及被连接到所述第五节点(N5)的第一输出(out3)和被连接到所述第六节点(N6)的第二输出(out4)。
9.根据权利要求7所述的半导体电路(3100)，其特征在于，其中：
－所述输入块被适配成用于接收待放大的差分电压输入信号(in+、in-)，并且用于以斩波频率(fc)对所述信号进行斩波，所述第一斩波器(CH1)的第一输出被连接到第一晶体管(T1)或达林顿对的基极或栅极(GG1)，所述第一斩波器(CH1)的第二输出被连接到第二晶体管(T2)或达林顿对的基极或栅极(GG2)；
其中所述电路还包括第一和第二晶体管(T1、T2)或达林顿对，
*所述第一晶体管(T1)或达林顿对具有被连接到第一电流源(Ib1)的发射极或源极(SS1)，并且具有被连接到第二电流源(Ib2)的集电极或漏极(DD1)，
*所述第二晶体管(T2)或达林顿对具有被连接到第三电流源(Ib3)的发射极或源极(SS2)，并且具有被连接到第四电流源(Ib4)的集电极或漏极(DD2)；
－所述至少一个放大器包括：
*第一运算放大器(A1)和第二运算放大器(A2)，所述第一运算放大器(A1)的非反相输入(p1)和所述第二运算放大器(A2)的非反相输入(p2)被连接到恒定或公共电压(VB)；
－所述采样和保持块(S&H)具有被连接到所述第一运算放大器(A1)的输出(out1)的第一输入(in1)，并且具有被连接到所述第二运算放大器(A2)的输出(out2)的第二输入(in2)，并且具有经由电阻网络(R1、R2、R3)被连接到所述第一晶体管(T1)或达林顿对的发射极或源极(SS1)并被连接到所述第二晶体管(T2)或达林顿对的发射极或源极(SS2)以提供差分反馈信号(Vfb)的第一和第二输出(out3、out4)；
－所述第二斩波器(CH2)具有分别被连接到所述第一和第二运算放大器(A1、A2)的第一和第二输出的第一和第二输入，并且具有分别被连接到第一和第二输出节点(+OUT、-OUT)的第一和第二输出，这些节点之间的电势差形成作为连续时间电压信号的差分输出电压(Vout)，所述差分输出电压是所述差分输入电压的经放大的版本；
－所述至少一个积分电容器包括：
*具有被连接到所述第一输出节点(+OUT)的一个端子以及被连接到第三斩波器(CH3)的第一输入的另一个端子的第一积分电容器(C1)；
*具有被连接到所述第二输出节点(-OUT)的一个端子以及被连接到第三斩波器(CH3)的第二输入的另一个端子的第二积分电容器(C2)；
－所述第三斩波器(CH3)具有被连接到所述第一晶体管(T1)或达林顿对的集电极或漏极(DD1)并被连接到所述第一运算放大器(A1)的反相输入(n1)的第一输出，并且具有被连接到所述第二晶体管(T2)或达林顿对的集电极或漏极(DD2)并被连接到所述第二运算放大器(A2)的反相输入(n2)的第二输出。
10.根据权利要求1所述的半导体电路(200、300、400、500、600、700、1000、1100、1200、
1300、1400、1500、2600、2700、2800、3100)，其特征在于，
其中所述输入块还被适配成用于从一个或两个外部引脚或从所述集成电路内部的电压源接收所述待放大的电压信号(Vin)，
或者其中所述输入块还包括被布置在所述第一斩波器(CH1)的上游或下游的阻抗或互阻抗(Z)，并且还被适配成用于从外部引脚或从所述集成电路内部的电流源接收连续时间电流信号，
或者其中所述输入块还包括将物理信号或激励转换成电压信号的这种类型的换能器(TR)，所述换能器被布置在所述第一斩波器(CH1)的上游以响应于所述物理信号或激励来提供所述待放大的电压信号(Vin)；
或者其中所述输入块还包括要求偏置信号并提供指示物理量的电压信号的这种类型的换能器(TR)，所述换能器被布置在所述第一斩波器(CH1)的上游以响应于所述物理量来提供所述待放大的电压信号(Vin)；
或者其中所述输入块还包括要求偏置信号并提供指示物理量的电压信号的这种类型的换能器(TR)，所述第一斩波器(CH1)。
11.根据权利要求1所述的半导体电路(200、300、400、500、600、700、1000、1100、1200、
1300、1400、1500、2600，2700、2800、3100)，其特征在于，其中所述第一斩波器(CH1)的下游的至少所有组件被集成在单个半导体管芯上。
12.一种传感器设备，包括：
－用于提供至少一个待放大的电压信号(Vin)的至少一个传感器元件或至少一个换能器(TR)或至少一个阻抗或互阻抗(Z)；
－被布置用于放大所述至少一个电压信号(Vin)的根据权利要求1所述的半导体电路。
13.根据权利要求12所述的传感器设备，其特征在于，进一步包括：
－用于转换所述经放大的电压信号(Vct)的模数转换器；
－用于数字地处理数字化的信号的处理器。
14.根据权利要求11所述的传感器设备，其特征在于，所述至少一个换能器包括至少一个霍尔传感器。
15.根据权利要求14所述的传感器设备，其特征在于，所述传感器设备是位置传感器设备或电子罗盘。
16.根据权利要求7所述的半导体电路(200、300、400、500、600、700、1000、1100、1200、
1300、1400、1500、2600、2700、2800、3100)，其特征在于，
其中所述输入块还被适配成用于从一个或两个外部引脚或从所述集成电路内部的电压源接收所述待放大的电压信号(Vin)，
或者其中所述输入块还包括被布置在所述第一斩波器(CH1)的上游或下游的阻抗或互阻抗(Z)，并且还被适配成用于从外部引脚或从所述集成电路内部的电流源接收连续时间电流信号，
或者其中所述输入块还包括将物理信号或激励转换成电压信号的这种类型的换能器(TR)，所述换能器被布置在所述第一斩波器(CH1)的上游以响应于所述物理信号或激励来提供所述待放大的电压信号(Vin)；
或者其中所述输入块还包括要求偏置信号并提供指示物理量的电压信号的这种类型的换能器(TR)，所述换能器被布置在所述第一斩波器(CH1)的上游以响应于所述物理量来提供所述待放大的电压信号(Vin)；
或者其中所述输入块还包括要求偏置信号并提供指示物理量的电压信号的这种类型的换能器(TR)，所述第一斩波器(CH1)。
17.根据权利要求7所述的半导体电路(200、300、400、500、600、700、1000、1100、1200、
1300、1400、1500、2600，2700、2800、3100)，其特征在于，所述第一斩波器(CH1)的下游的至少所有组件被集成在单个半导体管芯上。
18.一种传感器设备，包括：
－用于提供至少一个待放大的电压信号(Vin)的至少一个传感器元件或至少一个换能器(TR)或至少一个阻抗或互阻抗(Z)；
－被布置用于放大所述至少一个电压信号(Vin)的根据权利要求7所述的半导体电路。
19.根据权利要求18所述的传感器设备，其特征在于，进一步包括：
－用于转换经放大的电压信号(Vct)的模数转换器；
－用于数字地处理数字化的信号的处理器。
20.根据权利要求17所述的传感器设备，其特征在于，其中所述至少一个换能器包括至少一个霍尔传感器。
21.根据权利要求20所述的传感器设备，其特征在于，其中所述传感器设备是位置传感器设备或电子罗盘。
一种低噪声放大器电路
技术领域
[0002] 发明背景
[0003] 大量的放大器电路在本领域中是已知的。放大器电路被用于具有许多不同要求(例如在电气要求/约束方面：输入电平、输出电平、功率消耗、散热、功率效率、信号带宽、信号失真、噪声电平、群延迟，以及组件成本、PCB尺寸等方面)的许多不同应用。
[0004] 通常，若干要求可能彼此冲突，因此通常需要进行权衡。不存在对于所有应用而言都最佳的单个理想电路拓扑，而每种类型或种类的放大器都具有其自己的优点和缺点。
[0005] 本发明涉及(在半导体设备中的)具有高集成度的一类新的放大器电路，该放大器电路适合用于放大或预放大相对小(例如具有小于1mV或甚至小于100μV的幅值)的信号，并且通过结合斩波器调制(以避免由于偏移和闪烁噪声而增加的噪声水平)来提供良好的噪声特性。
[0006] 在本领域中众所周知的是斩波可被用来消除偏移和闪烁噪声，例如来自C.Enz和G.C.Temes的“减少运算放大器缺陷效应的电路技术：自动调零、相关双采样和斩波器稳定”(IEEE会刊，1996年11月，第84卷第11号第1584-1614页)(C.Enz and G.C.Temes；"Circuit techniques for reducing the effects of op-amp imperfections:autozeroing,correlated double sampling,and chopper stabilization,"Proc.IEEE,Vol.84,No.11,pp.1584-1614,November 1996)，该文献在本文中被进一步称为[Enz96]。
[0007] 图1示出了由Q.Fan、J.H.Huijsing和KA.Aakinwa的“一种具有2μV偏移的21nV/sqrtHz斩波器稳定式多路电流反馈仪表放大器”(IEEE ISSCC数字技术论文集，2010年2月，第80-81页)(Q.Fan,J.H.Huijsing,and K A.A.Makinwa,"A 21nV/sqrtHz chopper-stabilized multipath current-feedback instrumentation amplifier with 2μV offset",IEEE ISSCC.Dig.Tech.Papers,pp.80-81,Feb.2010)提出的一种放大器电路。该电路包括三个斩波器CH1、CH2、CH3，两个跨导Gin、Gfb，具有积分电容器Cint的电流积分器Gint以及被布置为分压器的两个电阻R1、R2。该电路传递具有总体一阶响应(单个主极点)。
[0008] 总存在改进或替代的余地。
[0009] 发明概述
[0011] 本发明的特定实施例的目的是提供一种包括这样的放大器电路的集成传感器设备。
[0012] 根据本发明的电路和传感器设备的优点在于，它们提供固有的噪声滤波特性，这使得它们适合于直接采样，而没有由于噪声折叠而导致的总体噪声性能的显著劣化。
[0013] 根据本发明的实施例的至少一些电路和传感器设备的优点在于，它们可被用于放大各种信号，包括但不限于生物医学信号以及来自(例如在传感器应用中的)换能器元件的信号。
[0014] 根据本发明的实施例的至少一些电路和传感器设备的优点在于，它们尤其适合于与基于采样的电路的协同集成，该基于采样的电路(诸如，举例而言用开关电容器电路和/或用模数转换电路)对经放大的信号进行后处理。
[0015] 这些目标由本发明的实施例来实现。
[0016] 在第一方面，本发明提供一种半导体电路，包括：输入块，该输入块包括用于提供指示待放大的电压信号的经斩波的输入电压信号的第一斩波器；第一跨导，该第一跨导被布置在第一斩波器的下游并且被适配成用于接收经斩波的电压信号并且被适配成用于将所述经斩波的电压信号转换成经斩波的电流信号；第二斩波器，该第二斩波器被布置在第一跨导的下游，被适配成用于提供经解调电流信号；电流积分器，该电流积分器被布置在第二斩波器的下游，该电流积分器包括用于储存经积分的信号的积分电容器，并且被适配成用于提供连续时间信号；第一反馈路径，该第一反馈路径包括采样和保持块以及第一反馈块，采样和保持块被布置在电流积分器的下游，并且被适配成用于接收连续时间信号并且用于使用采样信号对所述信号进行采样从而提供经采样的信号，并且用于提供与所述经采样的信号成比例的零阶保持电压信号；第一反馈块被布置在采样和保持块的下游，并且被适配成用于根据预定义的比例因子提供与零阶保持信号成比例的第一反馈信号，该第一反馈信号被提供给电流积分器或电流积分器上游的组件或节点；并且其中电路的组件被选择，使得连续时间信号和待放大的电压信号的幅值比为至少2.0；并且其中第一反馈块被适配成用于提供反馈信号，使得对于等于零的经斩波的输入信号，在采样周期开始时被储存在积分电容器上的电荷在采样信号的一个单个采样周期期间被线性移除，这样电荷在单个采样周期结束时被完全移除；并且其中第一和第二斩波器中的每一个被适配成工作在斩波频率，并且采样和保持块被适配成工作在采样频率，其中采样频率等于斩波频率或等于斩波频率的整数倍，该整数大于零。
[0017] 本发明的实施例的优点在于，低噪声信号放大被获得。有利的是，本发明的电路是放大器的同时还具有非常理想的滤波器效果。有利的是，可直接对电路的输出进行采样，而不会由于噪声折叠而产生大量的过量噪声(允许基于采样的电路被直接连接到其输出)。
[0018] 虽然初看之下在该集成电路中所使用的几个“子电路”和技术本身在本领域中是已知的，但是如权利要求中所指定的元件的特定组合和布置提供了具有在“低噪声放大”方面，尤其是与宽带白噪声有关的独特性能的放大器电路。就本发明人已知的，该电路的有利性能在现有技术中是空前的，并且该电路的有利性能是迄今为止已知的同类之中的(与包括斩波并具有总体一阶响应的任何其他放大器电路相比)最佳可能性能。
[0019] 有利的是，不需要用于滤波的专用模拟滤波器，和/或不需要用于有源滤波的附加的电流消耗，和/或(由于大的容差)不需要滤波器特性的调谐。
[0020] 发明人强烈认为特征的特定组合并不是微不足道的，尤其是因为在其他连续时间电路中使用离散时间反馈环路是非常不常见的，并且因为由于广泛认为采样总是由于噪声折叠而增加噪声水平，所以通过经采样的信号的反馈来降低噪声是违反直觉的。
[0021] 电路在噪声性能方面的主要益处可从图20所例示的频谱图中得到最好地理解。具有一阶滤波器特性的现有技术放大器电路添加与噪声折叠区域f/fs>0.5中的曲线2001下的面积相对应的噪声功率量(由白噪声的折叠所造成)，而本发明的实施例无意中添加了与噪声折叠区域f/fs>0.5中的曲线2002和2003下的面积相对应的显著更低的噪声量，这取决于电路是否还包括第二反馈环路(本文中也称为“偏移反馈环路”)。
[0022] 根据本发明的实施例的优点在于，(相对)大的信号带宽(例如传感器带宽)以及(相对)低的等待时间可被获得。等待时间可如仅一个或仅两个采样周期Ts(其中Ts＝1/fs)一样小。连续时间输出(Vct)具有小于一个采样周期的等待时间。
[0023] 本发明的实施例的优点在于，低噪声放大器电路工作在连续幅值。这为不受益于转换到数字域、不需要ADC和/或DAC或Σ-Δ调制器(sigma-delta-modulator)的应用提供了优势，从而节省功率和硅区域。另一个优点在于，在反馈环路中不引入幅值量化噪声，从而导致低的总噪声特性。此外，具有ADC(甚至具有Σ-ΔADC)的系统的带宽通常严重受到ADC的限制，例如由于过采样因子(通常至少为因子8)。由于在反馈路径中没有ADC，所以本发明的电路可利用(几乎)全带宽。
[0024] 本发明的实施例的优点在于，电路还可任选地提供离散时间电压输出信号。
[0025] 使用包括一个或多个有源组件(例如晶体管或OP-AMP或OTA)的积分器(在正向路径中)的另一个优点在于，它提供可被直接采样(举例而言，以用于后端处理，而无需额外的缓冲)的低阻抗输出。
[0026] 有利的是，整个电路的总体噪声特性主要由第一跨导器的噪声特性(这里也称为“低噪声跨导”)来确定，并且对其他组件(诸如电流积分器或反馈跨导器)的噪声特性不太敏感。
[0027] 有利的是，该电路可被用来放大DC信号。
[0028] 有利的是，连续时间连续幅值模拟信号(Vct)和/或经采样的信号(Vdt)和/或零阶保持信号(Vzoh)中的一个或多个可被提供作为(多个)输出信号。
[0029] 有利的是，经积分的信号和待放大的电压信号的比率(也称为电路的“总增益”)可被选择为特定的预定义值，例如等于2.0或5.0或10.0或100.0或1000.0。
[0030] 本发明的实施例的优点在于，不需要有源或无源模拟低通滤波器(诸如RC滤波器或巴特沃斯滤波器或椭圆滤波器或切比雪夫滤波器)，然而电路本身提供了低通滤波器特性，同时减少(例如最小化)由噪声折叠造成的过量噪声。
[0031] 根据本发明的半导体电路的优点在于，电路(在设计时间期间)可被设定尺寸，使得它们能够以特定增益因子来放大信号(例如电压信号)，同时相比以相同技术实现的现有技术放大器电路添加由噪声折叠造成的更少的噪声，并且提供相同的增益并具有带有相同(3dB)带宽的总体一阶响应。
[0032] 根据本发明的实施例的半导体电路的优点在于，它们可被用作仪表放大器(举例而言，以用于提供高输入阻抗、大共模抑制比以及确定的增益)。
[0033] 在实施例中，第一反馈路径以以下方式之一被布置：i)其中第一反馈块包括或者是第二跨导，其被适配成用于提供在第二斩波器的输出和电流积分器的输入之间被反馈的电流反馈信号；ii)其中反馈块包括用于提供电压反馈信号的缩放器或由该缩放器组成，并且电压反馈信号在第一斩波器的上游被反馈；iii)其中反馈块包括第二跨导，以用于提供与零阶保持信号成比例的电流反馈信号，并且该电流反馈信号在第一斩波器的上游被反馈；iv)其中反馈块包括串联连接的第三斩波器和第二跨导，以用于提供经斩波的电流反馈信号，第三斩波器在斩波频率下可操作，并且其中经斩波的电流反馈信号在第一跨导的输出和第二斩波器的输入之间被反馈；v)其中反馈块包括串联连接的第三斩波器和第二跨导，以用于提供经斩波的电流反馈信号，第三斩波器在斩波频率下可操作，并且其中经斩波的电流反馈信号被反馈到第一跨导的内部节点；vi)其中反馈块包括串联连接的第三斩波器和缩放器，以用于提供经斩波的电压反馈信号，第三斩波器在斩波频率下可操作，并且经斩波的电压反馈信号在第一斩波器的输出和第一跨导的输入之间被反馈。
[0034] 有利的是，半导体电路可与各种各样的不同输入块一起使用。
[0035] 在一实施例中，(第一反馈路径中的采样和保持块的)采样频率是斩波频率的两倍。
[0036] 本发明的电路的优点在于，待放大的信号的有用带宽(由3dB截止频率限定)约为奈奎斯特频率的88％，而仅引入约30％的由(白噪声的)混叠造成的带内功率噪声。
[0037] 本发明的特定实施例的优点在于，其中采样频率被选择为等于斩波频率的两倍(因此fs＝2.fc)，使得比率fc/fBW可低至1.14，即斩波频率fc仅需要比带宽fBW高14％，这在要求高带宽fBW但对最大可能斩波器频率具有实际约束的应用中特别有利。
[0038] 在一实施例中，(第一反馈路径中的采样和保持块的)采样频率等于斩波频率。
[0039] 在其中(第一反馈路径中的采样和保持块的)采样频率是斩波频率的两倍的实施例中，半导体电路(如果尚未包括的话)还包括被布置在电流积分器的下游并且在斩波频率下可操作的第三斩波器，并且还包括：用于移除DC偏移和闪烁噪声的第二反馈路径，该第二反馈路径被适配成用于向电流积分器或电流积分器的上游的组件或节点提供第二反馈信号，该第二反馈路径包括：第三斩波器以及被布置在该第三斩波器的下游的滤波器，该滤波器具有包括至少一个积分和因子(1+Z-1)的传递函数。
[0040] 在其中(第一反馈路径中的采样和保持块的)采样频率是整数N乘以斩波频率的实施例中，半导体电路还包括用于移除DC偏移的第二反馈路径，该第二反馈路径被适配成用于向电流积分器或电流积分器的上游的组件或节点提供第二反馈信号，该第二反馈路径包括：在第二采样频率下可操作的第二采样器，以及被布置在该第二采样器的下游的第四斩波器，该第四斩波器在斩波频率下可操作，以及被布置在第四斩波器的下游的滤波器，该滤波器具有包括至少一个积分和因子(1+Z-1)的传递函数，并且其中第二采样频率等于斩波频率的两倍。
[0041] 在具有第二反馈环路(如图14和图15所示)的两个实施例中，反馈信号可例如被提供给电流积分器或被提供给在经斩波的输入信号Vin_ch被施加的节点与第二斩波器CH2之间或在所述节点与电流积分器CI1之间的组件或节点。
[0042] 有利的是，滤波器H3包括积分器，其与第二反馈路径中的斩波器一起以斩波频率fc提供陷波。
[0043] 有利的是，滤波器H3包括用来阻塞信号相关频率(其由第四斩波器CH4上变频到斩波频率fc)同时放大偏移相关频率的因子(1+Z-1)，因此使得第二反馈环路更具选择性。
[0044] 具有偏移抑制反馈环路的电路的另一个优点在于，它减少了DC偏移以及闪烁噪声。这样的电路理想地适合于读出同样具有DC偏移的传感器信号(诸如举例而言霍尔传感器)，同时减少或消除将经放大的信号限幅到电源轨(VDD或GND)之一的风险。
[0045] 包括第二反馈路径的实施例的主要优点在于，具体而言如果fs和fc被选择使得fs＝1.fc或fs＝2.fc，则通带中的传递函数可被改善(在更高的频率上基本上是平坦的)，并且该传递函数在通带的末端附近具有非常陡峭的下降。
[0046] 在第二方面，本发明还涉及一种半导体电路，包括：输入块，该输入块包括被适配成用于提供指示待放大的电压信号的经斩波的输入电压信号的第一斩波器；至少一个放大器，该放大器具有反相输入端口和非反相输入端口以及输出端口；并且其中第一斩波器的输出端口被连接到至少一个放大器的非反相输入端口，或者至少一个放大器的非反相输入端口被连接到偏置电压，并且第一斩波器的输出端口经由被适配成用于将经斩波的输入电压信号转换成经斩波的电流信号的至少一个中间组件被连接到至少一个放大器的反相输入端口；第二斩波器，该第二斩波器具有输入端口和输出端口，输入端口被连接到至少一个放大器的输出端口；第三斩波器，该第三斩波器具有输入端口和输出端口，该输出端口被连接到至少一个放大器的反相输入端口；至少一个积分电容器，该积分电容器被连接在第二斩波器的输出端口与第三斩波器的输入端口之间；采样和保持电路，该采样和保持电路具有直接地或者通过一个或多个中间组件被连接到至少一个放大器的输出端口或到第二斩波器的输出端口的输入端口，并且具有用于提供零阶保持电压信号的输出端口；比例反馈网络，该比例反馈网络具有直接地或者通过一个或多个中间组件被连接到采样和保持电路的输出端口的输入端口，并且被适配成用于提供比例反馈信号，并且具有直接地或者通过一个或多个中间组件被连接到至少一个放大器的反相输入端口的输出端口；其中至少一个积分电容器的电压提供连续时间电压信号，该连续时间电压信号是待放大的电压信号的经放大的版本；并且其中比例反馈网络的值被选择，使得连续时间信号和待放大的电压信号的幅值比为至少2.0；并且其中至少一个积分电容器的值被选择为使得对于等于零的经斩波的输入信号，在采样周期开始时被储存在积分电容器上的电荷在采样信号的一个单个采样周期期间被线性移除，这样电荷在单个采样周期结束时被完全移除；并且其中每个斩波器被适配成工作在斩波频率，并且采样和保持块被适配成工作在采样频率，其中采样频率(fs)等于斩波频率(fc)或者等于其的大于零的整数倍(N)。
[0047] 该实施例描述了与第一方面中所描述的电路略微不同的拓扑，但提供了相同的优点，并且例如在图26至28和图31中被例示。
[0048] 许多变体是可能的。例如，输入信号可以是单端或差分输入信号。在差分输入信号的情况下，若干组件应成对出现，或者应具有双输入端口和输出端口。比例反馈网络可包括或者可以是例如电阻网络或跨导等。接下来描述两个具体实施例。
[0049] 在根据第二方面的半导体电路的实施例中，输入块被适配成用于提供指示待放大的差分电压信号的差分经斩波的输入电压信号；该至少一个放大器包括：第一和第二运算跨导放大器(OTA)，第一OTA具有被连接到第一斩波器的第一输出的非反相输入端口并且被适配成用于提供第一输出信号，第二OTA2具有被连接到第一斩波器的不同于第一输出的第二输出的非反相输入端口并且被适配成用于提供第二输出信号；第二斩波器被适配成用于接收分别来自第一和第二OTA的第一和第二输出信号，第二斩波器具有被连接到第一节点N1的第一输出以及被连接到第二节点N2的第二输出；并且其中至少一个积分电容器包括第一和第二积分电容器，第一积分电容器被布置在第一节点N1与第三节点N3之间，并且第二积分电容器被布置在第二节点N2与第四节点N4之间；第三斩波器具有被连接到第三节点N3的第一输入以及被连接到第四节点N4的第二输入，并且具有被连接到第一OTA的反相输入的第一输出并且具有被连接到第二OTA的反相输入的第二输出；并且其中电阻反馈网络包括：被布置在第三节点N3与第五节点N5之间的第一反馈电阻，和被布置在第四节点N4与第六节点N6之间的第二反馈电阻，以及被布置在第三节点N3与第四节点N4之间的第三电阻；并且其中采样和保持电路具有被连接到第一节点N1的第一输入和被连接到第二节点N2的第二输入，以及被连接到第五节点N5的第一输出和被连接到第六节点N6的第二输出。
[0050] 该具体实施例在图26至图28中被例示出。
[0051] 在根据第二方面的半导体电路的另一实施例中，输入块被适配成用于接收待放大的差分电压输入信号并用于以斩波频率对所述信号进行斩波，第一斩波器的第一输出被连接到第一晶体管或达林顿对等的基极或栅极，第一斩波器的第二输出被连接到第二晶体管或达林顿对等的基极或栅极；并且其中该电路还包括第一和第二晶体管或达林顿对等，第一晶体管或达林顿对等具有通过第一电流源被连接到地的发射极或源极，并且具有通过第二电流源被连接到电源电压的集电极或漏极，第二晶体管或达林顿对等具有通过第三电流源被连接到地的源极，并且具有通过第四电流源被连接到电源电压的集电极或漏极；并且其中该至少一个放大器包括：第一运算放大器和第二运算放大器，第一运算放大器的非反相输入被连接到偏置电压并且第二运算放大器的非反相输入被连接到该偏置电压；采样和保持块具有被连接到第一运算放大器的输出的第一输入，并且具有被连接到第二运算放大器的输出的第二输入，并且具有经由电阻网络被连接到第一晶体管或达林顿对等的发射极或源极以及到第二晶体管或达林顿对等的发射极或源极的第一和第二输出，以提供差分反馈信号；第二斩波器具有分别被连接到第一和第二运算放大器的第一和第二输出的第一和第二输入，并且具有分别被连接到第一和第二输出节点的第一和第二输出，这些节点之间的电势差形成差分输出电压作为连续时间电压信号，该连续时间电压信号是差分输入电压的经放大的版本；并且其中至少一个积分电容器包括第一和第二积分电容器，第一积分电容器具有被连接到第一输出节点的一个端子以及被连接到第三斩波器的第一输入的另一个端子，第二积分电容器具有被连接到第二输出节点的一个端子以及被连接到第三斩波器的第二输入的另一个端子；第三斩波器具有被连接到第一晶体管或达林顿对等的集电极或漏极并且被连接到第一运算放大器的反相输入的第一输出，并且具有被连接到第二晶体管或达林顿对等的集电极或漏极并且被连接到第二运算放大器的反相输入的第二输出。
[0052] 该具体实施例在图31中被例示出。
[0053] 在根据第一或第二方面的实施例中，输入块还被适配成用于从一个或两个外部引脚或从集成电路内部的电压源接收待放大的电压信号；或者其中该输入块还包括被布置在第一斩波器的上游或下游的阻抗(例如电阻)或互阻抗(例如惠斯通电桥)，并且还被适配成用于从外部引脚或从集成电路内部的电流源接收连续时间电流信号；或者其中该输入块还包括将物理(例如，非电)信号或激励转换成电压信号的这种类型的换能器，该换能器被布置在第一斩波器的上游，以用于响应于物理(例如，非电)信号或激励来提供待放大的电压信号；或者其中该输入块还包括需要偏置信号并且提供指示物理量的电压信号的这种类型的换能器，该换能器布置在第一斩波器的上游，以用于响应于物理量来提供待放大的电压信号；或者其中该输入块还包括需要偏置信号并且提供指示物理量的电压信号的这种类型的换能器，第一斩波器。
[0054] 有利的是，根据本发明的实施例的放大器电路非常适合于放大来自任何上述信号源的信号。在根据第一或第二方面的实施例中，第一斩波器下游的至少所有组件(包括第一和/或第二反馈路径的那些组件)被集成在单个半导体管芯上。
[0055] 在第三方面，本发明提供一种传感器设备，包括：至少一个传感器元件或至少一个换能器或至少一个阻抗或互阻抗，以用于提供待放大的至少一个电压信号；以及根据第一或第二方面的半导体电路，该半导体电路被布置成用于放大所述至少一个电压信号。
[0056] 半导体电路可被集成在第一管芯上，并且传感器元件或换能器或阻抗或互阻抗可被集成在第二管芯上。第一管芯和第二管芯可以是单个管芯。第一和第二管芯可以是彼此互连但被封装在单个芯片封装中的两个分离管芯。
[0057] 在实施例中，传感器设备还包括：用于转换经放大的电压信号的模数转换器；以及用于对数字化的信号进行数字化处理的数字处理器。
[0058] 传感器的至少一个换能器可由单个霍尔元件或霍尔传感器组成，或者可包括至少一个霍尔元件或霍尔传感器。
[0060] 上述电路理想地适合于以低噪声来放大具有约100μV至约10mV量级的幅值的电压信号。这使得该电路理想地适合于在如位置传感器尤其是角位置传感器的这样的应用或罗盘应用中以低噪声在霍尔板上放大霍尔电压。
[0062] 本发明的这些以及其他方面从下文所描述的实施例中将变得显而易见并且将参考这些实施例来进行阐明。
[0064] 图1示出了本领域中已知的放大器电路。
[0065] 图2示出了根据本发明的电子电路的实施例。在图2中，待放大的电压来自输入引脚或来自焊盘。该电路尤其包括第一斩波器。
[0066] 图3至图7示出了作为本发明的实施例的图2的第一组变体，其例示了待放大的电压信号可来自哪些方式。该附加电路可例如位于与放大器电路所处相同的管芯上，或者可例如位于被包括在单个封装中的第二管芯上。
[0067] 在图3中，待放大的电压信号来自电压源。
[0068] 在图4中，待放大的电压信号由被连接到阻抗(例如电阻)的电流源生成。第一斩波器位于阻抗(如从信号源所见)的下游。
[0069] 在图5(其是图4的变体)中，第一斩波器位于阻抗的上游。
[0070] 在图6中，输入块包含用于将压力或压力差转换成差分电压信号的换能器。换能器由偏置电压偏置，该偏置电压可被认为是(或不是)输入块的一部分。第一斩波器可位于换能器的上游或下游。
[0071] 在图7中，输入块包含用于将磁场转换为电信号的换能器，具体而言是霍尔元件。换能器由偏置电压或偏置电流偏置，该偏置电压或偏置电流可被认为是(或不是)输入块的一部分。第一斩波器可位于换能器的上游或下游。
[0072] 图8(a)和图8(b)示出了可在本发明的实施例中被使用的示例性(理想)采样信号s(t)和示例性斩波信号m(t)。图8(c)示出了待放大的示例性(单端的)电压信号。图8(d)示出了在用图8(b)的斩波信号进行斩波之后的图8(c)的信号。
[0073] 图9被用来解释第一反馈环路在图2的电路中是如何工作的，具体而言，在一个单个采样周期Ts＝1/fs之后，比例反馈信号如何擦除储存在积分电容器上的电荷，以及积分器是如何提供输出信号Vct来作为穿过时间离散但连续幅值的采样Vn-1、Vn等的连续时间连续幅值信号的。
[0074] 图10至图13示出了作为本发明的实施例的图2的第二组变体，其例示了第一反馈路径的不同变体。
[0075] 在图10中，第一反馈信号被提供给位于第一跨导与第二斩波器之间的电流求和节点。
[0076] 在图11中，第一反馈信号被提供给第一跨导的内部节点。
[0077] 在图12中，第一反馈信号被提供给位于第一斩波器与第一跨导之间的电压求和节点。
[0078] 在图13中，第一反馈信号被提供给位于第一斩波器的上游的电压求和节点。
[0079] 在图2至图7以及图10至图13所示的所有实施例中，采样频率fs和斩波频率fc的比率是大于零的整数，例如N＝fs/fc＝1或2或3等。在优选实施例中，比率N＝fs/fc＝1或2。
[0080] 图14是图10的实施例的变体，还包括用于DC偏移补偿的第二反馈环路。采样器和第三斩波器对于第一反馈路径和第二反馈路径是公共的。本实施例中的采样频率fs和斩波频率fc的比率为2。
[0081] 图15示出了图14的实施例的变体，并且具有：前向路径，该前向路径具有以斩波频率fc工作的第一和第二斩波器；第一反馈路径，该第一反馈路径具有以等于整数N乘以斩波频率fc的的第一采样频率fs1(即fs1＝N.fc，其中N是大于0的整数，优选地为1或2)工作的第一采样器以及以斩波频率fc工作的第三斩波器；以及第二反馈路径，该第二反馈路径具有以等于斩波频率fc的两倍的第二采样频率fs2(即fs2＝2.fc)工作的第二采样器以及以斩波频率fc和斩波信号m的任选的合适的延迟工作的第四斩波器。
[0082] 图16示出了图14的电路的(系统级)仿真模型(Simulink模型)。
[0083] 图17示出了由图16的模型所仿真的图14的电路可获得的连续时间连续幅值输出信号的示例。
[0084] 图18示出了在具有和不具有第二反馈环路的情况下，在对数频率标度和对数幅值标度上的图14所示电路(从输入到经采样的输出Vdt)的传递函数的曲线图。
[0085] 图19示出了在线性频率标度(标准化为采样频率)和线性幅值标度上的图18的曲线图，以更好地理解通带中的特性。
[0086] 图20示出了在线性幅值标度和线性频率标度上的图18和图19所示的传递函数的幅值的平方。当经放大的信号在没有ADC前面的中间模拟滤波器的情况下(参见图2没有任选的滤波器的情况)被数字化时，图20允许更好地理解将由放大器电路添加到感兴趣频带的作为混叠噪声的白频带噪声的量。
[0087] 图21示出了可被看作是对图1所示的现有技术电路的修改的本发明的另一个实施例，其附加地在以采样频率fs＝N.fc(N是大于零的整数，优选地为N＝1或2)工作的第一反馈路径中具有采样和保持电路，并且该组件被设定尺寸使得总增益为至少2.0的因子，并且使得在假设零输入信号的单个采样周期Ts＝1/fs之后，积分电容器上的电荷被完全移除。第四和第五斩波器是任选的。
[0088] 图22示出作为本发明的另一实施例的图21的电路的变体，其功能上等效于包括第四和第五斩波器的图21的电路。
[0089] 图23至图25示出了具有用于DC偏移补偿的附加的第二反馈环路的图22的电路的变体。在图23中，第二反馈信号被施加在第一跨导的上游。在图24中，第二反馈信号被施加到第一跨导的内部节点。在图25中，第二反馈信号被施加在第一跨导的下游。
[0090] 图26示出了根据本发明的另一实施例，其包括布置在比例反馈环路中的两个OTA、三个斩波器以及采样和保持块。
[0091] 图27是图26的实施例的变体，还包括第四和第五斩波器。
[0092] 图28示出了与图26和图27类似的电路(取决于任选的第四和第五斩波器的存在)，但是被稍微地重新布置，以允许更容易地解释电路如何工作。
[0093] 图29示出另一现有技术的放大器电路。该特定电路已经至少二十年来从Analog Devices公司已知。
[0094] 图30示出了本领域技术人员如何将斩波器添加到图29的放大器电路以减少闪烁噪声的经典方式。
[0095] 图31示出了在添加斩波器以及采样和保持电路之后，可以将其看作是图29的现有技术电路的修改的本发明的实施例。
[0096] 附图只是示意性的并且是非限制性的。在附图中，一些元件的尺寸可放大并且出于解说性的目的不按比例绘制。权利要求中的任何附图标记不应被解释为限制范围。在不同的附图中，相同的附图标记指相同或相似的元件。
[0097] 解说性实施例的详细描述
[0098] 本发明将针对特定实施例且参考一些附图进行描述，但是本发明不限于此，而是只通过权利要求限定。所描述的附图只是示意性的并且是非限制性的。在附图中，一些元件的尺寸可放大并且出于解说性的目的不按比例绘制。维度和相对维度不一定对应于本发明实践的实际缩减。
[0099] 此外，在说明书中且在权利要求中的术语“第一”、“第二”等等用于在类似的元件之间进行区分，并且不一定用于临时地、空间地、以排序或以任何其他方式描述顺序。应当理解，如此使用的术语在适当的环境下是可互换的，并且本文中所描述的本发明的实施例能够以不同于本文中所描述或所解说的其他顺序操作。
[0100] 此外，在说明书中且在权利要求中的术语“顶部”、“底部”等等用于描述性的目的并且不一定用于描述相对位置。应当理解，如此使用的术语在适当的环境下是可互换的，并且本文中所描述的本发明的实施例能够以不同于本文中所描述或所解说的其他取向操作。
[0101] 应当注意，权利要求中所使用的术语“包括”不应被解释为限于此后列出的手段；它不排除其他元件或步骤。它由此应当被解释为指定存在所声明的特征、整数、如所称谓的步骤或组件，但是不排除存在或添加一个或多个其他特征、整数、步骤或组件、或者它们的组。因此，措词“一种包括装置A和B的设备”的范围不应当被限定于仅由组件A和B构成的设备。这意味着该设备的唯一与本发明有关的组件是A和B。
[0102] 贯穿本说明书对“一个实施例”或“实施例”的引用意味着结合实施例所描述的具体特征、结构、或者特性被包括在本发明的至少一个实施例中。由此，短语“在一个实施例中”或“在实施例中”在贯穿本说明书的各个地方的出现不一定都引用相同的实施例，但是可以如此。此外，在一个或多个实施例中，具体特征、结构、或者特性可以任何合适的方式组合，如根据本公开对本领域普通技术人员将是显而易见的。
[0103] 类似地，应当领会在本发明的示例性实施例的描述中，出于流线型化本公开和辅助对各个发明性方面中的一个或多个发明性方面的理解的目的，本发明的各个特征有时被一起归组在单个实施例、附图、或者其描述中。然而，公开的该方法不应被解释为反映要求保护的本发明需要多于在每一项权利要求中明确叙述的特征的意图。相反，如所附权利要求反映的，发明性方面在于少于单个在前公开的实施例的所有特征。因此，详细描述之后的权利要求由此被明确地结合到该详细描述中，其中每一项权利要求本身代表本发明的单独实施例。
[0104] 此外，尽管此处描述的一些实施例包括其他实施例中所包括的一些特征但没有其他实施例中包括的其他特征，但是不同实施例的特征的组合意图落在本发明的范围内，并且形成如本领域技术人员所理解的不同实施例。例如，在所附的权利要求书中，所要求保护的实施例中的任何实施例均可以任何组合来使用。
[0105] 在本文中所提供的描述中，阐述大量具体细节。然而，应当理解可在没有这些具体细节的情况下实践本发明的实施例。在其他实例中，为了不混淆对本说明书的理解，未详细地示出熟知的电路、结构和技术。
[0106] 定义
[0107] 在本发明中提及“斩波器”，意思是指以下块:该块具有用于接收输入信号X(t)的输入端口和用于接收控制信号m(t)(尤其是具有交替值+1和-1的周期性块波(blockwave))的控制端口，并且被适配成用于提供输出信号Y(t)，该输出信号可被以数学术语表示为乘积：Y(t)＝m(t)X(t)。输出信号具有与输入信号相同的性质，例如两者都是电压，或两者都是电流。输入和/或输出信号可以是差分信号，在这种情况下，实际信号由端口的两个节点处的电压或电流的差定义。输入和/或输出信号可以是单端信号，在这种情况下，实际信号被定义成相对于恒定参考电压(例如地)或参考电流的表示输入端口的一个节点处的电压或电流。在本领域中已知的是，在大多数情况下斩波器可用不多于四个的开关来实现。例如在文献[Enz96]的图15(单端输入、差分输出)和图54(差分输入和输出)中提供了示例。还已知的是，具有相同调制信号m(t)的两个这样的斩波器的串联连接提供等于被施加到第一斩波器的原始信号的信号。还已知的是，经斩波的信号的频谱对应于输入信号的频谱与具有减小的幅值并位于1×fc、3×fc、5×fc等(fc是斩波频率)的一系列δ函数(delta function)的卷积。感兴趣的读者可参考例如在背景技术部分中提到的文献[Enz96]的图9。
[0108] 在本发明中，提及“零阶保持”电路(缩写为ZOH)，意思是说具有在预定义的时间间隔T内等于1.0并且在其他地方等于0的不带幅值量化(除了根据物理量(诸如举例而言，整数数量的光子或电子)的幅值量化)的脉冲响应函数f(t)的电路。通常，采样和保持电路或零阶保持电路以频率fs被周期性地采样，在这种情况下，预定义的时间间隔T可以等于采样周期Ts＝1/fs，但这不是绝对必要的，并且T也可被选择为采样周期Ts的另一部分，优选地为采样周期的至少50％，例如采样周期的50％或75％。这意味着模数转换器(ADC)，甚至10位ADC或12位ADC或16位ADC不符合如本文所定义的“零阶保持电路”。
[0109] 在本文中，术语“零阶保持电路”以及“采样和保持电路”被用作同义词。
[0110] 在本发明中，在说明块B(或组件B)被布置在块A(或组件A)的“下游”时，意思是指块A的(或一个)输出直接地(即，没有任何中间块或组件)，或者间接地(即仅通过几个，例如其间的仅一个或仅两个组件或块(比如一个求和元件，或被串联连接的两个求和元件，或电阻分压器等))被连接到块B的(或一个)输出。换句话说，这因此意味着块A和块B被串联连接，任选地在其间具有少量(例如，仅一个或仅两个)其他块或组件。作为示例，图2的第一跨导G1位于第一斩波器CH1的“下游”，使得第一斩波器CH1的输出被“直接连接”到第一跨导G1的输入。作为另一个示例，图2的电流积分器CI1位于第二斩波器CH2的“下游”，但是在它们之间存在求和元件S1，因此电流积分器CI1的输入尽管被间接地连接到第二斩波器CH2的输出，但是其间仅有一个组件S1。
[0111] 在本发明中，在说明块A被布置在块B的“上游”时，意思是说块B被布置在块A的“下游”。
[0112] 除非另有明确提及，否则术语“反馈信号”(无前缀第一或第二)指的是“第一反馈信号”，术语“反馈路径”(无前缀第一或第二)指的是“第一反馈路径”。
[0113] 除非另有明确提及，否则术语“采样频率”(无前缀第一或第二)指的是被施加到第一反馈路径的采样和保持块的采样频率fs。事实上，所示的其中两个不同采样频率被使用的唯一实施例是其中被明确提及的图15的实施例。
[0114] 术语“反馈路径”和“反馈环路”被用作同义词。
[0115] 在本文档中，表述“第二反馈环路”和“偏移反馈环路”被用作同义词。
[0116] 在本发明中，提及“电流源”，意思是说能够向节点提供基本上与该节点的电压无关的电流的组件。通常，电流源具有非常大的输出阻抗，例如至少1K欧姆，或至少10K欧姆。(因此，电源电压节点VDD或接地节点GND不符合作为“电流源”，因为这些节点通常具有非常小的输出阻抗)。
[0117] 术语“低噪声”以其在放大器电路的领域中，更具体而言在以半导体设备实现的放大器电路的领域(比如包括传感器元件和放大器电路的传感器产品)中的公知含义被使用。
[0118] 许多不同类型的放大器电路在本领域中是已知的，并且它们被用于放大各种信号的各种不同应用，并且对于每个应用，放大器电路的要求(例如在带宽、增益、噪声、输入电平/功率、输出电平/功率、功率效率、群延迟等方面)可较大程度地改变。例如，对于高质量音频信号，信号的有用带宽通常为20Hz至20kHz，但是输入和输出电平(或功率)在助听器中的放大器、用于家庭影院系统的放大器和用于摇滚音乐会的扬声器的放大器之间显著地变化。无线通信系统(例如无线电、卫星)通常必须在相对高的带宽处放大非常小的信号，但是应当清楚的是，对于深空通信的要求将更加严格。
[0119] 本发明涉及诸如能够例如从传感器获得的低电平信号(诸如举例而言由热电偶或热电堆提供的(指示待测量的温度，其可进而指示接收到的IR辐射量的)单端或差分电压信号，或从霍尔传感器获得的(例如指示待测量的磁场的)差分电压，或由惠斯通电桥提供的(例如指示绝对压力或待测量的压力差的)差分电压等)的放大的领域。
[0120] 在许多现有技术的应用中，对放大器输出信号进行附加的后处理。这可包括滤波(例如，用于抑制上变频偏移和闪烁噪声)、附加的放大、模数转换等。模拟后处理块可工作在连续时间或离散时间。然而，工作在离散时间的电路是基于采样的，并因此可能发生噪声折叠。采样还发生在任何类型的模数转换中。通常，现代电子系统倾向于尽可能快地数字化信息，从而将尽可能多的附加功能和信号处理任务迁移到数字域。
[0121] 本发明主要针对“低噪声”放大。在本领域中已知的是，放大器的噪声性能取决于放大器所允许消耗的电流。低噪声放大器被专门设计，使得对于给定的最大电源电流，(以输入作参考的)放大器噪声被减小，例如被最小化。当放大器噪声的量是固定的时，例如当该噪声电平由应用(例如，取决于诸如温度的环境条件)来施加时，低噪声放大器拓扑减少，例如最小化所需的电源电流。
[0122] 发明人的任务是找到以下电路拓扑:其可在很大程度上优选地完全被集成在半导体设备中，并且尤其是在放大器的输出与放大器电路之后的ADC的输入之间不使用模拟滤波器的情况下提供改进的噪声性能。
[0123] 作为特定的要求集合，本发明的放大器电路拓扑应该允许电路被完全集成，允许读出具有1000的增益因子的传感器元件，具有至少430kHz的带宽(3dB带宽)，而仅增加约4nV/√Hz的(以输入作参考的)噪声，并且具有可被直接数字化(不需要附加的模拟低通滤波器)的输出，然而本发明当然不限于满足该特定要求集合的电路。
[0124] 第一实施例
[0125] 图2示出了本发明的第一实施例的高级框图。图2示出了包括放大器电路的半导体电路。该电路包括以下块：
[0126] －输入块，其包括第一斩波器CH1，以用于提供表示待放大的电压信号的经斩波的输入电压信号Vin_ch；
[0127] －第一跨导G1，其被布置在第一斩波器CH1的下游并且被适配成用于接收经斩波的电压信号Vin_ch并且被适配成用于将所述经斩波的电压信号转换为经斩波的电流信号I_ch；
[0128] －第二斩波器CH2，其被布置在第一跨导G1的下游，被适配成用于提供经解调电流信号I_demod；
[0129] －电流积分器CI1，其被布置在第二斩波器CH2下游，该电流积分器CI1包括用于储存经积分的信号Vint的积分电容器Cint并且被适配成用于提供连续时间信号Vct；
[0130] －第一反馈路径，包括：
[0131] *采样和保持块S&H，其被布置在电流积分器CI1的下游并且被适配成用于接收连续时间信号Vct并用于使用具有采样频率fs的采样信号对所述信号进行采样，从而提供经采样的信号Vdt，并用于提供与所述经采样的信号Vdt成比例的零阶保持电压信号Vzoh；
[0132] *第一反馈块G2，其被布置在采样和保持块S&H的下游，第一反馈路径被适配成用于根据预定义的比例因子来提供与零阶保持信号Vzoh成比例的第一反馈信号Ifb，该第一反馈信号Ifb被提供给电流积分器CI1或电流积分器CI1的上游的组件或节点。
[0133] 该电路被设定尺寸，即组件的值被选择使得块H1的连续时间信号Vct输出和待放大的电压信号Vin的幅值比Vct/Vin至少为2.0。
[0134] 第一反馈块G2被适配成用于提供反馈信号Ifb，使得对于等于零的输入信号Vin以及进而等于零的经斩波的输入信号Vin_ch，在采样周期开始时被储存在积分电容器Cint上的电荷在采样信号的一个单个采样周期Ts期间被线性移除，这样该电荷在单个采样周期Ts结束时被完全移除。
[0135] 每个斩波器被适配成工作在斩波频率fc。尽管附图中未明确示出，但是信号m(t)代表“调制信号”，并且其具有被称为“斩波频率fc”的频率fc。
[0136] 采样和保持块S&H被适配成工作在“采样频率fs”。采样频率fs等于斩波频率fc，或者是其整数倍，该整数大于零。这可用数学术语表示为：fs＝N.fc，其中N可被选择为1、2、3等。在附图中，采样信号有时由“tn＝n.T”(例如参见图2至图7和图10至图13)表示，其中T是采样周期T＝1/fs，或者有时由“fs”(例如参见图14至图28和图31)表示，但是含义是相同的。
[0137] 信号Vct、Vdt和Vzoh中的一个或多个可被提供作为输出信号，但这不是绝对必要的。信号Vct是连续时间信号，因此可以在放大器需要接合到连续时间后处理时被使用。信号Vdt和Vzoh是时间离散信号，因此可以在放大器需要接合到基于采样的后处理时被使用。由于本发明相对于现有技术的重要优点涉及在对放大器输出进行采样时的较低级别的噪声折叠，所以时间离散信号的噪声特性将作进一步描述。
[0138] 放大器电路的强制组件(即第一斩波器CH1、第一跨导G1、第二斩波器CH2、积分器CI1、采样保持块S&H以及第二反馈块G2)可被完全集成在半导体设备中。优选地，这些组件位于单个管芯上。
[0139] 要指出的是，该高级框图可被实现以用于放大单端信号，或者可被实现以用于放大差分信号。将高级原理图转换为实际芯片实现(在组件或寄存器级)的步骤不在本文档的范围之内。
[0140] 电路的所有斩波器CH1、CH2被适配成用具有斩波频率“fc”的斩波信号m(t)进行操作，并且采样和保持块S&H被适配成用具有采样频率fs的采样信号s(t)进行操作。图8中示出了采样信号s(t)和斩波信号m(t)的示例，但是其他波形也可被使用。采样信号和斩波信号可从集成电路外部被施加，或者优选地它们至少部分地在同一集成电路中被生成。例如，集成电路可包括可能可连接到外部晶振或外部定时信号的时钟电路，并且可包含时钟分频器电路。这样的电路在本领域中是已知的，因此在这里不需要作进一步描述。
[0141] 虚线部分(尤其是滤波器H1、滤波器F2、ADC、CPU、MEM)是任选的。
[0142] 块H1是任选的。如果存在，则块H1可包括附加的滤波，例如一阶无源滤波器。但是该块还可包括积分器或甚至放大器。
[0143] 为了不模糊本描述，除非另有明确提及，否则本发明将被描述为不存在块H1，在这种情况下，假定积分器CI1的输出被连接到采样和保持块的输入。
[0144] 图2的实施例可任选地进一步包括模数转换器ADC。要指出的是，ADC(如果存在的话)被布置在反馈环路的外部。这提供的优点在于，反馈环路不会由于幅值量化而遭受增加的噪声，并且放大器电路的速度不受限于ADC的速度，并且ADC可以以任何已知的方式来实现，例如，以流水线方式。ADC(如果存在的话)可被连接在积分器CI1的下游，而没有中间模拟滤波器。替代地，RC滤波器(例如一阶RC滤波器)可在积分器CI1和ADC之间的块H1中被提供。经数字化的输出Vq取决于应用可在内部(例如通过微处理器CPU)被使用和/或可被提供为数字输出信号。
[0145] 集成电路还可包括以本领域已知的方式被连接到一个或多个存储器(例如RAM、ROM、FLASH、NVRAM等)的数字控制器或数字处理器，例如可编程微控制器或硬编码状态机。数字处理器可被适配成用于接收由上述ADC数字化的值Vq，并且用于在数字域中执行计算，诸如举例而言用于基于从多个霍尔传感器获得的值(其可借助上述(参见图7)的一个或多个放大器电路被读出)来计算角位置，但是本发明不限于角位置传感器。
[0146] 如上文已经讨论的，图2的电路可进一步包括开关电容电路，例如开关电容滤波器F2。与通常遭受实质的工艺变化和随温度的漂移的开关电容电路的连续时间对应电路相比，开关电容电路通常具有更强健的特性。开关电容滤波器的设计是一个非常成熟的领域。
[0147] 图2的电路工作原理：
[0148] 尽管图2的电路的每个单独组件的特性是已知的，但是作为整体的图2的电路的性能(尤其是在其噪声特性方面)不能被轻易地构想，部分是因为该电路具有反馈环路，但尤其是因为该电路部分地在连续时间并且部分地在离散时间中工作，此外该电路基于可以相同(例如fs＝fc)或者可以不同(例如fs＝2.fc)的两个频率fs、fc。
[0149] 实际上，前向路径(从电压输入节点到电流积分器CI1并且包括电流积分器CI1)在连续时间中工作，而反馈路径(包括第二跨导G2)的特性基于在离散时间被采样的值Vdt。尽管具有连续时间反馈环路的连续时间系统的性能(稳定性、放大等)在现有技术中是公知的，但是混合时间电路的性能未被很好地理解。
[0150] 注意到，采样和保持块被认为是“反馈路径”的一部分，而不是“前向路径”的一部分，但是包含反馈环路的电路的“前向路径”与“反馈路径”之间的确切边界在某种程度上是任意的，并且与本发明不相关。为了避免混淆，术语“下游”和“上游”被用来描述电路中组件的相对位置。
[0151] 为了获得对时域中发生了什么的更好理解，将首先分开描述电路的不同部分。作为整体的电路的性能将在稍后(结合图14至图20)进行描述。
[0152] 包含CH1+G1+CH2的子电路的性能：
[0153] 来自第一斩波器CH1、第一跨导G1和第二斩波器CH2的部分电路的性能被假定为是很好理解的。简而言之，第一斩波器CH1调制输入电压信号Vin以将基带信号(即，DC和低频)移动到其中没有显著的闪烁噪声的(斩波频率fc和fc的奇数倍附近的)较高频率。跨导G1将电压信号转换为电流信号，并且不可避免地添加了一定量的噪声。第二斩波器CH2将由第一跨导G1添加的噪声调制到(fc附近的)较高频率，同时将(fc附近的)电流信号解调回基带。结果，由跨导G1引入的噪声被上变频到远离基带的较高频带。该特性在本领域中是已知的。
[0154] CI1的特性：
[0155] 假设第一反馈信号Ifb为零，并且积分电容器(电流积分器CI1的一部分，但未明确示出)的初始状态为零，则如顾名思义的，电流积分器CI1的特性是对解调电流I_demod进行积分，从而将电流I_demod转换为电压Vint。例如，如图9中的曲线93和94所例示，恒定电流I_demod将导致储存在积分电容器上的电荷随时间的线性增加，并因此导致电流积分器CI1的输出电压随时间的线性增加。同时，这种集成具有固有的滤波特性，因为积分平均化了高频信号。这种固有的滤波特性抑制了高频噪声分量，从而提供对放大器的低噪声特性的第一个贡献。在实践中，输入信号Vin可以不是恒定的，而是可在时间间隔Ts期间变化，在这种情况下，信号93、94将偏离线性曲线。
[0156] 采样和保持块的特性：
[0157] 采样和保持块的行为在本领域中是公知的，并且可例如通过(工作在采样频率的)开关和用于储存电荷的电容器(其后可能跟随着用于允许读出电容器电压而不从电容器移除电荷的缓冲器)来实现。要指出的是，在本发明的实施例中，采样和保持电路储存连续幅值信号(也称为“模拟信号”)，而不是离散幅值信号(也称为“量化信号”)。因此，被串联连接的ADC和DAC不符合作为本发明的S&H块。采样和保持块的输出信号在本文被称为“零阶保持电压”Vzoh。采样和保持块的输入电压可以是积分器电压Vint、通过任选滤波器块H1与Vint相关的信号Vct，或者任何这些(例如借助分压器)按比例缩小的信号。实际上，如果电路的增益为例如1000，则经积分的信号需要在反馈路径中被衰减1000倍。该衰减可完全在采样和保持块的下游的第二跨导G2中被实现，或者可在采样和保持块的上游被部分地衰减。
[0158] 第一反馈路径的特性：
[0159] 发明人想到(直接或间接地)在电流积分器CI1的上游提供第一反馈信号，并且以这样的方式设定反馈路径的尺寸，使得在时间t1＝n.Ts时存在于积分电容器Cint上的电荷将在时间t2＝(n+1).Ts(即恰好一个周期Ts＝1/fs(假设输入信号Vin为零)之后)被完全移除。根据本发明的实施例，该功能可通过提供与零阶保持信号Vzoh成比例的(第一)反馈信号Ifb来实现。虽然比例反馈路径可在不同位置处具有一个或多个符号反转，但净效应是提供负反馈(由图2中的求和元件S1的负号示意性地指示)。如图9中由直线91和直线92所例示，如果输入信号Vin(或Vin_ch)为零，则比例反馈信号将线性移除积分电容器CI1上的电荷。
[0160] 在电路的正常工作期间，当输入信号Vin以及因此还有I_demod不为零时，在求和元件S1中从解调信号I_demod中减去反馈信号Ifb，并且经组合的电流I_delta将被施加到电流积分器CI1的输入。结果是积分电容器上的电压作为信号91与信号93之和从时间t＝(n-1).Ts变化到t＝n.Ts，并因此从值Vn-1逐渐变化到Vn。然后，Vzoh的新样本被获取，并且根据信号92，积分电容器被放电(举例而言，如果H1不存在则被线性地放电)，同时根据信号94(不一定线性地)被充电，一同将与电容器上的电荷相对应的电压从Vn移动到Vn+1，等等。
注意到，由于施加了特定的离散反馈，积分器在时间n.Ts的任意状态在一个周期Ts之后被完全擦除，并且积分器在时间(n+1).Ts的新状态仅由输入信号在采样周期Ts上的积分来确定。还注意到，输入的突然变化导致电流I_demod的立即变化，其直接改变积分输出信号Vint演变的方向。因此，积分器输出具有基本上小于积分间隔Ts的低等待时间(延迟)。对于一些应用，这样的低等待时间响应是有利的。
注意到，由于施加了特定的离散反馈，积分器在时间n.Ts的任意状态在一个周期Ts之后被完全擦除，并且积分器在时间(n+1).Ts的新状态仅由输入信号在采样周期Ts上的积分来确定。还注意到，输入的突然变化导致电流I_demod的立即变化，其直接改变积分输出信号Vint演变的方向。因此，积分器输出具有基本上小于积分间隔Ts的低等待时间(延迟)。对于一些应用，这样的低等待时间响应是有利的。
[0161] 整个电路的性能：
[0162] 细心的读者可能已经认识到信号Vn-1、Vn、Vn+1在每个周期不改变符号，因为第一斩波器CH1在调制时第二斩波器CH2正用相同的斩波器信号m(t)进行解调并因而彼此抵消。因此，从放大器输入电压Vin到积分器输出电压Vint不存在频率上的净平移。相比而言，第一跨导G1的偏移和闪烁噪声已被上变频到斩波频率fc，并且在某种程度上通过CI1的积分被滤除。需要额外的努力来识别出积分器输出Vint是输入信号Vin的经放大的版本，尤其是因为从输入到输出的传递不是时不变的(即，输入信号Vin的时间上的任意移动可导致不同于被移动相同时间的同一输出信号的输出信号)。尽管如此，系统表现为具有低频增益A0的放大器，其可由以下数学公式表达：
[0163] A0＝(Ts.G1)/Cint [1]
[0164] 其中Ts＝1/fs是采样和保持块工作的采样周期，G1是第一跨导的跨导，并且Cint是积分电容器的电容。
[0165] 最令人惊奇的效果来自于对电路在噪声方面的性能的分析。通常，时域中的采样导致由于超过奈奎斯特频率的噪声分量折叠到基带中而造成的增加的噪声。然而，如将借助于仿真和计算被进一步展示的，与所期望的相反，基于采样的反馈路径与具有连续时间比例反馈的放大器相比导致具有较少噪声折叠的放大器。因此，该电路(如果被适当地设定尺寸)可在噪声减小方面提供显著的改进，就本发明人所知，其在现有技术中是前所未有的(假设相同的电流消耗)。
[0166] 设定组件尺寸的可能方法：
[0167] 虽然图2的电路的一些块(例如，斩波器CH1、CH2、采样和保持块S&H、求和器S1)的特性是固定的，但是在特定技术中的这些块的实现中，在一些块(比如跨导G1、电流积分器CI1(尤其是其积分电容器Cint)、跨导G2)的实现和尺寸设定中，以及在采样频率fs和斩波频率fc方面仍然存在设计自由度。
[0168] 决定斩波频率的考虑与对于现有技术电路的情况非常类似。对于给定的输入信号，斩波频率fc需要至少大于输入信号的带宽fBW，即比率fc/fBW需要大于1。在现有技术中，当技术上可能时，通常优选较大的fc/fBW比率(例如因子10或更大)，因为这有助于对于经上变频的偏移和闪烁噪声的抑制。然而，对于斩波频率通常存在实际的上限，例如：以保持由于斩波器开关的电荷注入而造成的残余偏移足够低(随斩波器频率fc增加)，或者鉴于寄生RC效应而(举例而言，当切断传感器时)具有足够的稳定。为了明确剩余的尺寸设定，斩波频率可被认为是给定的。
[0169] 在本发明的优选实施例中，采样频率fs被选择为等于N.fc，其中N是大于零的整数值，例如N＝1或N＝2。然后，块(G1、CI1、G2)的组件可被设计成，例如以便获得大于2.0(例如1000)的预定义的增益因子A0，并且使得电容器上的电荷在一个采样周期Ts＝1/fs(假设输入信号为零)之后被移除。后者的“状态擦除”条件可用数学形式表达为：
[0170] Ts.G2/Cint＝1 [2]
[0171] 其中Ts＝1/fs是采样周期，G2是反馈块的跨导，并且Cint是积分电容器的电容。该条件可被用来推导出积分电容器的尺寸为：。
[0172] Cint＝Ts.G2 [3]
[0173] 将公式[1]和[2]进行组合，允许将增益被写为第一和第二跨导的比率，即：
[0174] A0＝G1/G2 [4]
[0175] 其中G1是第一跨导，并且G2是第二跨导。
[0176] 细心的读者将会意识到存在三个变量：G1、G2和Cint，但此时仅有两个要求，如公式[3]和公式[4]所示。剩余的要求来自放大器的被定为目标的噪声性能，其受输入跨导G1支配。本领域技术人员可根据预想的噪声特性来选择适当的G1。当G1被选择得太小时，放大器电路的(以输入作参考的)白噪声可能不够低。当G1被选择得太大时，电路消耗比所需要的电流更多的电流。
[0177] 图2的电路的变体：
[0178] 在描述电路的噪声特性之前，将描述图2中所示电路的多个变体。具体而言：
[0179] －如将在图3至图7中所例示的，可使用提供经斩波的电压信号的不同输入块，以及
[0180] －如图10至图13所例示的，可使用不同的第一反馈路径，以及
[0181] －如图14和图15所例示，可任选地添加第二反馈路径。
[0182] 不同的输入块：
[0183] 在图2的实施例中，待放大的电压信号来自节点，举例而言来自相同管芯上的节点，或来自半导体衬底的焊盘，或来自经封装的半导体设备的引脚。
[0184] 在图3中，待放大的电压Vin来自内部电压源，例如来自嵌入式传感器(诸如举例而言，热电偶或热电堆)。该电压可以是单端电压或差分电压信号。
[0185] 在图4中，待放大的电压由被连接到内部阻抗(例如电阻)或互阻抗Z(例如惠斯通电桥)的内部电流源(该电流源举例而言与内部阻抗或互阻抗Z串联联结)生成。图4中所示的所有组件可位于单个管芯上。
[0186] 在图4的电路的变体(未示出)中，待放大的电压由被连接到内部阻抗或互阻抗Z的内部电压源生成。
[0187] 在图4的电路的变体(未示出)中，被用于阻抗或互阻抗Z的激励的电流或电压来自节点(举例而言来自焊盘或引脚)，而阻抗或互阻抗Z是集成电路的一部分。例如，激励源可位于集成电路的外部，在(例如经由接合线或以任何其他方式)被连接到第一管芯但被封装在同一芯片封装中的第二管芯上。
[0188] 在图4的另一变体(未示出)中，电流源和阻抗或互阻抗Z或者一般而言激励源和阻抗或互阻抗可位于被连接到第一管芯的第二管芯上，该第一管芯包括至少第一跨导G1、第二斩波器CH2、电流积分器CI1、采样和保持块C&H以及第二跨导G2。
[0189] 在图4的另一变体(未示出)中，偏置源或激励源(例如电流源或电压源)是第一管芯的一部分，并且阻抗或互阻抗是第二管芯的一部分。
[0190] 图5示出了图4的变体，其中第一斩波器CH1位于阻抗或互阻抗Z的下游。“待放大的电压信号”是在第一斩波器CH1接收到非交变信号m(t)＝+1的情况下将被生成的电压。图5中所示的所有组件可位于单个管芯上。
[0191] 在图5的电路的变体(未示出)中，内部电压源代替图5中所示的内部电流源被用于激励。
[0192] 在图5的电路的变体(未示出)中，偏置或激励电流或电压来自节点(例如来自焊盘或来自引脚)，而阻抗或互阻抗Z是第一管芯的一部分，其中G1、CH2、CI1、S&H和G2也位于该第一管芯中。在又一变体中，激励电流源和阻抗或跨阻抗Z都位于不同于第一管芯的第二管芯上。
[0193] 在图6中，输入块包含偏置源(这里：偏置电压Vbias)和换能器TR(这里：具有被布置在膜上的四个压阻元件的惠斯通电桥，该膜根据待测量的压力可变形)。类似于图5，第一斩波器CH1位于换能器TR的上游，使得偏置源Vbias被斩波。“待放大的电压信号”可被视为在第一斩波器CH1将接收非交变信号m(t)＝+1的情况下将被生成的电压信号。
[0194] 在图7中，输入块包含偏置源(这里：偏置电压或偏置电流)和换能器TR(这里：霍尔元件)。这样的换能器在本领域中是公知的(例如，作为水平霍尔板或者作为垂直霍尔板)，并且能够将磁场分量(例如，垂直于霍尔元件的平面的分量)转换为电信号。类似于图6的实施例，第一斩波器CH1位于换能器TR的上游，使得偏置源被斩波。“待放大的电压信号”可被视为在第一斩波器CH1将接收非交变信号m(t)＝+1的情况下将被生成的电压信号。借助CH1对输入信号进行斩波的动作可伴随被用于激励的换能器节点和被用于感测的换能器节点的改变，这是例如当应用一个或多个霍尔元件的所谓的“自旋电流读出”技术时的情况。偏置源和第一斩波器CH1以及换能器TR可位于与组件G1、CH2、CI1、S&H和G2所处相同的管芯上，或者偏置源和第一斩波器CH1以及换能器可位于不同于第一管芯的第二管芯上。
[0195] 在另一个实施例(未示出)中，输入块还包括将物理(例如，非电)信号或激励转换为电压信号的这种类型的换能器TR，该换能器被布置在第一斩波器CH1的上游，以用于响应于物理(例如，非电)信号或激励来提供待放大的电压信号Vin。
[0196] 换能器可例如包括被适配成用于响应于施加在换能器上的压力而生成电压的压电材料，或者换能器可例如包括被适配成用于响应于入射到光伏元件的光而生成电压信号的光伏元件，或被适配成用于将电磁能转换成电压信号的天线，或者一般而言，被适配成用于将能量信号转换为电压信号的任何种类的换能器。类似于上面所提及的，换能器可在与放大器电路所处相同的管芯上被实现，或者可在单独的管芯上被实现。图6和图7的实施例的变体(未示出)可具有被连接到换能器的另一偏置源(例如电流偏置)或激励源(例如用于施加具有预定义频率的正弦信号)。偏置源和第一斩波器CH1以及换能器TR可位于与组件G1、CH2、CI1、S&H和G2所处相同的管芯上，或者偏置源和第一斩波器CH1以及换能器可位于不同于第一管芯的第二管芯上。
[0197] 不同的第一反馈路径：
[0198] 在图2中，第一反馈信号被反馈到位于第二斩波器CH2与电流积分器CI1之间的求和元件S1。然而，本发明不限于此，并且反馈信号还可被反馈到电流积分器CI1的上游的其他位置，例如如图10至图13所例示。然而，取决于反馈信号被施加在何处，反馈路径可包含或不包括第三斩波器CH3，并且可包含缩放器或衰减器(电压输入，电压输出)或跨导G2(电压输入，电流输出)，更具体地：
[0199] 如果反馈信号作为电压信号Vfb被施加，则反馈路径包含比例缩放器。如果反馈信号作为电流信号Ifb被施加，则反馈路径包含跨导G2。如果反馈信号被施加在第二斩波器CH2的下游或第一斩波器CH1的上游，则非经斩波的反馈信号将被提供。如果反馈信号被施加在第一斩波器CH1与第二斩波器CH2之间，则经斩波的反馈信号将被提供，在这种情况下，反馈路径附加地包括以与第一和第二斩波器CH1、CH2相同的频率fc斩波的第三斩波器CH3。因此，可以理解为什么：
[0200] *在图10的实施例中，第一反馈信号Ifb_ch作为经斩波的反馈电流被提供给位于第一跨导G1与第二斩波器CH2之间的电流求和节点或电流求和元件S1。第一反馈路径包含第三斩波器CH3和跨导G2；
[0201] *在图11的实施例中，第一反馈信号Ifb_ch作为经斩波的反馈电流被提供给第一跨导G1(例如，给其内部节点)。第一反馈路径包含第三斩波器CH3和跨导G2；
[0202] *在图12的实施例中，第一反馈信号Vfb作为经斩波的电压信号被提供给位于第一斩波器CH1与第一跨导G1之间的电压求和元件S1。第一反馈路径包含第三斩波器CH3和实现恒定缩放因子1/A的缩放器G2；
[0203] *在图13中，第一反馈信号作为非经斩波的电压信号被提供给位于第一斩波器CH1的上游的电压求和元件S1。第一反馈路径包含实现恒定缩放因子1/A的缩放器，但不包含第三斩波器CH3。
[0204] 任选的第二反馈路径：
[0205] 图14示出了图10的实施例的变体，还包括用于减小放大器的偏移和闪烁噪声的影响的第二反馈路径。第二反馈路径包括用于对放大器的输出信号Vct或Vdt或Vzoh进行斩波的第三斩波器CH3以及第三斩波器的下游的滤波器H3。在图10中，第一反馈路径已包含了第三斩波器，并且相同的斩波器CH3还被用在第二反馈路径，但是这不是绝对必要的，并且单独的斩波器也可被使用。电路的所有斩波器以斩波频率fc斩波。滤波器H3具有包括至少一个积分的传递函数，并且优选地在斩波频率fc处具有零点，该零点优选地源自低通有限脉冲响应(FIR)因子(诸如当fs＝2fc时为(1+Z-1)，就像图14的优选实施例的情况一样)，但是本发明不限于此。
[0206] 第二反馈路径的优点在于，其可进一步减少经上变频的偏移和闪烁噪声的量。第三斩波器CH3将经上变频的噪声解调到低频，由滤波器H3对其进行积分，并作为偏移补偿信号Vfb2反馈。附加地，放大器输出信号通过CH3被上变频到fc，其很大程度上被积分和H3的任选零点阻塞。
[0207] 在图14所示的具体实施例中，第二反馈路径将第二反馈信号作为压信号Vfb2提供给被布置在第一斩波器CH1与第一跨导G1之间的求和元件S2，但是本发明不限于此，并且提供第二反馈信号的其他方式是可能的。第二反馈信号可作为电压或作为电流被提供。在后一种情况下，可能存在附加的跨导。第二反馈信号可被提供给第二斩波器CH2的上游的另一组件或节点，具体而言是在提供经斩波的输入信号Vin_ch的节点与第二斩波器CH2之间。第二反馈信号还可作为经斩波的电流被提供给电流积分器CI1。
[0208] 构想关于第二反馈路径的以下选项：
[0209] a)不提供第二反馈路径(例如在图2至图10中所示)；
[0210] b)第二反馈信号作为电压信号Vfb2被提供给位于第一斩波器CH1与第一跨导G1之间的电压求和元件(例如在图14和图15中所示)；
[0211] c)第二反馈信号作为(电压或电流)反馈信号被提供给第一跨导G1的内部节点(未示出)；
[0212] d)第二反馈信号作为电流信号被提供给位于第一跨导G1与第二斩波器CH2之间的电流求和节点或电流求和元件(未示出)。
[0213] e)第二反馈信号作为经斩波的电流被提供给电流积分器CI1，在这种情况下，在H3的输出与电流积分器CI1之间存在附加的斩波器，该附加的斩波器以与CH2相同的斩波频率fc工作(未示出)。
[0214] 要指出的是，上面(关于图2到图7)描述的输入块的所有组合，以及上面(关于图10至图13)描述的第一反馈路径的所有组合，以及上面(关于图14和图15)描述的第二反馈路径的所有组合(如果被相应地设定尺寸的话)是本发明的可能实施例。非穷举表(表1)列出了作为根据本发明的电路的实施例的特征的具体组合。
[0215]
[0216]
[0217] 表1：作为本发明的实施例的特征的组合
[0218] 未明确示出但类似于表1的另一个表2(并且N是大于零的整数，优选地N＝1或N＝2)可被形成，其针对第一反馈路径包含“图11”而不是“图10”，从而列出了根据本发明的另一组实施例。
[0219] 未明确示出但类似于表1的另一个表3(并且N是大于零的整数，优选地N＝1或N＝2)可被形成，其针对第一反馈路径包含“图12”而不是“图10”，从而列出了根据本发明的另一组实施例。
[0220] 未明确示出但类似于表1的另一个表4(并且N是大于零的整数，优选地N＝1或N＝2)可被形成，其针对第一反馈路径包含“图13”而不是“图10”，从而列出了根据本发明的另一组实施例。
[0221] 细心的读者将认识到图14的电路中的第三斩波器CH3是第一反馈路径和第二反馈路径的公共组件，但是对于本领域技术人员来说显而易见的是，还有可能提供在第一反馈路径中具有斩波器并且在第二反馈路径中具有另一个单独的斩波器(即，作为两个不同的物理组件)的电路。
[0222] 本领域的技术人员还清楚，在包括ZOH之后是第三斩波器CH3的的任何前述实施例中，当采样频率fs＝N.fc(其中N是等于或大于2的整数值)时，这两个组件的顺序可互换。在这种情况下，ZOH块提供经斩波的输出信号而不是未经斩波的信号。
[0223] 图15示出了图14的变体，其中第一反馈路径包含以等于大于零的整数N(例如N＝1或N＝2)乘以斩波频率fc的第一采样频率fs1工作的采样和保持块以及第三斩波器CH3，而第二反馈路径包含以等于斩波频率fc的两倍(即fs2＝2.fc)的第二频率fs2工作的采样器和以斩波频率fc工作的第四斩波器CH4以及具有如上所述的传递函数H3的偏移反馈块。取决于确切的实现，第二反馈路径可任选地进一步包括用于延迟(例如用于CH2的)斩波器调制信号m的装置，经延迟的调制信号被施加到CH4。
[0224] 第二反馈路径的尺寸设定
[0225] 第二反馈路径的目的是减少与(多个)输出信号中的经上变频的偏移和闪烁噪声相对应的频谱分量。由于经上变频的偏移和闪烁噪声可参考输入(Vin)，所以第二反馈环路对从输入Vin到放大器输出的总传递的作用是衰减斩波频率fc及其奇数倍周围的频率。特定滤波器H3的选择以及其参数的大小设定影响陷波的深度和宽度。合适的滤波器H3的示例具有以下形式：H3(z)＝α(1+1/z)/(z-1)，其中α是待设定大小的比例因子，并且其中分母表示积分，并且分子是FIR因子(1+1/z)。
[0226] 由于无处不在的计算能力，设定该滤波器尺寸的任务可借助对各种参数值的仿真来被数值地找到。但是，分析技术也是可行的。包括CH3、滤波器H3(z)和CH2的反馈路径的经组合的动作可被建模为传递H3(-z)＝α(1-1/z)/(z+1)，即在滤波器H3之前和之后的斩波的动作可被理解成实现H3滤波器的频率变换(z→-z)。这允许导出图14中的系统的等效系统级模型，其不再包含斩波器(但是在环路内部仍然包含采样)。剩下的是经采样数据反馈系统，其可根据本领域已知的方法(例如根据《数字和经采样数据控制系统》("Digital and Sampled-Data Control Systems",J.T.Tou,McGraw-Hill Book Company,Inc.,1959.))来进行分析和设定尺寸。
[0227] 根据图14和图15的讨论，将清楚的是，所讨论的表1、表2、表3和表4中列出的每个实施例可用以下来实现：
[0228] i)(如图14中的)第一反馈路径的工作在fs1＝2.fc下的采样器和第二反馈路径的同样工作在fs2＝2.fc下的相同或物理上不同的采样器，或者
[0229] ii)(如图15中的)第一反馈路径的工作在fs1＝N.fc下的第一采样器和第二反馈路径的工作在fs2＝2.fc下的第二采样器，N是大于零的整数(例如N等于1)，从而使可能的变体的数量至少增加一倍。
[0230] 仿真结果：
[0231] 图14中所示出的电路的性能针对fs＝2.fc进行仿真，但是如以上所指示的，本发明不限于此，并且fs/fc也可以是大于零的另一整数，例如在1至10的范围内的任何整数。在图2至图14中所示的电路的优选实施例中，比率fs/fc是1或2。
[0232] 时域中的特性：
[0233] 图16示出了针对各组件的示例性值的作为系统级仿真模型的图14的电路的Simulink模型。
[0234] 图17示出了由图16的高级模型所仿真的图14的电路可获得的连续时间输出信号Vct的示例。该图例示了尤其是在存在DC偏移(在仿真模型中被明确地添加为“霍尔板偏移”，表示DC偏移值)的情况下第二反馈环路的作用。可以看出，在相对较短的瞬态特性之后，DC偏移被逐渐消除。在瞬态特性期间，输出信号具有被叠加在实际经放大的信号上的三角波信号。
[0235] 频域中的特性：
[0236] 在进行本发明时，发明人不能预测采样和保持块(在fs处被采样)以及(作为具有非常特定的比例因子的比例反馈信号的)第一反馈信号将对整体电路性能，尤其是对其噪声特性具有的精确影响。为了研究噪声折叠在反馈路径内的影响，传递函数被确定，并且结果在图18至图21中被示出。对于高于奈奎斯特频率fs/2的输入频率，输出频率由于折回(fold-back)而不再与输入频率匹配。该曲线图指示输入频率被衰减了多少(而非它们折叠到哪个频率)。
[0237] 图18示出了作为频率的函数的输入处的(噪声)信号被放大或抑制了多少(其中需要理解的是，高于奈奎斯特频率fs/2的频率将附加地折叠到基带中)。图18包括三条曲线：
[0238] －曲线1801示出了没有采样和保持电路并且没有第二反馈路径(偏移反馈)的放大器电路的典型(现有技术)一阶传递函数。该传递被示作具有DC增益等于A0，并且在f/fs＝0.44处的3dB带宽的一阶参考特性。
[0239] －曲线1802是图14中所示的没有第二反馈路径的电路(即图10中所示的电路)的近似传递函数。
[0240] －曲线1803是图14中所示的包括在fs＝2.fc的情况下的(用于偏移反馈的)第二反馈路径的电路的模拟传递函数。
[0241] 感兴趣的频带是从DC到fBW＝0.44fs处的3dB带宽的频带。3dB带宽接近对应于f＝fs/2或f/fs＝0.5的所谓的“奈奎斯特频率”。在实践中，(例如来自传感器的)输入信号可具有较高的频率(例如白噪声)，但这些频率是不想要的。“理想”放大器将以放大因子A0来放大感兴趣的频带fBW，并且将阻塞高于fBW的所有频率。这样的理想放大器在实践中不存在，并且只能被近似。现有技术中被使用的一种方法是使用具有显著超过fBW的带宽的经斩波的放大器，并且在此后添加更高阶的连续时间滤波器，例如二阶RC滤波器或巴特沃斯滤波器或椭圆滤波器或切比雪夫滤波器。虽然这样的滤波器的设计在文献中被充分描述，但是它们在集成电路中的实现要求有源组件(诸如运算放大器)，这导致附加的功耗。这些滤波器还必须工作在连续时间，这些滤波器由于大范围的组件值而通常需要调谐。
[0242] 然而，本发明通过将如上所述的可容易地被集成在半导体设备中的采样和保持块添加到第一反馈环路来采用不同的方法。这导致传递特性1802，其比通带中的参考曲线稍高，并且在频谱中在采样频率的倍数(即f/fs＝整数)处具有深陷波。因此，本发明提出的具有“比例离散时间反馈路径”的放大器提供了固有滤波，(当经放大的信号被采样时)该固有滤波导致比一阶参考曲线小得多的噪声折叠，因为曲线1802下的面积远小于曲线1801下的面积。事实上，图18的图给出了错误的印象，因为它示出了在对数频率标度和对数幅值标度上的图。
[0243] 图19示出了在对数频率标度和线性幅值标度上的图18的曲线。图19的曲线1901、1902和1903分别对应于曲线1801、1802和1803。
[0244] 图20示出了在线性幅值标度和线性频率标度上的图18的曲线的平方，其给出对噪声改进的更好的印象，因为累积的噪声功率应该被考虑。图20的曲线2001、2002和2003分别对应于曲线1801、1802和1803。可以看出，性能在通带(高于一阶特性)以及阻带(远低于一阶特性)中都得到了提高。
[0245] 注意到，由于采样引起的噪声折叠仅针对高于奈奎斯特频率的频率发生。因此，从f＝fBW到f＝fs/2的频率范围中的不需要的信号仍然能够(举例而言，在数字域中或借助开关电容滤波器)被移除。
[0246] 如以上所讨论的，通过对第二反馈路径的组件设定尺寸，系统的频率响应可被调谐。例如在图20中可以看出，对(用于偏移反馈的)第二反馈环路的组件的值设定尺寸或进行调谐可被用来提供良好的抑制，例如针对所设想的应用在斩波频率fc(图20中位于f/fs＝0.5处)周围的充分抑制。在fs＝2.fc和滤波器H3＝(0.1/A0)*(fs/s)*(1+Z-1)的情况下，图18的曲线1803示出了该第二反馈环路对固有滤波效果的影响。在该示例中，斩波频率fc等于奈奎斯特频率fs/2，其略微超过有用带宽fBW。第二反馈环路在恰好是经上变频的偏移和闪烁噪声驻留的位置的斩波频率fc的奇数倍处提供附加的陷波。此外，第二反馈环路可被调谐，使得其在通带的末端附近提供附加的增益，该增益的量受到H3中的比例因子的影响。该比例因子可被选择以得到相对平坦的通带，这在“感兴趣的频带”fBW的末端形成非常陡峭的过渡。
[0247] 提供第二反馈环路的另一个优点在于，陡峭边缘(陷波在f＝fs/2处)的位置主要或单独地由斩波频率fc和采样频率fs而不是由通常具有高得多的公差(例如，超过其绝对值的10％或甚至超过其绝对值的30％)的组件值(例如电阻、电容器、电感器)来限定。
[0248] 为了量化噪声折叠的减少，可定义过量因子，其对应于在噪声折叠范围f>fs/2内的图20中的曲线下的面积除以在f
[0249] 采样频率：
[0250] 在图2至图7以及图10至图13和图15中所示的电路中，(第一)采样频率fs等于N.fc，其中N是大于零的整数。在优选实施例中，N被选择等于1或2。如果第二反馈环路存在的话，则以第二采样频率fs2＝2.fc对其进行采样，这就是为什么在图14中(其中采样和保持电路对于第一和第二反馈环路是公共的)以fs2＝2.fc对第二反馈环路进行采样的原因。
[0251] 优选实施例：fs＝1.fc或fs＝2.fc
[0252] 上述fs＝2.fc的情况(例如，由图2到图7中所示的电路中的任一以及其变体所示出的)具有的优点在于，斩波频率fc相对较低，只比带宽fBW大一小部分(14％)。这当(例如由于传感器可被斩波的频率的技术上限，或者为了避免由斩波伪像(chopping artefacts)产生的残余偏移)斩波频率受到限制时尤其有意义。
[0253] 另一个有意义的情况发生在以频率fc＝fs来执行斩波(例如由图2至图7中所示的电路中的任一或其变体，与图15的第二反馈环路或其变体组合例示出的)时。(与fs＝2.fc的情况相比)较高的斩波频率导致积分器CI1对经上变频的噪声的更大抑制。此外，经上变频的噪声还通过系统的固有滤波，更具体地是由于在没有第二反馈环路的系统中已出现的fs的整数倍处的陷波(参见图18中的曲线1802)从而被抑制。第二反馈环路仍然可以存在以进一步抑制经上变频的噪声。在这种情况下，尤其有意义的是将(用于偏移反馈的)第二反馈环路连接到连续时间放大器输出Vct，并且以fs2＝2.fc来操作该环路，因为FIR因子(1+Z-1)再次在斩波频率fc处提供陷波。注意到在这种情况下，第二反馈环路中的采样频率(fs2)是第一反馈环路的采样频率(fs1)的两倍。
[0254] 获得这些优点的解决方案在集成电路中非常容易实现，并且与高阶模拟滤波器相比几乎没有附加的代价。
[0255] 其他实施例：
[0256] 一旦被理解，本发明的解决方案(或“示教”)可相对容易地被添加到现有电路，诸如图1所示的现有技术电路。
[0257] 图21示出了通过以下方式对图1的现有技术电路的修改：(1)在反馈路径中增加没有幅值量化的采样和保持电路，以及(2)(如以上提及的公式所表达的)为比例反馈路径选择非常特定的比例因子，使得(如果输入信号Vin将为零的话)电容器上的电荷在一个采样周期Ts＝1/fs中被移除，以及(3)通过选择等于N.fc的采样频率fs，其中N是大于零的整数，例如N＝1或N＝2。
[0258] 任选地，在采样和保持块的上游和下游添加第四斩波器CH4和第五斩波器CH5，但是这些斩波器CH4、CH5不是绝对必要的。当存在时，这些斩波器调制采样和保持块的偏移和闪烁噪声远离感兴趣的频带。然而，由于采样和保持块对大的(经放大的)信号进行操作，因此其偏移和闪烁噪声的相对贡献通常可被容许。所有斩波器CH1至CH3以及还当存在时的CH4、CH5可工作在相同的斩波频率fc。
[0259] 图22示出作为本发明的另一实施例的图21的电路的变体(包括第四和第五斩波器的变体)，其功能上等效于图21的电路。实际上，其间仅具有电阻分压器的第五斩波器CH5和第三斩波器CH3仅等效于没有第五和第三斩波器的电阻分压器。注意到，这里的一个斩波器在采样和保持块之前，因此采样和保持块的输出是经斩波的信号(并且不再直接地代表放大器输出信号)。
[0260] 尽管未明确示出，但是本领域技术人员应当清楚，在图21和图22的实施例中，不同的输入块也可被应用(如图3至图7所例示)，并且输入信号可以是单端或双端(如图6至图7所例示)，并且第二反馈路径可被添加。
[0261] 图23至图25示出了具有用于DC偏移补偿的附加的第二反馈环路的图22的电路的变体。在图23中，第二反馈信号被施加在第一跨导G1的上游。在图24中，第二反馈信号(作为电流或作为电压信号)被施加到第一跨导G1的内部节点。在图25中，第二反馈信号被施加在第一跨导G1的下游。
[0262] 图21至图25中所例示的电路的工作将不在这里作进一步描述，但是在噪声特性方面的相同优点被构想用于这些电路。
[0263] 基于零泛器的其他实施例：
[0264] 尽管图6和图7示出了能够放大差分信号的根据本发明的电路的高级框图，但是图26示出了使用两个运算跨导放大器OTA1、OTA2的实际实现的示例。
[0265] 该电路的变体(未示出)可包括充当“零泛器”的其他设备。零泛器的实际实现包括提供增益的有源器件(诸如任何类型的晶体管(MOSFET、双极型等))，并且其作为零泛器的特征作为负反馈被施加到零泛器的输入的结果而显现。注意到，OTA1和OTA2的零泛器方面对理解它们如何同时实现低噪声跨导G1(将输入电压转换为电流)和电流积分器(CI1)的功能是足够的。
[0266] 图26示出了一种半导体电路，包括：
[0267] －输入块，该输入块包括被适配成用于提供指示待放大的差分电压信号Vin+、Vin-的差分经斩波的输入电压信号的第一斩波器CH1；
[0268] －第一运算跨导放大器OTA1，该第一运算跨导放大器OTA1具有被连接到第一斩波器CH1的第一输出的非反相输入端口“p1”，该第一OTA被适配成用于提供第一输出信号out1；
[0269] －第二运算跨导放大器OTA2，该第二运算跨导放大器OTA2具有被连接到第一斩波器CH1的不同于第一输出的第二输出的非反相输入端口“p2”，该第二OTA被适配成用于提供第二输出信号out2；
[0270] －被适配成用于接收分别来自第一和第二运算跨导放大器OTA1、OTA2的第一和第二输出信号out1、out2，该第二斩波器具有被连接到第一节点N1的第一输出和被连接到第二节点N2的第二输出；
[0271] －被布置在第一节点N1与第三节点N3之间的第一积分电容器Cint1；
[0272] －被布置在第二节点N2与第四节点N4之间的第二积分电容器Cint2；
[0273] －第三斩波器CH3，该第三斩波器CH3具有被连接到第三节点N3的第一输入和被连接到第四节点N4的第二输入，并且具有被连接到第一运算跨导放大器OTA1的反相输入“n1”的第一输出，并且具有被连接到第二运算跨导放大器OTA2的反相输入“n2”的第二输出；
[0274] －被连接到第三、第四、第五和第六节点N3至N6的电阻网络；
[0275] －采样和保持电路(S&H)，该采样和保持电路(S&H)具有被连接到第一节点N1的第一输入in1和被连接到第二节点N2的第二输入in2以及被连接到第五节点N5的第一输出out3和被连接到第六节点N6的第二输出out4；
[0276] －其中形成连续时间电压信号Vct的第一与第二节点N1、N2之间的电势差是差分输入信号Vin+、Vin-的经放大的版本，第五与第六节点N5、N6之间的电势差形成所述连续时间电压信号Vct的零阶保持电压信号Vzoh；
[0277] －并且其中积分电容器Cint1、Cint2和电阻Rfb1、Rfb2、Rin的值被选择为使得连续时间信号Vct和待放大的差分电压信号Vin的幅值比为至少2.0；
[0278] －并且其中每个斩波器CH1、CH2、CH3被适配成用于工作在斩波频率fc，并且采样和保持块S&H被适配成用于工作在采样频率fs，其中采样频率fs等于斩波频率fc或其大于零的整数倍N，诸如举例而言，斩波频率的一倍或两倍。
[0279] 图26中示出的电阻网络包括：
[0280] －被布置在第三节点N3与第五节点N5之间的第一反馈电阻Rfb1，以及[0281] －被布置在第四节点N4与第六节点N6之间的第二反馈电阻Rfb2，以及[0282] －被布置在第三节点N3与第四节点N4之间的第三电阻Rin，
[0283] 但是本发明不限于此，并且其它电阻网络(例如梯形网络)同样可被使用。
[0284] 注意到，OTA1和OTA2可被认为是单个差分放大器的两半。
[0285] 除了每个零泛器(例如OTA)执行跨导G1和电流积分器CI1的任务之外，该电路的功能与以上所提及的电路非常相同。与上述实施例相比，本实施例的优点是其可要求较少的有源组件。
[0286] 图27示出了图26的实施例的变型，还包括被布置在采样和保持电路的上游和下游的第四和第五斩波器CH4、CH5。添加这些斩波器的优点在于，采样和保持块的偏移和闪烁噪声被上变频到感兴趣频带之外的频率。在替代的实现(未示出)中，不存在CH4，而是采样和保持电路的输入in1、in2被连接到OTA1、OTA2的out1、out2。
[0287] 图28被添加以更好地理解图26和图27的电路是如何工作的。图28示出了与图27相同的电路，但是各组件被稍微地重新布置，并且两个运算放大器被使用以代替OTA，并且电阻被重命名，并且在图中仅为了说明的目的而添加(虚拟)噪声源Vn。
[0288] 该电路的工作原理与上面关于图10、图11、图12、图14和图15所描述的非常相似，并且可被概括为如下：
[0289] －输入信号Vin被施加到第一斩波器CH1，
[0290] －第一斩波器CH1将有用信号频带(基带)与由OTA添加的噪声(由Vn表示)分离，[0291] －运算放大器或OTA在其输出端提供电流信号I_ch，该电流的大小使得反馈电压Vfb与Vin相匹配(零泛器运算)
[0292] －第二斩波器CH2将电流信号I_ch解调回基带，导致经解调电流I_demod被施加到积分电容器Cint1、Cint2
[0293] －这种将经解调电流I_demod施加到积分电容器Cint1、Cint2导致了相应电荷的累积，积分电容器上的电压因此提供电流积分CI1的输出，其还提供放大器的连续时间输出电压Vct
[0294] －第二斩波器CH2的下游的采样和保持电路对连续时间输出电压Vct进行采样和保持，
[0295] －反馈路径提供与零阶保持电压Vzoh成比例的信号作为反馈信号，以在单个采样周期fs(假设零输入信号Vin)内移除被储存在积分电容器Cint1、Cint2上的电荷。
[0296] 这里同样地，采样频率fs是斩波频率fc的整数倍，因此fs＝N.fc，其中N是在1到10的范围内的整数，优选地N＝1或N＝2。比例反馈路径由缩放器，更具体而言是由电阻分压器来实现的。虽然仅示出三个电阻，但是清楚的是，例如基于电阻网络的电阻分压器可被使用。虽然未示出，但是本领域技术人员应当清楚，不同的输入块可被应用(如图3至图7所例示)。
[0297] 基于零泛器的其他实施例：
[0298] 图29示出又一现有技术放大器电路。该特定电路从Analog Devices公司已知了至少二十年，但是它仍然非常受欢迎，并且该电路及其变体仍然被认为是“现有技术”(“同类中最佳”的含义)。(感兴趣的读者可在文献中搜索“AD620”，其是经典的“AD5254”的第二代版本)(在输出处)以虚线表示的矩形被用来将差分输出信号转换为单端输出信号，这是任选的，并且如果放大器输出需要被连接到可驻留在同一芯片上的其他差分电路，则优选地将其省略。
[0299] 图30示出了本领域技术人员出于减少闪烁噪声的目的如何将斩波器添加到图29的放大器电路的经典方式。他将在放大器电路的输入之前添加第一斩波器CH1，并且在放大器电路的输出之后添加第二斩波器CH2。(仅出于说明的目的，第一和第二斩波器被示出作为两个单独的部分。)因此，图30被认为是图29的电路的明显变体，并且不是本发明的实施例。
[0300] 图31示出了作为本发明的实施例的图29的现有技术电路的不同修改。通过比较图31和图29可以看出，在放大器电路的输入处还添加了第一斩波器CH1，但这是与图30的相似性结束的地方。
[0301] 实际上，发明人还添加了第二斩波器CH2，但是被布置在放大器A1、A2的输出与积分电容器C1、C2的第一(下)端子之间，并且发明人在积分电容器C1、C2的另一(上)端子与放大器的反相输入之间添加了第三斩波器CH3，并且发明人在放大器A1、A2的输出与电阻网络R1、R2、R3之间插入了采样和保持电路，并且他们具体地确定了反馈路径的组件的尺寸，使得储存在电容器C1、C2上的电荷在一个采样周期TS＝1/fs(假定零输入信号)之后被移除。如以上所提及的，采样频率fs被选择为等于斩波频率fc的整数倍，因此：fs＝N.fc，其中N是大于零的整数，优选地N＝1或N＝2。
[0302] 换句话说，半导体电路3100包括：
[0303] －输入块，该输入块包括第一斩波器CH1，该第一斩波器CH1被适配成用于接收待放大的差分电压输入信号in+、in-，并用于以斩波器频率fc对所述信号进行斩波，第一斩波器CH1的第一输出被连接到第一晶体管T1的栅极GG1，第一斩波器CH1的第二输出被连接到第二晶体管T2的栅极GG2；
[0304] －具有通过第一电流源Ib1被连接到地的源极SS1并且具有通过第二电流源Ib2被连接到电源电压vdd的漏极DD1的第一晶体管T1；
[0305] －具有通过第三电流源Ib3被连接到地的源极SS2并且具有通过第四电流源Ib4被连接到电源电压vdd的漏极DD2的第二晶体管T2；
[0306] －第一运算放大器A1和第二运算放大器A2，第一运算放大器A1的非反相输入“p1”和第二运算放大器A2的非反相输入“p2”被连接到恒定或公共电压VB；
[0307] －采样和保持块，该采样和保持块具有被连接到第一运算放大器A1的输出out1的第一输入in1，并且具有被连接到第二运算放大器A2的输出out2的第二输入in2，并且具有经由电阻器网络R1、R2、R3被连接到第一晶体管T1的源极SS1和第二晶体管的源极SS2的第一和第二输出out3、out4，以用于提供差分反馈信号Vfb；
[0308] －第二斩波器CH2，第二斩波器CH2具有分别被连接到第一和第二运算放大器A1、A2的第一和第二输出的第一和第二输入，并且具有分别被连接到第一和第二输出节点+OUT、-OUT的第一和第二输出，这些节点之间的电势差形成差分输出电压Vout来作为是差分输入电压的经放大的版本的连续时间电压信号；
[0309] －第一积分电容器C1，该第一积分电容器C1具有被连接到第一输出节点+OUT的一个端子以及被连接到第三斩波器CH3的第一输入的另一个端子；
[0310] －第二积分电容器C2，该第二积分电容器C2具有被连接到第二输出节点-OUT的一个端子以及被连接到第三斩波器CH3的第二输入的另一个端子；
[0311] －第三斩波器CH3，该第三斩波器CH3具有被连接到第一晶体管T1的漏极DD1并被连接到第一运算放大器A1的反相输入“n1”的第一输出，并且具有被连接到第二晶体管T2的漏极DD2并被连接到第二运算放大器A2的反相输入“n2”的第二输出；
[0312] －并且其中积分电容器Cint1、Cint2和电阻网络的电阻Rfb1、Rfb2、Rin的值被选择，使得差分连续时间输出信号和差分电压输入信号Vin的幅值比至少为2.0；
[0313] －并且其中每个斩波器被适配成用于工作在斩波频率fc，并且采样和保持块被适配成用于工作在采样频率fs，其中采样频率fs等于斩波频率fc或其(大于零的)整数倍。
[0314] 虽然未明确示出，但是本领域技术人员应当清楚，在该电路中也可添加不同的输入块(如图3至图7所例示)。具体而言，构想了图31的放大器电路可被嵌入在进一步包括传感器元件(比如压力传感器或温度传感器或红外传感器或磁传感器(举例而言，霍尔传感器)或任何其他传感器)的传感器芯片中。在替代的实施例(未示出)中，第一和第二晶体管T1、T2可以是PMOS型MOSFET，或双极型晶体管，或可充当(更理想的)晶体管(诸如达林顿对、共源共栅晶体管)的电路，或更一般而言，“电流输送器”，例如“第一代电流输送器”或“第二代电流输送器”(即具有被指定为X、Y和Z的端子的三端子器件，其中X处的电势等于被施加到Y的任何电压，并且流入X的电流在具有高输出阻抗的Z处被镜像)。
[0315] 图26至图28和图31的变体
[0316] 图26至图28的实施例和图31的实施例是非常具体的实施例，并且本领域技术人员可容易地导出其若干变体。这些电路的拓扑可以以更一般的术语表示如下：
[0317] 一种半导体电路2600、2700、2800、3100，包括：
[0318] －输入块，该输入块包括被适配成用于提供指示待放大的电压信号Vin的经斩波的输入电压信号Vin_ch的第一斩波器CH1；
[0319] －至少一个放大器OTA1、OTA2；AMP1、AMP2；A1、A2，每个都具有反相输入端口n1、n2和非反相输入端口p1、p2和输出端口q1、q2，并且每个都被适配成在其输出端口q1、q2上提供输出信号out1、out2使得其反相输入端口n1、n2上的电压基本上等于其非反相输入端口p1、p2上的电压，
[0320] 并且其中第一斩波器CH1的输出端口被连接到放大器的非反相输入端口p1、p2(例如在图26和图28中所例示)，或者放大器的非反相输入端口p1、p2被连接到偏置电压VB并且第一斩波器CH1的输出端口经由至少一个中间组件(例如被适配成用于将经斩波的输入电压信号Vin_ch转换为经斩波的电流信号I1_ch、I2_ch(例如如图31中所例示)的一个或多个晶体管T1、T2)被连接到至少一个放大器的反相输入端口n1、n2；
[0321] －第二斩波器CH2，该第二斩波器CH2具有输入端口和输出端口，输入端口被连接到至少一个放大器的输出端口q1、q2；
[0322] －第三斩波器CH3，该第三斩波器CH3具有输入端口和输出端口，输出端口被连接到至少一个放大器的反相输入端口n1、n2；
[0323] －至少一个积分电容器Cint1、Cint2；C1、C2被连接在第二斩波器CH2的输出端口与第三斩波器CH3的输入端口之间；
[0324] －采样和保持电路S&H，该采样和保持电路S&H具有直接或通过一个或多个中间组件CH4被连接到放大器的输出端口q1、q2或到第二斩波器CH2的输出端口的输入端口in1、in2，并且具有用于提供零阶保持电压信号Vzoh的输出端口out3、out4；
[0325] －比例反馈网络Rfb1、Rfb2、Rin；R1、R2、R3，该比例反馈网络具有直接或通过一个或多个中间组件CH5被连接到采样和保持电路S&H的输出端口的输入端口，并且被适配成用于提供比例反馈信号Vfb；Vfb；Ifb1、Ifb2，并且具有直接或通过一个或多个中间组件CH3；T1、T2被连接到至少一个放大器的反相输入端口n1、n2的输出端口；
[0326] －其中至少一个积分电容器的电压提供连续时间电压信号Vct，其是待放大的电压信号Vin的经放大的版本；
[0327] －并且其中比例反馈网络的值被选择为使得连续时间信号Vct和待放大的电压信号Vin的幅值比为至少2.0；
[0328] －并且其中至少一个积分电容器的值被选择为使得对于等于零的经斩波的输入信号Vin_ch，在采样周期Ts开始时储存在积分电容器上的电荷在采样信号的一个单个采样周期Ts期间被线性移除，以使得电荷在单个采样周期Ts结束时被完全移除；
[0329] －并且其中每个斩波器CH1、CH2、CH3以及CH4，CH5(如果存在的话)被适配成工作在斩波频率fc，并且采样和保持块S&H被适配成工作在采样频率fs，其中采样频率fs等于斩波频率fc(即fs＝1.fc)，或者采样频率fs等于大于零的整数(N)乘以斩波频率fc(即fs＝N.fc；N>0)。
[0330] 进一步的变体
[0331] 虽然仅在图2中示出，但是当然还构想了ADC和/或微控制器和/或存储器也可被添加到本发明的其他实施例。
[0332] 虽然本发明主要针对具有等于单个采样周期Ts＝1/fs的无差拍响应的电路(意味着在采样间隔开始时电容器上的电荷在恰好一个周期Ts之后被移除)进行描述，但是在输入块、第一反馈路径和第二反馈路径的所有变体(例如表1至表4中所列出的那些)中，图2至图15的电路可被概括为使得块H1(在图14和图15中未示出，但是其可容易地以与图2中相同的方式被添加)包括被布置在第一积分器CI1的下游的至少一个附加的积分器，并且其中一个或多个附加的反馈路径可存在于采样和保持的输出与每个附加的积分器上游的节点之间，并且其中电路的组件被设定尺寸使得积分器的电容器上的电荷在例如恰好两个积分间隔之后被移除。仿真已示出，这样的电路可提供甚至比图18至图21所示的结果更好的结果。这取决于至少一个附加的积分器所需的额外电流是否在价值方面超过就降低的噪声折叠而言的更好性能的具体应用。
[0333] 在所公开的实施例中当各斩波器具有相同的斩波频率fc时，所使用的调制信号的相位可能存在差异。此外，控制斩波器开关的信号可被适配成减轻寄生效应(诸如电荷注入(举例而言，通过引入一些瞬态尖峰的零带化(zero-banding of transient spikes)))，但是这些被认为是实现细节并且在芯片设计领域中是公知的。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种变面积式位移电容的检测装置 | 2020-12-14 | 2 |
| 触摸输入装置 | 2021-06-19 | 1 |
| 多路信号双极性正交方波调制的单路同步采集装置及方法 | 2021-10-12 | 2 |
| 一种基于XFP可热插拔的模拟光收模块 | 2023-11-03 | 1 |
| 接收器、收发器以及接收信号的方法 | 2021-02-24 | 0 |
| 监测空间质子辐射有效剂量的探测器及探测器获取方法 | 2021-06-29 | 2 |
| 一种高带宽的伪差分结构调节型共源共栅跨阻放大器 | 2023-03-15 | 1 |
| 超声波模拟前端装置及超声波成像设备 | 2020-06-01 | 0 |
| 一种教室照明控制系统 | 2021-01-06 | 0 |
| 可變增益放大器 | 2021-10-01 | 2 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈