技术领域
[0001] 本
发明属于时钟振荡器技术领域，尤其涉及一种脉宽频率可调节CMOS环形振荡器。
背景技术
[0002] 振荡器
电路是一种通过自激能将直流电转换为具有一定频率交流电
信号输出的电路，随着集成电路工艺的发展，振荡器在芯片中的地位也愈发重要，为了应对不同场合对不同类型振荡器的要求，出现了各种结构的新型振荡器；环形振荡器因其易于实现，功耗低，以及集成度高占用芯片面积小等特点被广泛应用在集成电路芯片中，比如
锁相环电路，
施密特触发器是环形振荡器中最重要的组成部分。
[0003] 目前，环形振荡器频率高且频率及脉宽不可调，受工艺制造影响造成实际测试的频率及脉宽与仿真值有偏差，使得电路精确度降低。
发明内容
[0004] 为了解决上述问题，本发明提供了一种脉宽频率可调节CMOS环形振荡器，包括反相输出型施密特触发器以及与之连接的输出级电路，其利用施密特触发器的回差特性对电感电容充放电回路的
波形进行调整，提高了电路的抗干扰能
力，即使
输入信号中含有大量的噪声，通过施密特触发器后产生良好的脉冲信号。
[0005] 作为上述方案的进一步说明，所述反相输出型施密特触发器包括第一P型MOS管、第二P型MOS管、第三P型MOS管、第四P型MOS管、第一N型MOS管、第二N型MOS管、第三N型MOS管、第四N型MOS管、输入端、输出端；
[0006] 所述第一P型MOS管的源极、第三P型MOS管的源极、第四P型MOS管的源极与电源相连；
[0007] 所述第一P型MOS管的栅极、第二P型MOS管的栅极、第一N型MOS管的栅极、第二N型MOS管的栅极与输入端连接；
[0008] 所述第一P型MOS管的漏极、第二P型MOS管的源极与第三P型MOS管MP3的漏极连接；
[0009] 所述第二P型MOS管的漏极、第四P型MOS管的栅极、第二N型MOS管MN2的漏极与第四N型MOS管的栅极连接；
[0010] 所述第三P型MOS管的栅极、第四P型MOS管的漏极、第三N型MOS管的栅极、第四N型MOS管的漏极与输出端连接；
[0011] 所述第一N型MOS管的漏极、第二N型MOS管的源极与第三N型MOS管的漏极连接；
[0012] 所述第一N型MOS管的源极、第三N型MOS管的源极、第四N型MOS管的源极与地连接。
[0013] 作为上述方案的进一步说明，所述输出级电路包含第五N型MOS管、第六N型MOS管、第一
电阻、第二电阻、第一
反相器、第一反相器、第一反相器、三输入与
门、两输入与门；
[0014] 所述第一反相器的输入端、第三反相器的输入端、三输入与门的输入端与施密特触发器的输出端连接；
[0015] 所述第一反相器的输出端与第一电阻的一端连接；
[0016] 所述第一电阻的另一端、第五N型MOS管的栅极均与第二反相器的输入端连接；
[0017] 所述第二反相器的输出端与三输入与门的输入端连接；
[0018] 所述第三反相器的输出端与两输入与门的输入端连接；
[0019] 所述两输入与门的输出端与第二电阻的一端连接；
[0020] 所述第二电阻的另一端、第六N型MOS管的栅极与施密特触发器的输入端连接；
[0021] 所述第五N型MOS管的漏极、第五N型MOS管的源极、第六N型MOS管的漏极、第六N型MOS管的源极均与地连接。
[0022] 本发明的有益效果：本发明的结构简单易于实现，且采用N型MOS管作为延迟电容，面积更小，集成度更高。通过调节电阻电容产生的延迟可实现频率和脉宽的调节,且可调节范围宽，增加了电路设计的灵活性，具有很强的实用性。
附图说明
[0023] 图1：本发明的一种脉宽频率可调节CMOS环形振荡器的电路结构图；
具体实施方式
[0024] 下面将结合附图1和实施方式对本发明作进一步说明。
[0025] 本
实施例提供了一种脉宽频率可调节CMOS环形振荡器，其包括反相输出型施密特触发器以及与之连接的输出级电路、电源VDD；
[0026] 参考图1，反相输出型施密特触发器包括第一P型MOS管MP1、第二P型MOS管MP2、第三P型MOS管MP3、第四P型MOS管MP4、第一N型MOS管MN1、第二N型MOS管MN2、第三N型MOS管MN3、第四N型MOS管MN4、输入端X、输出端Y；
[0027] 其各器件连接关系为：第一P型MOS管MP1的源极、第三P型MOS管MP3的源极、第四P型MOS管MP4的源极和电源VDD相连，第一P型MOS管MP1的栅极、第二P型MOS管MP2的栅极、第一N型MOS管MN1的栅极、第二N型MOS管MN2的栅极与输入端信号X连接，第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的漏极连接，第二P型MOS管MP2的漏极、第四P型MOS管MP4的栅极、第二N型MOS管MN2的漏极与第四N型MOS管MN4的栅极连接，第三P型MOS管MP3的栅极、第四P型MOS管MP4的漏极、第三N型MOS管MN3的栅极、第四N型MOS管MN4的漏极与输出端信号Y连接，第一N型MOS管MN1的漏极、第二N型MOS管MN2的源极与第三N型MOS管MN3的漏极连接，第一N型MOS管的源极、第三N型MOS管MN3的源极、第四N型MOS管MN4的源极与地GND连接。
[0028] 施密特触发器的工作过程如下，如果只有第一P型MOS管MP1和第一N型MOS管MN1构成的反相器，其正向和反向转换电平都在VDD/2左右，加上第二、第三P型MOS管MP2和MP3和第二第三N型MOS管MN2和MN3后，当X点
电压为0时，第一N型MOS管MN1和第二N型MOS管MN2都截止，此时图1中M处为高电平，同时第一P型MOS管MP1和第二P型MOS管MP2都导通；当X点电压升高到VTH时，第一N型MOS管MN1开启，但此时由于第二N型MOS管MN2的源端电位较高，仍然保持截止；X点电压升高至VDD/2，也依然保持截止，只有当X点电压升高使得第一P型MOS管MP1和第二P型MOS管MP2都截止时，使M点电压降低，由第四P型MOS管MP4和第四N型MOS管MN4构成的反相器输出Y电压发生翻转变为高电平，第三N型MOS管MN3导通将第二N型MOS管MN2的源端电压拉低至低电平，M点的电压拉得更低，直至0V，这样构成正反馈；同理：当X点电压为VDD时，第一P型MOS管MP1和第二P型MOS管MP2都截止，此时M点电压为低电平，同时第一N型MOS管MN1和第二N型MOS管MN2都导通。X点电压需降低至使第一N型MOS管MN1截止，M点电压便升高，Y点电压发生翻转变为低电平，第三P型MOS管MP3导通将第二P型MOS管MP3的源端电压拉低至高电平，M点的电压拉至更高；所以施密特触发器的正向导通电压大于VDD/2，反向导通电压小于VDD/2，表现出滞回特性。
[0029] 参考图1，输出级电路包含第五N型MOS管MN5、第六N型MOS管MN5、第一电阻R1、第二电阻R2、第一反相器INV1、第二反相器INV2、第三反相器INV3、三输入与门AND3、两输入与门AND2；
[0030] 其各器件的连接关系为：第一反相器INV1的输入端、第三反相器INV3的输入端、三输入与门的输入端C与施密特触发器的输出端Y连接，第一反相器INV1的输出端与第一电阻R1的一端连接，第一电阻R1的另一端、第五N型MOS管MN5的栅极与第二反相器INV2的输入端连接，第二反相器INV2的输出端与三输入与门AND3的输入端B连接，三输入与门AND3的输入端A、两输入与门AND2的输入端A与使能信号EN连接，三输入与门AND3的输出端Z与
输出信号CLK连接，第三反相器INV3的输出端与两输入与门AND2的输入端B连接，两输入与门AND2的输出端Z与第二电阻R2的一端连接，第二电阻R2的另一端、第六N型MOS管MN6的栅极与施密特触发器的输入端X连接，第五N型MOS管MN5的漏极、第五N型MOS管MN5的源极、第六N型MOS管MN6的漏极、第六N型MOS管MN6的源极与地GND连接。
[0031] 输出级电路的工作过程如下，输出级电路分为上下两部分，上半部分与反相输出型施密特触发器构成振荡回路，利用施密特触发器的回差特性，对环路的波形进行整流；第二电阻R2及第六N型MOS管MN6构成延迟单元从而控制振荡器的振荡频率，通过调节第二电阻R2或第六N型MOS管MN6的电容值可以实现不同振荡频率；下半部分为时钟输出电路；第二电阻R2和第六N型MOS管MN6构成的MOS电容通过改变延迟大小实现频率调节功能；EN信号作为使能信号控制端，高电平时振荡器正常工作，低电平时振荡器不工作；输出级的下半部分实现脉宽可调功能，由第一电阻R1和第五N型MOS管MN5构成的MOS电容可产生延迟，通过改变其电容值可实现不同延迟，从而产生不同的脉宽。
[0032] 以上所述仅为本发明的实施例，并非因此限制本发明的
专利范围，凡是利用本发明
说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
