技术领域
[0001] 本
发明属于无线电中的射频
锁相式频率合成的技术领域，尤其涉及一种频率合成控制系统及设计方法。
背景技术
[0002] 频率合成技术最早出现在上个世纪三十年代，根据频率合成器出现的先后顺序可以分为以下几种方法：直接模拟频率合成、间接频率合成和直接数字合成。在频率合成器的研究上主要使用的方法是直接数字式频率合成器和
锁相环频率合成技术。锁相环频率合成器分为整数式合成器和分数式合成器，其中整数式合成器频率
分辨率不高，而分数式合成器相比较于前者具有较高的
精度、
相位噪声以及变频时间短的优势。
[0003] 锁相技术是40年代发展起来的，其本质是通过
负反馈电路，使输出
信号的相位或频率在一定的范围内跟随参考
输入信号的相位或频率而变化的一种相位或频率控制技术。目前，国内外市场上的锁相通信产品大都复杂多样，且其技术要求也不近相同。市场上的锁相环产品存在体积大、成本高的问题，很难满足市场的需求且容易造成资源浪费。基于此需求，需要低功耗、小体积、价格低廉且具有存储功能的锁相式频率合成技术方案。
发明内容
[0004] 发明目的：针对以上问题，本发明提出一种频率合成系统及设计方法。解决了锁相环产品体积大、成本高的问题，实现了频带宽、成本低、体积小且具有存储功能的锁相式频率合成系统的设计。
[0005] 技术方案：为实现本发明的目的，本发明所采用的技术方案是：
[0006] 一种频率合成控制系统，包括微
控制器、频率合成模
块、功率
衰减器、按键模块、
液晶显示模块、存储管理模块、存储介质；所述
微控制器的PC0端口与频率合成模块的DATA端口连接，微控制器的PC端口与功率衰减器的IO口连接，按键模块的行线与列线分别与微控制器的PA0～PA7引脚连接，频率合成器模块的输出端与功率衰减器模块的输入端连接；所述存储管理模块分别与微控制器和存储介质连接；
[0007] 所述微控制器，用于接收按键模块输入的目标输出频率值，并根据该目标值配置所述频率合成模块的寄存器，同时设置频率合成模块的片选于
时钟信号引脚，通过微控制器内置的AD采集模块将频率合成模块输出的频率信号对应的功率值转换成
电压值；
[0008] 所述频率合成模块，用于接收微控制器传输的寄存器配置数据，输出频率信号至微控制器；
[0009] 所述功率衰减器，用于通过微控制器PC口的输出电平值控制功率衰减器的IO口，将输入微控制器内置的AD采集模块的功率值衰减到目标功率值；
[0010] 所述按键模块，用于输入目标频率值至微控制器；
[0011] 所述液晶显示模块，用于显示按键模块输入的目标输出频率值；
[0012] 所述存储管理模块，用于将每个频率对应的电压值与功率值写入所述存储介质。
[0013] 进一步的，所述频率合成模块包括鉴相器、环路
滤波器、压控
振荡器和
分频器，所述鉴相器的输出端与
环路滤波器的输入端相连，所述环路滤波器的输出端与压控振荡器的输入端相连，所述压控振荡器的输出端与分频器的输入端相连，所述分频器的输出端与鉴相器的输入端相连；
[0014] 所述分频器，用于形成相位的反馈电路，将压控振荡器的
输出信号进行分频并反馈到鉴相器；所述环路滤波器，用于滤除直流电压信号中的交流成分，使得经过滤波器的输出信号拥有更纯净的电压信号，除了可以滤除纹波之外，环路滤波器还起着稳定环路控制传输特性的作用；所述压控振荡器，用于将环路滤波器输出的直流电压信号线性转化为频率信号；所述鉴相器，用于将参考信号fPFD与压控振荡器的输出经过分频后的信号的相位进行比较，产生控制电荷
泵充放电的直流脉冲，直到相位被锁定为止。由于反馈电路的存在，此时锁相环拥有非常稳定的输出频率。
[0015] 优选的，所述压控振荡器的参考晶振选用的范围是10MHz～250MHz。参考晶振选用10MHz。
[0016] 进一步的，所述频率合成模块采用集成压控振荡器(VCO)的ADF4351芯片。该芯片内部包含有N分频器、数据寄存器、鉴相器、
电荷泵、压控振荡器。分频器通过
软件控制，可以更灵活的控制ADF4351从基波频率进行分频输出。该芯片通过六个寄存器的各个位进行控制，每个寄存器均为32位。该芯片具有SPI兼容性串行
接口，用于数据写入器件。通过ADF4351的RFOUTA+端口输出目标频率。微控制器与ADF4351芯片的时钟线CLK、数据线DATA和使能线LE连接，采用SPI通信方式实现控制。
[0017] 进一步的，所述环路滤波器采用三阶
无源滤波器，由电容C1、C2、C3，
电阻R1、R2、R1A组成，其中电容C1、C2、电阻R2的一端分别与ADF4351的电荷泵输出端CPout连接，电容C1另一端接地，电容C2另一端与电阻R1连接，电阻R1另一端接地，电阻R2另一端与电容C3连接，电容C3另一端接地，电阻R1A一端与ADF4351的SW端口连接，另一端与电容C2、电阻R1的连接端相连。其中SW端口为ADF4351的快速锁定
开关引脚。
[0018] 所述环路滤波器用于滤除系统产生的噪声，本发明采用ADIsimPLL软件仿真不同带宽及相位裕度性能的滤波器参数，根据锁定时间、
相位噪声、稳定度、频率误差因素确定滤波器的参数，最终选择三阶无源滤波器，由无源器件电容、电阻组成，不选择有源器件运放或
三极管，有源元器件会降低系统的性能。
[0019] 优选的，所述环路滤波器中电阻R1、R2的阻值分别为2.7K、10K，电容C1、C2、C3的容值分别为82pF、1.5nF、33pF。本发明的环路滤波器改进的是采用拓扑结构，增加一个额外电阻R1A与ADF4351的SW端口连接。由于本发明的频率合成模块采用的是快锁模式，此时电荷泵
电流增大M倍，为了保证环路的稳定，环路滤波器的阻尼电阻需要减小为初始值的1/4。因此，使额外电阻R1A与阻尼电阻R1的并联结果为R1初始值的1/4，电阻R1A的阻值为0.9K。
[0020] 进一步的，所述微控制器采用STM32系列
单片机。STM32单片机内部自带12位的A/D模块，提供模/数转换功能，并对采集电路得到的锁相系统输出功率进行
数据处理；含有八种快速I/O口，性能高、成本低、低功耗、实时性高。
[0021] 进一步的，所述存储管理模块采用CH378芯片。为实现高速、精准的数据存储，选择了CH378文件管理控
制芯片，以八位并口方式与微控制器连接，通过#RD、#WD、#PCS、AO信号线完成数据的读写操作。
[0022] 进一步的，所述功率衰减器模块采用HMC307QS16G芯片。该芯片由五个高低电平输入口控制，对应PD1～PD5引脚，实现从1～31dB的衰减量。功率衰减器的PD1～PD5引脚与微控制器的PC8～PC12引脚连接。
[0023] 优选的，所述按键模块采用4*4矩阵
键盘、所述存储介质采用U盘；微控制器的PA0～PA3引脚连接4*4矩阵键盘的行线，其PA4～PA7引脚连接4*4矩阵键盘的列线。
[0024] 本发明所述控制系统工作原理如下：首先通过按键模块输入目标的输出频率值至微控制器，并将该目标频率值显示在液晶显示模块上，以确保得到的是有效输入，然后将该目标值经过频率合成模块的寄存器的配置后由微控制器的PC0口输入到频率合成模块的DATA口，同时设置了频率合成模块的片选于时钟信号引脚。此过程实现了频率合成模块与微控制器的SPI通信方式，最后频率合成模块输出合成频率，频率合成模块每次输出的点频信号对应一个功率值，该功率值经由微控制器内置的AD采集模块，在一定的
采样时间内，AD采集模块将点频信号对应的功率值转换成电压值，实现了
模数转换，最终由微控制器通过驱动存储管理模块将每个频率对应的电压值与功率值存储到存储介质中。同时，微控制器通过PC口的输出电平值控制功率衰减器的IO口，按键模块首先输入目标功率值，将输入AD采集模块的功率值衰减到目标功率值，最终实现全频段的频率信号输出的功率值都相同。
[0025] 本发明还提供了一种频率合成控制设计方法，包括以下步骤：
[0026] 步骤1，通过4*4矩阵
键盘输入目标频率值，微控制器对ADF4351寄存器进行配置，通过ADF4351的RFOUTA+端口输出频率信号；
[0027] 步骤2，将输出的频率信号经过功率衰减器进行衰减，得到4*4矩阵键盘输入的目标频率值，将衰减后的频率
信号传输至微控制器内置的AD采集模块；
[0028] 步骤3，微控制器内置的AD采集模块对输入的频率信号对应的功率值处理转换，通过数字滤波
算法将模拟功率信号转换为电压信号；
[0029] 步骤4，存储管理模块将AD采集到频率信号的电压以及电压对应的功率值写入存储介质保存，便于分析。
[0030] 进一步，所述步骤1，通过4*4矩阵键盘输入目标频率值，微控制器对ADF4351寄存器进行配置，通过ADF4351的RFOUTA+端口输出目标频率；具体如下：
[0031] 步骤1.1，通过4*4矩阵键盘输入目标频率值至微控制器。
[0032] 步骤1.2，计算ADF4351的鉴相器的参考信号频率fPFD，公式如下：
[0033] fPFD＝REFIN*{(1+D)/R*(1+T)} (1)
[0034] 其中，REFIN表示参考输入频率，D表示参考输入频率
倍频器位，取值为0或1；R表示二进制10位可编程参考计数器的预设分频比，取值范围为1～1023；T表示参考二分频位，取值为0或1。为了使参考频率REFIN直接输入10位R分频器，此时倍频器禁用，即D设置为0；为了产生满足鉴相器的参考信号频率，R设置为1；由于倍频器禁用，故不触发二分频触发器位，即T设置为0。
[0035] 步骤1.3，根据ADF4351的VCO工作频率对VCO频段进行分频，确定寄存器的分频值RFDivider，微控制器配置ADF4351的寄存器R4；
[0036] 由于ADF4351的VCO工作频率在2.2GHz至4.4GHz范围内，因此，为得到目标输出的频率，应根据实际情况对VCO频段进行分频，即设置寄存器的分频值RFDivider。本发明中需要配置ADF4351的6个寄存器，每个寄存器有32位，不同寄存器中的各个位对应功能不同。
[0037] 通过微控制器将寄存器设定值写入到ADF4351中之前，首先需要将寄存器R4[DB5]设为0，不使能主RF输出，即初始化VCO的工作状态。
[0038] 当确定分频值RFDivider后，对寄存器R4[DB22:DB20]进行设置，寄存器R4的该三位对应功能是进行分频值的设计。
[0039] 设置频段选择逻辑时钟输入的分频器(BSCDV)，其约束条件如下：
[0040] BSCDV＞fPFD/0.125
[0041] 根据设置的BSCDV值配置寄存器R4[DB19:DB12]。
[0042] 步骤1.4，根据分频值RFDivider、参考信号频率fPFD以及目标输出频率，微控制器配置ADF4351的寄存器R0和R1；
[0043] ADF4351的输出频率计算公式如下：
[0044] RFOUT＝[INT+(FRAC/MOD)]*fPFD/RFDivider (2)
[0045] 其中，RFOUT是R分频器的输出频率值；INT是分频系数的整数值，FRAC/MOD为分频系数的小数值；MOD是预设的小数模数，取值范围为2至4095；FRAC取值范围为0到MOD-1；RFDivider是VCO频率的输出分频值，压控振荡器(VCO)的输出分频数可以为1、2、4、8、16、
32、64。
[0046] 通过公式(1)计算得到鉴相器的输出频率fPFD，通过公式(1)与公式(2)计算出RFOUT的INT与FRAC，ADF4351中寄存器R0将整数INT与小数值FRAC进行保存，对ADF4351的寄存器R0进行如下配置：
[0047] R0[DB0:DB2]设置成000，表示是对寄存器R0进行操作；R0[DB3:DB14]设置为输出频率值的整数部分INT值；R0[DB15:DB30]设置为输出频率值的小数部分FRAC的值；R0[DB31]为默认值0。
[0048] 小数模数MOD值在寄存器R1[DB3:DB14]中设置。优选的，MOD的值为100。
[0049] 步骤1.5，微控制器配置ADF4351的寄存器R2、R3，使频率合成模块采用快速
锁定环路滤波器，同时减小周跳，并设定噪声和杂散模式以及12位时钟分频器值。具体如下：
[0050] 为了提高系统响应的实时性，采用快速锁定环路滤波器：要使用快速锁定模式，寄存器R3[DB23]设置为1，要使能快速锁定，寄存器R3[DB16:DB15]设置为01。
[0051] 设定噪声和杂散模式：为获得最佳噪声性能，可以选择低噪声模式并将寄存器R2[DB30:DB29]设置为00。选择低噪声将禁用扰动，此模式会确保电荷泵工作在使噪声性能最佳的区域，当环路滤波器带宽较窄时，低噪声模式非常有用。频率合成器会确保低噪声，滤波器则会衰减杂散。噪声模式下允许用户优化设计，以改善杂散性能或者相位噪声性能。选择低杂散模式将使能扰动，扰动会将小数量化噪声随机化，使其等同于白噪声，而不是杂散噪声。因此，器件的杂散性便能得以改善。
[0052] 减小周跳：将寄存器R3[DB18]设置为1使能周跳，鉴相器的信号需要50％的占空比，故对应的寄存器R2[DB24]设置为1；寄存器R2[DB12:DB9]设置为0111使电荷泵电流为最小，对快锁、减小周跳、环路滤波器的设计中的电流均最小。减小周跳可以缩短锁定时间。
[0053] 设定12位时钟分频器值：寄存器R3[DB14:DB3]设置12位快速锁定
定时器值Timer，计算公式如下：
[0054] Timer＝(TVCO+TPLL)*fPFD/MOD
[0055] 其中，Timer表示快速锁定定时器值，TVCO表示VCO频段选择时间，TPLL表示宽带宽模式下的PLL锁定时间，fPFD表示鉴相器的输出频率，MOD表示模数。
[0056] VCO频段选择时间利用寄存器R3[DB23]位设置频段选择时钟模式来实现。
[0057] 步骤1.6，设置寄存器R5，将R5[DB2:DB0]设置为101，R5[DB23:DB22]设置
锁定检测(LD)引脚的工作方式为数字锁定检测方式(01)。
[0058] 进一步，所述步骤2，微控制器PC8～PC12引脚的高低电平值依次输入到功率衰减器的PD1-PD5引脚，功率衰减器的输入信号是ADF4351的输出的频率信号，其输出信号连接微控制器的电压采集口PC1；通过比较ADF4351的输出频率信号的电压值与AD模块采集到的电压值的差，从而控制不同的衰减量，在31毫伏的误差带内达到目标衰减值，从而形成了闭环控制的功率系统。
[0059] 进一步，所述步骤3，微控制器内置的AD采集模块对输入的频率信号对应的功率值处理转换，通过数字滤波算法将模拟功率信号转换为电压信号；具体如下：
[0060] 功率衰减器输出的频率信号输入微控制器的电压采集口PC1，频率信号对应的功率值转换为电压值并经ADC12(转换精度为12的ADC模块)转换后的
数字量存入ADC12MEM0寄存器中，电压的转换结果计算公式定义：
[0061]
[0062] 其中，NADC为转换后的数字量，该数字量的范围是0～4096，VR+和VR-分别表示参考电压正负端，Vin表示输入的模拟电压。
[0063] 为了更加直观地分析频率合成器输出的频率信号的电压数据，将数字电压转换为模拟电压，转换公式定义如下：
[0064]
[0065] 其中，VT是经转换后的频率合成模块输出功率对应的实际电压值，NADC为AD转换后的电压值数字量，该数字量的范围是0～4096，该数字量对应的电压值范围为0～3.3V。
[0066] 由于STM32内置了AD转换模块，因此不需要外接AD芯片及其外围电路而使系统更加精简，设计ADC12的转换过程，ADC12有四种转换模式：单通道单次转换、单通道多次转换、多通道单次转换以及多通道多次转换。本发明配置为单通道单次转换模式，即在频率信号输出稳定时开启AD转换，随后进入中断获取数据，然后关闭转换，进行下一个点频的采集。ADC模块对于每个转换通道，采样的时间需要满足以下公式，以获得高准确度；ADC的转换时间计算公式如下：
[0067] Tcovn＝Tsam+12.5Tc
[0068] 其中，Tcovn为总转换时间(单位μs)，Tsam为采样时间，根据每个通道的SMP(ADC中采样事件寄存器)位的设置来决定，Tc为周期。
[0069] 微控制器内置的AD采集模块对输入的频率信号进行采样、保持、转换操作，得到微控制器可处理的数据，并对其进行平滑处理；
[0070] 对采集到的数据做平滑处理时，需滤除采集系统
硬件本身和外部噪声带来的干扰，由于锁相系统输出信号的切换属于快速变化的信号，同时考虑到内存的局限性及AD采样的时变性且旨在一段时间内得到稳定、准确的输出值，以便正确读取和模拟量换算，因此，采用基于LMS的改进型加权平均滤波算法滤除噪声干扰；算法表达式为：
[0071]
[0072] 其中，N为偶数，表示采样个数，K为数组X的下标，M是指最大值与最小值的个数；Y表示经过滤波算法处理后得到的结果，去掉峰值后的数据存储到X(K)中，I(K)为数据在X(K)采样组中出现的次数。
[0073] 进一步，所述步骤4，微控制器通过8位并口控制存储管理模块的存储方式，由于数据存储的过程中数据量较多，为提高读写速度，采用以字节读取的存储方式；具体为：首先发送检测命令，包括模式配置命令(0X15)、新建文件名命令(0X2F)、
请求写入数据块命令(0X2E)，并要求分配内存大小，等待标志位返回判断存储介质是否成功连接；接着，将数据存储到创建的文件中后发送关闭文件命令(0X36)；在以上配置完成之后，通过35ms的延时等待模式设置完毕。
[0074] 有益效果：与
现有技术相比，本发明的技术方案具有以下有益的技术效果：
[0075] 本发明在设计过程中小数模数值保持不变，且在实现过程中实现了自动控制各个频段的频率输出，同时考虑了将输出频率的信号功率值通过衰减器实现不同的输出功率，再利用STM32单片机中内置的AD模块对信号采集，最终将功率值存储到U盘可命名的文本文件中进行存储，与现有的
频谱测量系统相比，本发明中小数模数值不受频段的限制；并且本发明考虑了频率合成器输出信号功率值的
稳定性问题以及实现了小数各个频段的合成输出，且
步进频率可达到1MHz，在FRAC为0时，步进频率为100KHz，相比小数模数随着频段不同而不同的控制结果更为精确与普遍，同时实现的频段输出范围更宽。
附图说明
[0076] 图1是本发明的控制器系统的结构示意图；
[0077] 图2是频率合成模块的组成示意图；
[0078] 图3是本发明改进的三阶环路滤波器；
[0079] 图4是STM32对ADF4351进行写操作的时序图；
[0080] 图5是A/D
数据采集模块的初始化
流程图；
[0081] 图6是CH378存储管理模块的软件设计流程图；
[0082] 图7是以测量852MHz前后频谱仪输出频率的对比；
[0083] 图8是ADF4351最低频段中65.25MHz的频谱测量图；
[0084] 图9是ADF4351最高频段中2690MHz的频谱测量图；
[0085] 图10是加权平均滤波算法流程图。
具体实施方式
[0086] 下面将结合本发明中的附图，对本发明的技术方案进行清楚、完整地描述，显然，所描述的
实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动条件下所获得的所有其它实施例，都属于本发明保护的范围。
[0087] 一种基于STM32的频率合成控制系统，结构如图1所示，包括微控制器、频率合成模块、功率衰减器、按键模块、液晶显示模块、存储管理模块、存储介质；所述微控制器的PC0端口与频率合成模块的DATA端口连接，微控制器的PC端口与功率衰减器的IO口连接，按键模块的行线与列线分别与微控制器的PA0～PA7引脚连接，频率合成器模块的输出端与功率衰减器模块的输入端连接；所述存储管理模块分别与微控制器和存储介质连接；
[0088] 所述微控制器，用于接收按键模块输入的目标输出频率值，并根据该目标值配置所述频率合成模块的寄存器，同时设置频率合成模块的片选于时钟信号引脚，通过微控制器内置的AD采集模块将频率合成模块输出的频率信号对应的功率值转换成电压值；
[0089] 所述频率合成模块，用于接收微控制器传输的寄存器配置数据，输出频率信号至微控制器；
[0090] 所述功率衰减器，用于通过微控制器PC口的输出电平值控制功率衰减器的IO口，将输入微控制器内置的AD采集模块的功率值衰减到目标功率值；
[0091] 所述按键模块，用于输入目标频率值至微控制器；
[0092] 所述液晶显示模块，用于显示按键模块输入的目标输出频率值；
[0093] 所述存储管理模块，用于将每个频率对应的电压值与功率值写入所述存储介质。
[0094] 所述频率合成模块包括鉴相器、环路滤波器、压控振荡器和分频器，所述鉴相器的输出端与环路滤波器的输入端相连，所述环路滤波器的输出端与压控振荡器的输入端相连，所述压控振荡器的输出端与分频器的输入端相连，所述分频器的输出端与鉴相器的输入端相连；所述分频器，用于形成相位的反馈电路，将压控振荡器的输出信号进行分频并反馈到鉴相器；所述环路滤波器，用于滤除直流电压信号中的交流成分，使得经过滤波器的输出信号拥有更纯净的电压信号，除了可以滤除纹波之外，环路滤波器还起着稳定环路控制传输特性的作用；所述压控振荡器，用于将环路滤波器输出的直流电压信号线性转化为频率信号；所述鉴相器，用于将参考信号fPFD与压控振荡器的输出经过分频后的信号的相位进行比较，产生控制电荷泵充放电的直流脉冲，直到相位被锁定为止。由于反馈电路的存在，此时锁相环拥有非常稳定的输出频率。所述压控振荡器的参考晶振选用的范围是10MHz～250MHz。参考晶振选用10MHz。频率合成模块的组成如图2所示。
[0095] 本实施例中，所述频率合成模块采用集成压控振荡器(VCO)的ADF4351芯片。该芯片内部包含有N分频器、数据寄存器、鉴相器、电荷泵、压控振荡器。分频器通过软件控制，可以更灵活的控制ADF4351从基波频率进行分频输出。该芯片通过六个寄存器的各个位进行控制，每个寄存器均为32位。该芯片具有SPI兼容性串行接口，用于数据写入器件。
[0096] 所述环路滤波器采用三阶无源滤波器，由电容C1、C2、C3，电阻R1、R2、R1A组成，其中电容C1、C2、电阻R2的一端分别与ADF4351的电荷泵输出端CPout连接，电容C1另一端接地，电容C2另一端与电阻R1连接，电阻R1另一端接地，电阻R2另一端与电容C3连接，电容C3另一端接地，电阻R1A一端与ADF4351的SW端口连接，另一端与电容C2、电阻R1的连接端相连。其中SW端口为ADF4351的快速锁定开关引脚。所述环路滤波器用于滤除系统产生的噪声，本发明采用ADIsimPLL软件仿真不同带宽及相位裕度性能的滤波器参数，根据锁定时间、相位噪声、稳定度、频率误差因素确定滤波器的参数，最终选择三阶无源滤波器，由无源器件电容、电阻组成，不选择有源器件运放或三极管，有源元器件会降低系统的性能。
[0097] 本实施例中，环路
滤波器组成如图3所示。所述环路滤波器中电阻R1、R2的阻值分别为2.7K、10K，电容C1、C2、C3的容值分别为82pF、1.5nF、33pF。本发明的环路滤波器改进的是采用拓扑结构，增加一个额外电阻R1A与ADF4351的SW端口连接。由于本发明的频率合成模块采用的是快锁模式，此时电荷泵电流增大M倍，为了保证环路的稳定，环路滤波器的阻尼电阻需要减小为初始值的1/4。因此，使额外电阻R1A与阻尼电阻R1的并联结果为R1初始值的1/4，电阻R1A的阻值为0.9K。
[0098] 本实施例中，所述微控制器采用STM32系列单片机。STM32单片机内部自带12位的A/D模块，提供模/数转换功能，并对采集电路得到的锁相系统输出功率进行数据处理；含有八种快速I/O口，性能高、成本低、低功耗、实时性高。
[0099] 本实施例中，所述存储管理模块采用CH378芯片。为实现高速、精准的数据存储，选择了CH378文件管理控制芯片，以八位并口方式与微控制器连接，通过#RD、#WD、#PCS、AO信号线完成数据的读写操作。
[0100] 本实施例中，所述功率衰减器模块采用HMC307QS16G芯片。该芯片由五个高低电平输入口控制，对应PD1～PD5引脚，实现从1～31dB的衰减量。功率衰减器的PD1～PD5引脚与微控制器的PC8～PC12引脚连接。
[0101] 本实施例中，所述按键模块采用4*4矩阵键盘、所述存储介质采用U盘。
[0102] 本发明所述控制系统工作原理如下：首先通过按键模块输入目标的输出频率值至微控制器，并将该目标频率值显示在液晶显示模块上，以确保得到的是有效输入，然后将该目标值经过频率合成模块的寄存器的配置后由微控制器的PC0口输入到频率合成模块的DATA口，同时设置了频率合成模块的片选于时钟信号引脚。此过程实现了频率合成模块与微控制器的SPI通信方式，最后频率合成模块输出合成频率，频率合成模块每次输出的点频信号对应一个功率值，该功率值经由微控制器内置的AD采集模块，在一定的采样时间内，AD采集模块将点频信号对应的功率值转换成电压值，实现了模数转换，最终由微控制器通过驱动存储管理模块将每个频率对应的电压值与功率值存储到存储介质中。同时，微控制器通过PC口的输出电平值控制功率衰减器的IO口，按键模块首先输入目标功率值，将输入AD采集模块的功率值衰减到目标功率值，最终实现全频段的频率信号输出的功率值都相同。
[0103] 本发明还提供了一种频率合成控制设计方法，包括以下步骤：
[0104] 步骤1，通过4*4矩阵键盘输入目标频率值，微控制器对ADF4351寄存器进行配置，通过ADF4351的RFOUTA+端口输出频率信号。
[0105] 步骤1.1，通过4*4矩阵键盘输入目标频率值至微控制器。
[0106] 步骤1.2，计算ADF4351的鉴相器的参考信号频率fPFD，公式如下：
[0107] fPFD＝REFIN*{(1+D)/R*(1+T)} (1)
[0108] 其中，REFIN表示参考输入频率，D表示参考输入频率倍频器位，取值为0或1；R表示二进制10位可编程参考计数器的预设分频比，取值范围为1～1023；T表示参考二分频位，取值为0或1。为了使参考频率REFIN直接输入10位R分频器，此时倍频器禁用，即D设置为0；为了产生满足鉴相器的参考信号频率，R设置为1；由于倍频器禁用，故不触发二分频触发器位，即T设置为0。
[0109] 步骤1.3，根据ADF4351的VCO工作频率对VCO频段进行分频，确定寄存器的分频值RFDivider，微控制器配置ADF4351的寄存器R4。
[0110] 由于ADF4351的VCO工作频率在2.2GHz至4.4GHz范围内，因此，为得到目标输出的频率，应根据实际情况对VCO频段进行分频，即设置寄存器的分频值RFDivider。本发明中需要配置ADF4351的6个寄存器，每个寄存器有32位，不同寄存器中的各个位对应功能不同。通过微控制器将寄存器设定值写入到ADF4351中之前，首先需要将寄存器R4[DB5]设为0，不使能主RF输出，即初始化VCO的工作状态。当确定分频值RFDivider后，需要对寄存器R4[DB22:DB20]进行设置，寄存器R4的该三位对应功能是进行分频值的设计。
[0111] 本实施例中，选取65.25MHz、2690MHz这两个频段进行设计，对应寄存器R4的[DB22:DB20]依次设置为64分频与基波，即寄存器R4[DB22:DB20]分别设置为110、000，其中设置为基波表示不进行分频。
[0112] 设置频段选择逻辑时钟输入的分频器(BSCDV)，其约束条件如下：
[0113] BSCDV＞fPFD/0.125
[0114] 根据鉴相器的输出频率计算公式(1)：可得fPFD＝10，即BSCDV＞10/0.125＝80，本实施例中，BSCDV＝100。
[0115] 根据设置的BSCDV值配置寄存器R4[DB19:DB12]。
[0116] 步骤1.4，根据分频值RFDivider、参考信号频率fPFD以及目标输出频率，微控制器配置ADF4351的寄存器R0和R1。
[0117] ADF4351的输出频率计算公式如下：
[0118] RFOUT＝[INT+(FRAC/MOD)]*fPFD/RFDivider (2)
[0119] 其中，RFOUT是R分频器的输出频率值；INT是分频系数的整数值，FRAC/MOD为分频系数的小数值；MOD是预设的小数模数，取值范围为2至4095；FRAC取值范围为0到MOD-1；RFDivider是VCO频率的输出分频值，压控振荡器(VCO)的输出分频数可以为1、2、4、8、16、
32、64。
[0120] 通过公式(1)计算得到鉴相器的输出频率fPFD，通过公式(1)与公式(2)计算出RFOUT的INT与FRAC，ADF4351中寄存器R0将整数INT与小数值FRAC进行保存，对ADF4351的寄存器R0进行如下配置：
[0121] R0[DB0:DB2]设置成000，表示是对寄存器R0进行操作；R0[DB3:DB14]设置为输出频率值的整数部分INT值；R0[DB15:DB30]设置为输出频率值的小数部分FRAC的值；R0[DB31]为默认值0。
[0122] 本发明中小数模数的设置至关重要，通过实验不断调整与优化参数，MOD值取100适用任何频段。小数模数MOD值在寄存器R1[DB3:DB14]中设置。
[0123] 步骤1.5，微控制器配置ADF4351的寄存器R2、R3，使频率合成模块采用快速锁定环路滤波器，同时减小周跳，并设定噪声和杂散模式以及12位时钟分频器值。
[0124] 为了提高系统响应的实时性，采用快速锁定环路滤波器：要使用快速锁定模式，寄存器R3[DB23]设置为1，要使能快速锁定，寄存器R3[DB16:DB15]设置为01。
[0125] 设定噪声和杂散模式：为获得最佳噪声性能，可以选择低噪声模式并将寄存器R2[DB30:DB29]设置为00。选择低噪声将禁用扰动，此模式会确保电荷泵工作在使噪声性能最佳的区域，当环路滤波器带宽较窄时，低噪声模式非常有用。频率合成器会确保低噪声，滤波器则会衰减杂散。噪声模式下允许用户优化设计，以改善杂散性能或者相位噪声性能。选择低杂散模式将使能扰动，扰动会将小数量化噪声随机化，使其等同于白噪声，而不是杂散噪声。因此，器件的杂散性便能得以改善。
[0126] 减小周跳：将寄存器R3[DB18]设置为1使能周跳，鉴相器的信号需要50％的占空比，故对应的寄存器R2[DB24]设置为1；寄存器R2[DB12:DB9]设置为0111使电荷泵电流为最小，对快锁、减小周跳、环路滤波器的设计中的电流均最小。减小周跳可以缩短锁定时间。
[0127] 设定12位时钟分频器值：寄存器R3[DB14:DB3]设置12位快速锁定定时器值Timer，计算公式如下：
[0128] Timer＝(TVCO+TPLL)*fPFD/MOD
[0129] 其中，Timer表示快速锁定定时器值，TVCO表示VCO频段选择时间，TPLL表示宽带宽模式下的PLL锁定时间，fPFD表示鉴相器的输出频率，MOD表示模数。
[0130] 本实施例中，fPFD＝10MHz,MOD＝100，以实现100KHz的通道间隔(10MHz/100)；设置VCO校准时间(频段选择时间)为20μs。VCO校准时间利用寄存器R3[DB23]位设置VCO频段选择时钟模式来实现。因此，得到快速锁定定时器值：
[0131] Timer＝(20μs+20μs)*10MHz/100＝4
[0132] 步骤1.6，设置寄存器R5，将R5[DB2:DB0]设置为101，R5[DB23:DB22]设置锁定检测(LD)引脚的工作方式为数字锁定检测方式(01)。
[0133] 步骤2，将输出的频率信号经过功率衰减器进行衰减，得到4*4矩阵键盘输入的目标频率值，将衰减后的频率信号传输至微控制器内置的AD采集模块；
[0134] 微控制器PC8～PC12引脚的高低电平值依次输入到功率衰减器的PD1-PD5引脚，功率衰减器的输入信号是ADF4351的输出的频率信号，其输出信号连接微控制器的电压采集口PC1；通过比较ADF4351的输出频率信号的电压值与AD模块采集到的电压值的差，从而控制不同的衰减量，在31毫伏的误差带内达到目标衰减值，从而形成了闭环控制的功率系统。
[0135] 步骤3，微控制器内置的AD采集模块对输入的频率信号对应的功率值处理转换，通过数字滤波算法将模拟功率信号转换为电压信号；
[0136] 功率衰减器输出的频率信号输入微控制器的电压采集口PC1，频率信号对应的功率值转换为电压值并经ADC12(转换精度为12的ADC模块)转换后的数字量存入ADC12MEM0寄存器中，电压的转换结果计算公式定义：
[0137]
[0138] 其中，NADC为转换后的数字量，该数字量的范围是0～4096，VR+和VR-分别表示参考电压正负端，Vin表示输入的模拟电压。
[0139] 为了更加直观地分析频率合成器输出的频率信号的输出频率数据，将数字电压转换为模拟电压，转换公式定义如下：
[0140]
[0141] 其中，VT是经转换后的频率合成模块输出功率对应的实际电压值，NADC为AD转换后的电压值数字量，该数字量的范围是0～4096，该数字量对应的电压值范围为0～3.3V。
[0142] 由于STM32内置了AD转换模块，因此不需要外接AD芯片及其外围电路而使系统更加精简，设计ADC12的转换过程，ADC12有四种转换模式：单通道单次转换、单通道多次转换、多通道单次转换以及多通道多次转换。本发明配置为单通道单次转换模式，即在频率信号输出稳定时开启AD转换，随后进入中断获取数据，然后关闭转换，进行下一个点频的采集，AD数据采集模块的初始化流程如图5所示。ADC模块对于每个转换通道，采样的时间需要满足以下公式，以获得高准确度；ADC的转换时间计算公式如下：
[0143] Tcovn＝Tsam+12.5Tc
[0144] 其中，Tcovn为总转换时间(单位μs)，Tsam为采样时间，根据每个通道的SMP(ADC中采样事件寄存器)位的设置来决定，Tc为周期。
[0145] 微控制器内置的AD采集模块对输入的频率信号进行采样、保持、转换操作，得到微控制器可处理的数据，并对其进行平滑处理；
[0146] 对采集到的数据做平滑处理时，需滤除采集系统硬件本身和外部噪声带来的干扰，由于锁相系统输出信号的切换属于快速变化的信号，同时考虑到内存的局限性及AD采样的时变性且旨在一段时间内得到稳定、准确的输出值，以便正确读取和模拟量换算，因此，采用基于LMS的改进型加权平均滤波算法滤除噪声干扰，该算法的流程图如图10所示；算法表达式为：
[0147]
[0148] 其中，N为偶数，表示采样个数，K为图10所示数组X的下标，M是指最大值与最小值的个数；将采集到的N个值存储到图10所示的数组arr中，Y表示经过滤波算法处理后得到的结果，去掉峰值后的数据存储到X(K)中，I(K)为数据在X(K)采样组中出现的次数。
[0149] 步骤4，存储管理模块将AD采集到频率信号的电压以及电压对应的功率值写入存储介质保存，便于分析。
[0150] 微控制器通过8位并口控制存储管理模块的存储方式，由于数据存储的过程中数据量较多，为提高读写速度，采用以字节读取的存储方式；具体为：首先发送检测命令，包括模式配置命令(0X15)、新建文件名命令(0X2F)、请求写入数据块命令(0X2E)，并要求分配内存大小，等待标志位返回判断存储介质是否成功连接；接着，将数据存储到创建的文件中后发送关闭文件命令(0X36)；在以上配置完成之后，通过35ms的延时等待模式设置完毕。CH378存储管理模块的软件设计流程如图6所示；
[0151] 本实施例中，寄存器的分频值RFDivider的选择如下表所示：
[0152]频段 寄存器
2200MHz～4400MHz 基波
1100MHz～2200MHz /2
550MHz～1100MHz /4
275MHz～550MHz /8
137.5MHz～275MHz /16
68.75MHz～137.5MHz /32
34.375MHz～68.75MHz /64
[0153] 实验中，当ADF4351的输出频率为65.25MHz时，需要进行16分频，即RFDivider＝16。这种情况是最容易出现高次谐波分量的。将VCO工作的
频率范围进行16分频后，此时频谱仪上会有其他频率的谱出现，不断的跳动，不稳定，直到搜索到65.25MHz的频率为止，此时的频谱将会稳定下来，不会发生跳到其他频率上的现象，故分析可得，相比较其他分频，进行16分频时，频谱的稳定需要一定时间。其中，这段时间内出现的不稳定的频谱即为
65.25MHz的高次谐波分量。当ADF4351的输出频率为2690MHz时，即频率信号属于VCO基波，出现高次谐波分量的概率是较低的，但是由于该信号属于基波频段，搜索该频段也需要一定时间。故在实验中通过配置各个寄存器各个位的参数，降低如上所述情况的发生。最终得到高精度、低相位噪声且稳定的频率输出，如图8、图9所示。
[0154] 本实施例选取65.25MHz、2690MHz这两个频段，由上述分析，本发明设计的频率合成器中的各个寄存器配置如下表：
[0155] RFout 65.25MHz 2690MHzR0 0XD081E0 0X868000
R1 0X8008321 0X8008321
R2 0X18004E42 0X18004E42
R3 0X848043 0X848043
R4 0XE084FC 0X8084FC
R5 0X580005 0X580005
[0156] 控制器对ADF4351芯片的控制是通过时钟线(CLK)、数据线(DATA)和使能线(LE)来实现，采用SPI通信方式。如图4和下表所示：
[0157] 参数 最小值/ns 说明t1 20 LE建立时间
t2 10 DATA到CLK建立时间
t3 10 DATA到CLK保持时间
t4 25 CLK高电平持续时间
t5 25 CLK低电平持续时间
t6 10 CLK到LE建立时间
t7 20 LE脉冲宽度
[0158] 仿真结果如图7～9所示。图7是以实验数据852MHz测量前后频谱仪输出频率的对比，图7-a展示了调整前频谱仪输出频率，图7-b展示了调整后频谱仪输出频率。从图7可以看出，与参数调整前的结果相比，本发明设计的射频锁相系统的合成频率的频谱具有更好的光滑度与平稳度。图8展示了ADF4351最低频段的频谱测量图以65.25MHz为例，可以看出64分频后的频谱图非常平滑，并且具有较高的精确度(0.002)。图9展示了ADF4351最高频段的频谱测量图以2690MHz为例，可以看出本发明设计的射频锁相系统的合成频率能够在基波范围内实现高稳定度的频谱，并且具有较小的误差。
[0159] 本发明公开了一种高精度频率合成控制系统及设计方法，通过将软件算法实现思想与各个寄存器值设计相结合，实现了某频段范围内整数及小数(精确到小数点后两位)自适应自动控制的频率合成输出。针对考虑的系统首次针对高精度提出了在设计过程中小数模数值保持不变，同时考虑了将输出频率的信号功率值通过衰减器实现不同的输出功率，再利用STM32单片机中内置的AD模块对信号采集，最终将功率值存储到U盘可命名的文本文件中进行存储。与现有的频谱测量系统相比，本发明中小数模数值不受频段的限制，相比小数模数随着频段不同而不同的控制结果更为精确与普遍，同时本发明考虑了频率合成器输出信号功率值的稳定性问题以及实现了小数各个频段的合成输出，最终可以得到较宽频段的频率输出。
[0160] 尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、
修改、替换和变型，本发明的范围由所附
权利要求及其等同物限定。
