半导体装置
阅读：394发布：2024-01-05
专利汇可以提供半导体装置专利检索，专利查询，专利分析的服务。并且在具有 氧 化物 半导体 膜的晶体管中，抑制氢及氮移动到氧化物半导体膜。此外，在使用具有氧化物半导体的晶体管的半导体装置中，抑制电特性的变动且提高可靠性。包括具有氧化物半导体膜的晶体管及设置在该晶体管上的氮化绝缘膜，并且通 过热 脱附谱分析法从该氮化绝缘膜释放出的氢分子量小于5×1021分子/cm3，优选小于或等于3×1021分子/cm3，更优选小于或等于1×1021分子/cm3，并且通过热脱附谱分析法从该氮化绝缘膜释放出的 氨 分子量小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于或等于1×1021分子/cm3。，下面是半导体装置专利的具体信息内容。
1.一种半导体装置的制造方法，包括如下步骤：
形成第一栅电极；
在所述第一栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成氧化物半导体膜，所述氧化物半导体膜与所述第一栅电极重叠；
形成接触于所述氧化物半导体膜的一对电极；以及
使用含有氮及氨的原料气体通过等离子体CVD法在所述氧化物半导体膜上形成氮化绝缘膜，
其中，在形成所述氮化绝缘膜的步骤中，相对于所述氨的所述氮的流量比为大于或等于5且小于或等于50，并且
其中，在通过热脱附谱分析法分析所述氮化绝缘膜的情况下，释放小于5×1021分子/
3 22 3
cm的氢分子及小于1×10 分子/cm的氨分子。
2.根据权利要求1所述的半导体装置的制造方法，
其中，相对于所述氨的所述氮的所述流量比为大于或等于10且小于或等于50。
3.根据权利要求1所述的半导体装置的制造方法，还包括如下步骤：
在形成所述氮化绝缘膜的步骤之前，在所述氧化物半导体膜上形成氧化绝缘膜，其中，所述氧化绝缘膜与所述氧化物半导体膜的一部分接触。
4.根据权利要求1所述的半导体装置的制造方法，还包括如下步骤：
在含有氮和氧的气氛下对所述氧化物半导体膜进行加热处理。
5.根据权利要求1所述的半导体装置的制造方法，
其中，所述原料气体还含有包含硅的沉积气体。
6.根据权利要求1所述的半导体装置的制造方法，还包括如下步骤：
在所述氮化绝缘膜上形成第二栅电极，所述第二栅电极与所述第一栅电极重叠。
7.一种半导体装置的制造方法，包括如下步骤：
形成绝缘膜；
在所述绝缘膜上形成氧化物半导体膜；
形成接触于所述氧化物半导体膜的一对电极；
在所述氧化物半导体膜上形成包含氮化绝缘膜的栅极绝缘膜；以及在所述栅极绝缘膜上形成栅电极，
其中，所述氮化绝缘膜使用含有氮及氨的原料气体通过等离子体CVD法形成，其中，在形成所述氮化绝缘膜的步骤中，相对于所述氨的所述氮的流量比为大于或等于5且小于或等于50，并且
21
其中，在通过热脱附谱分析法分析所述氮化绝缘膜的情况下，释放小于5×10 分子/cm3的氢分子及小于1×1022分子/cm3的氨分子。
8.根据权利要求7所述的半导体装置的制造方法，
其中，所述绝缘膜包括氧化绝缘膜；并且
其中，在形成所述氧化物半导体膜的步骤之前，向所述氧化绝缘膜中添加氧。
9.根据权利要求7所述的半导体装置的制造方法，
其中，相对于所述氨的所述氮的所述流量比为大于或等于10且小于或等于50。
10.根据权利要求7所述的半导体装置的制造方法，
其中，所述栅极绝缘膜还包括氧化绝缘膜，并且
其中，所述氧化绝缘膜位于所述氧化物半导体膜和所述氮化绝缘膜之间。
11.根据权利要求7所述的半导体装置的制造方法，还包括如下步骤：
在含有氮和氧的气氛下对所述氧化物半导体膜进行加热处理。
12.根据权利要求7所述的半导体装置的制造方法，
其中，所述原料气体还含有包含硅的沉积气体。
13.一种半导体装置的制造方法，包括如下步骤：
形成第一栅电极；
在所述第一栅电极上形成包括第一氮化绝缘膜的栅极绝缘膜；
在所述栅极绝缘膜上形成氧化物半导体膜，所述氧化物半导体膜与所述第一栅电极重叠；
形成接触于所述氧化物半导体膜的一对电极；以及
在所述氧化物半导体膜上形成第二氮化绝缘膜，
其中，所述第一氮化绝缘膜和所述第二氮化绝缘膜的每一个使用含有氮及氨的原料气体通过等离子体CVD法形成，
其中，在形成所述第一氮化绝缘膜的步骤和形成所述第二氮化绝缘膜的步骤的每一个中，相对于所述氨的所述氮的流量比为大于或等于5且小于或等于50，并且其中，在通过热脱附谱分析法分析所述第一氮化绝缘膜和所述第二氮化绝缘膜的每一个的情况下，释放小于5×1021分子/cm3的氢分子及小于1×1022分子/cm3的氨分子。
14.根据权利要求13所述的半导体装置的制造方法，
其中，相对于所述氨的所述氮的所述流量比为大于或等于10且小于或等于50。
15.根据权利要求13所述的半导体装置的制造方法，还包括如下步骤：
在形成所述第二氮化绝缘膜的步骤之前，在所述氧化物半导体膜上形成氧化绝缘膜，其中，所述氧化绝缘膜与所述氧化物半导体膜的一部分接触。
16.根据权利要求13所述的半导体装置的制造方法，还包括如下步骤：
在含有氮和氧的气氛下对所述氧化物半导体膜进行加热处理。
17.根据权利要求13所述的半导体装置的制造方法，还包括如下步骤：
其中，所述原料气体还含有包含硅的沉积气体。
18.根据权利要求13所述的半导体装置的制造方法，还包括如下步骤：
在所述第二氮化绝缘膜上形成第二栅电极，所述第二栅电极与所述第一栅电极重叠。
半导体装置
技术领域
[0002] 本发明涉及一种具有场效应晶体管的半导体装置以及半导体装置的制造方法。
背景技术
[0003] 用于以液晶显示装置及发光显示装置为代表的大部分的平板显示器的晶体管使用设置在玻璃衬底上的如非晶硅、单晶硅和多晶硅等硅半导体形成。此外，使用该硅半导体
而形成的晶体管被用于集成电路（IC）等。
而形成的晶体管被用于集成电路（IC）等。
[0006] 此外，已经指出，特别是在氧化物半导体中氢是载流子的供应源。因此，需要采取某些措施以防止在形成氧化物半导体时氢混入到氧化物半导体。并且，通过减少包含在氧
化物半导体膜或接触于氧化物半导体的栅极绝缘膜中的氢量，抑制阈值电压的变动（参照
专利文献3）。
化物半导体膜或接触于氧化物半导体的栅极绝缘膜中的氢量，抑制阈值电压的变动（参照
专利文献3）。
[0007] 此外，水是氢的供应源。由此，通过在具有氧化物半导体膜的晶体管上设置具有阻挡水的功能的氮化硅膜，可以防止水从外部侵入到氧化物半导体膜。
[0008] [参考文献][专利文献]
[专利文献1]日本专利申请公开第2007-123861号公报
[专利文献2]日本专利申请公开第2007-096055号公报
[专利文献3]日本专利申请公开第2009-224479号公报。
[专利文献1]日本专利申请公开第2007-123861号公报
[专利文献2]日本专利申请公开第2007-096055号公报
[专利文献3]日本专利申请公开第2009-224479号公报。
发明内容
[0009] 但是，与氢同样地，氮成为载流子的供应源。由此，当包含在氮化硅膜中的氮侵入到氧化物半导体膜时，发生具有氧化物半导体膜的晶体管的电特性的变动，典型地是，发生
阈值电压的负向漂移。此外，有晶体管之间的电特性偏差的问题。
阈值电压的负向漂移。此外，有晶体管之间的电特性偏差的问题。
[0010] 由此，本发明的一个方式的目的是在具有氧化物半导体膜的晶体管中抑制氢及氮移动到氧化物半导体膜中。本发明的一个方式的其他目的是在使用具有氧化物半导体的晶
体管形成的半导体装置中抑制电特性的变动且提高可靠性。
体管形成的半导体装置中抑制电特性的变动且提高可靠性。
[0011] 本发明的一个方式包括具有氧化物半导体膜的晶体管以及设置在该晶体管上的氮化绝缘膜，并且，通过加热从氮化绝缘膜释放出的氢分子量小于5×1021分子/cm3，优选小
于或等于3×1021分子/cm3，更优选小于或等于1×1021分子/cm3，并且，通过加热从氮化绝缘
膜释放出的氨分子量小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于
或等于1×1021分子/cm3。
于或等于3×1021分子/cm3，更优选小于或等于1×1021分子/cm3，并且，通过加热从氮化绝缘
膜释放出的氨分子量小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于
或等于1×1021分子/cm3。
[0012] 本发明的另一个方式包括栅电极、隔着栅极绝缘膜重叠于栅电极的一部分的氧化物半导体膜、接触于氧化物半导体膜的一对电极、以及设置在氧化物半导体膜上的氮化绝
缘膜。通过加热从氮化绝缘膜释放出的氢分子量小于5×1021分子/cm3，优选小于或等于3×
1021分子/cm3，更优选小于或等于1×1021分子/cm3，并且，通过加热从氮化绝缘膜释放出的
22 3 21 3
氨分子量小于1×10 分子/cm ，优选小于或等于5×10 分子/cm ，更优选小于或等于1×
1021分子/cm3。
缘膜。通过加热从氮化绝缘膜释放出的氢分子量小于5×1021分子/cm3，优选小于或等于3×
1021分子/cm3，更优选小于或等于1×1021分子/cm3，并且，通过加热从氮化绝缘膜释放出的
22 3 21 3
氨分子量小于1×10 分子/cm ，优选小于或等于5×10 分子/cm ，更优选小于或等于1×
1021分子/cm3。
[0013] 本发明的另一个方式在具有氧化物半导体膜的晶体管中包括氮化绝缘膜作为栅极绝缘膜。通过加热从氮化绝缘膜释放出的氢分子量小于5×1021分子/cm3，优选小于或等
21 3 21 3
于3×10 分子/cm ，更优选小于或等于1×10 分子/cm，并且，通过加热从氮化绝缘膜释放
出的氨分子量小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于或等于1
×1021分子/cm3。
21 3 21 3
于3×10 分子/cm ，更优选小于或等于1×10 分子/cm，并且，通过加热从氮化绝缘膜释放
出的氨分子量小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于或等于1
×1021分子/cm3。
[0014] 本发明的另一个方式包括氧化物半导体膜、接触于氧化物半导体膜的一对电极、至少设置在氧化物半导体膜上的栅极绝缘膜、以及隔着栅极绝缘膜重叠于氧化物半导体膜
的一部分的栅电极。栅极绝缘膜具有氮化绝缘膜。通过加热从氮化绝缘膜释放出的氢分子
量小于5×1021分子/cm3，优选小于或等于3×1021分子/cm3，更优选小于或等于1×1021分子/
cm3，并且，通过加热从氮化绝缘膜释放出的氨分子量小于1×1022分子/cm3，优选小于或等
于5×1021分子/cm3，更优选小于或等于1×1021分子/cm3。
的一部分的栅电极。栅极绝缘膜具有氮化绝缘膜。通过加热从氮化绝缘膜释放出的氢分子
量小于5×1021分子/cm3，优选小于或等于3×1021分子/cm3，更优选小于或等于1×1021分子/
cm3，并且，通过加热从氮化绝缘膜释放出的氨分子量小于1×1022分子/cm3，优选小于或等
于5×1021分子/cm3，更优选小于或等于1×1021分子/cm3。
[0015] 通过加热释放小于5×1021分子/cm3，优选小于或等于3×1021分子/cm3，更优选小于或等于1×1021分子/cm3的氢分子、以及小于1×1022分子/cm3，优选小于或等于5×1021分
子/cm3，更优选小于或等于1×1021分子/cm3的氨分子的氮化绝缘膜被设置在具有氧化物半
导体膜的晶体管上，由此可以减少从氮化绝缘膜向氧化物半导体膜移动的氢量及氮量。此
外，可以抑制包含在水中的氢从外部侵入到氧化物半导体膜。
子/cm3，更优选小于或等于1×1021分子/cm3的氨分子的氮化绝缘膜被设置在具有氧化物半
导体膜的晶体管上，由此可以减少从氮化绝缘膜向氧化物半导体膜移动的氢量及氮量。此
外，可以抑制包含在水中的氢从外部侵入到氧化物半导体膜。
[0016] 此外，作为具有氧化物半导体膜的晶体管的栅极绝缘膜，设置通过加热释放小于5×1021分子/cm3，优选小于或等于3×1021分子/cm3，更优选小于或等于1×1021分子/cm3的氢
分子、以及小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于或等于1×
1021分子/cm3的氨分子的氮化绝缘膜，由此可以减少从氮化绝缘膜向氧化物半导体膜移动
的氢量及氮量。此外，可以抑制包含在水中的氢从外部侵入到氧化物半导体膜。
分子、以及小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于或等于1×
1021分子/cm3的氨分子的氮化绝缘膜，由此可以减少从氮化绝缘膜向氧化物半导体膜移动
的氢量及氮量。此外，可以抑制包含在水中的氢从外部侵入到氧化物半导体膜。
[0018] 在附图中：图1A和1B是说明晶体管的一个方式的图；
图2A至2D是说明晶体管的制造方法的一个方式的截面图；
图3A和3B是说明晶体管的一个方式的图；
图4A至4D是说明晶体管的制造方法的一个方式的截面图；
图5是说明晶体管的一个方式的截面图；
图6A和6B是说明晶体管的一个方式的图；
图7A和7B是说明晶体管的一个方式的图；
图8A至8C是说明显示装置的一个方式的俯视图；
图9A和9B是说明显示装置的一个方式的截面图；
图10是说明显示装置的一个方式的截面图；
图11A至11C是说明显示装置的一个方式的截面图；
图12A和12B是说明半导体装置的一个方式的图；
图13A至13C都说明电子设备；
图14A至14C说明电子设备；
图15A和15B都说明样品的结构；
图16A至16C示出TDS分析结果；
图17A和17B示出TDS分析结果；
图18A和18B示出TDS分析结果；
图19A和19B示出TDS分析结果；
图20A至20C都示出晶体管的Vg-Id特性；
图21A至21C都示出晶体管的Vg-Id特性；
图22A至22C都示出晶体管的Vg-Id特性；
图23示出从氮化硅膜的氢分子的释放量及氨分子的释放量、以及晶体管的Vg-Id特性。
图2A至2D是说明晶体管的制造方法的一个方式的截面图；
图3A和3B是说明晶体管的一个方式的图；
图4A至4D是说明晶体管的制造方法的一个方式的截面图；
图5是说明晶体管的一个方式的截面图；
图6A和6B是说明晶体管的一个方式的图；
图7A和7B是说明晶体管的一个方式的图；
图8A至8C是说明显示装置的一个方式的俯视图；
图9A和9B是说明显示装置的一个方式的截面图；
图10是说明显示装置的一个方式的截面图；
图11A至11C是说明显示装置的一个方式的截面图；
图12A和12B是说明半导体装置的一个方式的图；
图13A至13C都说明电子设备；
图14A至14C说明电子设备；
图15A和15B都说明样品的结构；
图16A至16C示出TDS分析结果；
图17A和17B示出TDS分析结果；
图18A和18B示出TDS分析结果；
图19A和19B示出TDS分析结果；
图20A至20C都示出晶体管的Vg-Id特性；
图21A至21C都示出晶体管的Vg-Id特性；
图22A至22C都示出晶体管的Vg-Id特性；
图23示出从氮化硅膜的氢分子的释放量及氨分子的释放量、以及晶体管的Vg-Id特性。
具体实施方式
[0019] 下面，参照附图详细说明本发明的实施方式。但是，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱
离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被
解释为仅限定在下面的实施方式及实施例所记载的内容中。另外，在下面的实施方式及实
施例中，在不同的附图中使用相同的附图标记或相同的阴影线表示相同部分或具有相同功
能的部分，而省略反复说明。
离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被
解释为仅限定在下面的实施方式及实施例所记载的内容中。另外，在下面的实施方式及实
施例中，在不同的附图中使用相同的附图标记或相同的阴影线表示相同部分或具有相同功
能的部分，而省略反复说明。
[0020] 注意，在本说明书所说明的各附图中，为了明确起见，有时夸大表示各构成要素的尺寸、膜的厚度或区域。因此，本发明的实施方式并不一定限定于这些尺度。
[0021] 注意，本说明书中的如“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而使用的，在数目方面上这些序数词并不限定构成要素。因此，例如，“第一”可以适当地
调换为“第二”或“第三”等。
调换为“第二”或“第三”等。
[0022] 例如，当电路工作中的电流方向变化时，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，用语“源极”及“漏极”分别可以被用来定义漏极及源极。
[0023] 另外，电压是指两个点之间的电位差，电位是指在静电场中的某一点的单位电荷的静电能(电位能量)。注意，一般来说，某一点的电位与标准电位（例如，接地电位）之间的
电位差简单地被称为电位或电压，在很多的情况下，电位和电压被用作同义词。因此，在本
说明书中，除了特别指定的情况以外，电位可换称为电压，电压可换称为电位。
电位差简单地被称为电位或电压，在很多的情况下，电位和电压被用作同义词。因此，在本
说明书中，除了特别指定的情况以外，电位可换称为电压，电压可换称为电位。
[0024] 此外，具有氧化物半导体膜的晶体管是n沟道型晶体管；因此，在本说明书中，将被认为当栅电压为0V时漏电流不流过的晶体管定义为具有常截止（normally-off）特性的晶
体管。与此相反，将被认为当栅电压为0V时漏电流流过的晶体管定义为具有常导通
（normally-on）特性的晶体管。
体管。与此相反，将被认为当栅电压为0V时漏电流流过的晶体管定义为具有常导通
（normally-on）特性的晶体管。
[0025] 实施方式1在本实施方式中，参照附图说明本发明的一个方式的半导体装置及该半导体装置的制
造方法。
造方法。
[0026] 图1A和1B示出半导体装置所具有的晶体管1的俯视图及截面图。图1A是晶体管1的俯视图，图1B是沿着图1A的点划线A-B的截面图。注意，在图1A中，为了简化，省略衬底11、晶
体管1的构成要素的一部分（例如，栅极绝缘膜18）、绝缘膜23、氮化绝缘膜25等。
体管1的构成要素的一部分（例如，栅极绝缘膜18）、绝缘膜23、氮化绝缘膜25等。
[0027] 图1A和1B所示的晶体管1包括设置在衬底11上的栅电极15、形成在衬底11及栅电极15上的栅极绝缘膜18、隔着栅极绝缘膜18重叠于栅电极15的氧化物半导体膜19、以及接
触于氧化物半导体膜19的一对电极21。包括绝缘膜23及氮化绝缘膜25的保护膜26形成在栅
极绝缘膜18、氧化物半导体膜19及一对电极21上。
触于氧化物半导体膜19的一对电极21。包括绝缘膜23及氮化绝缘膜25的保护膜26形成在栅
极绝缘膜18、氧化物半导体膜19及一对电极21上。
[0028] 通过热脱附谱分析法（TDS（Thermal Desorption Spectroscopy）），本实施方式中的设置在晶体管1上的氮化绝缘膜25释放小于5×1021分子/cm3，优选小于或等于3×1021分
3 21 3 22 3
子/cm ，更优选小于或等于1×10 分子/cm的氢分子、以及小于1×10 分子/cm ，优选小于
或等于5×1021分子/cm3，更优选小于或等于1×1021分子/cm3的氨分子。从氮化绝缘膜25释
放出的氢的分子量以及氮的供应源的氨的分子量少；因此，向晶体管1中的氧化物半导体膜
19移动的氢量及氮量少。
3 21 3 22 3
子/cm ，更优选小于或等于1×10 分子/cm的氢分子、以及小于1×10 分子/cm ，优选小于
或等于5×1021分子/cm3，更优选小于或等于1×1021分子/cm3的氨分子。从氮化绝缘膜25释
放出的氢的分子量以及氮的供应源的氨的分子量少；因此，向晶体管1中的氧化物半导体膜
19移动的氢量及氮量少。
[0029] 包含在氧化物半导体膜19中的氢与键合于金属原子的氧起反应而构成水，并且缺陷形成在氧脱离的晶格（或氧脱离的部分）中。另外，氢的一部分与氧起反应而产生作为载
流子的电子。此外，包含在氧化物半导体膜19中的氮与金属元素或氧起反应而产生作为载
流子的电子。其结果是，具有氧化物半导体膜19的晶体管有容易成为常导通型的趋向。由
此，通过尽可能减少氧化物半导体膜19中的氢及氮，可以抑制阈值电压的负向漂移并可以
减少电特性的偏差。此外，可以减小晶体管的源极和漏极之间的泄漏电流，典型地是截止态
电流（off-state current）。
流子的电子。此外，包含在氧化物半导体膜19中的氮与金属元素或氧起反应而产生作为载
流子的电子。其结果是，具有氧化物半导体膜19的晶体管有容易成为常导通型的趋向。由
此，通过尽可能减少氧化物半导体膜19中的氢及氮，可以抑制阈值电压的负向漂移并可以
减少电特性的偏差。此外，可以减小晶体管的源极和漏极之间的泄漏电流，典型地是截止态
电流（off-state current）。
[0030] 通过热脱附谱分析法释放小于5×1021分子/cm3，优选小于或等于3×1021分子/cm3，更优选小于或等于1×1021分子/cm3的氢分子以及小于1×1022分子/cm3，优选小于或等
于5×1021分子/cm3的氨分子，更优选小于或等于1×1021分子/cm3的氮化绝缘膜设置在晶体
管1上，由此可以减少从氮化绝缘膜向氧化物半导体膜19移动的氢量及氨量，并且可以降低
氧化物半导体膜19中的氢及氮的浓度。此外，氮化绝缘膜25设置在晶体管1上；因此，可以抑
制水从外部侵入到氧化物半导体膜19。换言之，可以抑制包含在水中的氢侵入到氧化物半
导体膜19。其结果是，可以抑制阈值电压的负向漂移并可以减少电特性的偏差。此外，可以
降低晶体管的源极和漏极之间的泄漏电流，典型地是截止态电流。
于5×1021分子/cm3的氨分子，更优选小于或等于1×1021分子/cm3的氮化绝缘膜设置在晶体
管1上，由此可以减少从氮化绝缘膜向氧化物半导体膜19移动的氢量及氨量，并且可以降低
氧化物半导体膜19中的氢及氮的浓度。此外，氮化绝缘膜25设置在晶体管1上；因此，可以抑
制水从外部侵入到氧化物半导体膜19。换言之，可以抑制包含在水中的氢侵入到氧化物半
导体膜19。其结果是，可以抑制阈值电压的负向漂移并可以减少电特性的偏差。此外，可以
降低晶体管的源极和漏极之间的泄漏电流，典型地是截止态电流。
[0031] 作为氮化绝缘膜25，可以使用厚度为大于或等于50nm且小于或等于200nm的氮化硅、氮氧化硅、氮化铝、氮氧化铝等。此外，在本说明书中，“氧氮化硅膜”是指具有比氮多的
氧的膜，“氮氧化硅膜”是指具有比氧多的氮的膜。此外，“氧氮化铝膜”是指具有比氮多的氧
的膜。“氮氧化铝膜”是指具有比氧多的氮的膜。
氧的膜，“氮氧化硅膜”是指具有比氧多的氮的膜。此外，“氧氮化铝膜”是指具有比氮多的氧
的膜。“氮氧化铝膜”是指具有比氧多的氮的膜。
[0032] 在此，以下说明利用热脱附谱分析法（以下称为TDS分析）的所释放的氢分子及氨分子量的测量方法。
[0033] TDS分析中的所释放的气体量与谱的积分值成比例。因此，根据绝缘膜的谱的积分值和标准样品的基准值之间的比例可以计算出释放气体的量。标准样品的基准值是指包含
在样品中的预定原子的密度和谱的积分值的比例。
在样品中的预定原子的密度和谱的积分值的比例。
[0034] 例如，通过使用标准样品的包含预定密度的氢的硅片的TDS分析结果以及绝缘膜的TDS分析结果根据算式1可以算出从绝缘膜释放的氢分子量（NH2）。在此，由TDS分析得到的
质量数2的所有谱被假设为源自氢分子。此外，不加考虑质量数1以外的氢原子的同位素，因
为在自然界中这种分子的存在比例极微量。
质量数2的所有谱被假设为源自氢分子。此外，不加考虑质量数1以外的氢原子的同位素，因
为在自然界中这种分子的存在比例极微量。
[0035] [算式1] (1)
NH2是所释放的氢分子量。NH2（S）是将从标准样品脱离的氢分子量换算为密度而得到的
值。SH2（S）是当对标准样品进行TDS分析时的谱的积分值。在此，标准样品的基准值设定为
NH2（S）/SH2（S）。SH2是当对绝缘膜进行TDS分析时的谱的积分值。α是影响到TDS分析中的谱强度的系数。关于算式1的详细内容，参照日本专利申请公开H6-275697号。注意，使用由电子科
16 3
学公司（ESCO Ltd.,）制造的热脱附装置EMD-WA1000S/W并使用包含1×10 atoms/cm的氢
原子的硅片作为标准样品，来测量从上述绝缘膜释放的氢分子量。
NH2是所释放的氢分子量。NH2（S）是将从标准样品脱离的氢分子量换算为密度而得到的
值。SH2（S）是当对标准样品进行TDS分析时的谱的积分值。在此，标准样品的基准值设定为
NH2（S）/SH2（S）。SH2是当对绝缘膜进行TDS分析时的谱的积分值。α是影响到TDS分析中的谱强度的系数。关于算式1的详细内容，参照日本专利申请公开H6-275697号。注意，使用由电子科
16 3
学公司（ESCO Ltd.,）制造的热脱附装置EMD-WA1000S/W并使用包含1×10 atoms/cm的氢
原子的硅片作为标准样品，来测量从上述绝缘膜释放的氢分子量。
[0036] 此外，在上述算式1中，将利用TDS分析测量从绝缘膜释放的氨分子量时的谱的积分值代入SH2，来可以得到所释放的氨分子量。
[0037] 以下说明晶体管1的其他详细结构。
[0038] 衬底11的材料只要是至少具有足够承受后面的热处理的耐热性的材料，就没有特别的限制。例如，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等作为衬底11。此外，
也可以使用由硅或碳化硅等制造的单晶半导体衬底或多晶半导体衬底、由硅锗等制造的化
合物半导体衬底、SOI（Silicon On Insulator:绝缘体上硅）衬底等作为衬底11。并且，也可
以使用在这些衬底上设置有半导体元件的衬底作为衬底11。
也可以使用由硅或碳化硅等制造的单晶半导体衬底或多晶半导体衬底、由硅锗等制造的化
合物半导体衬底、SOI（Silicon On Insulator:绝缘体上硅）衬底等作为衬底11。并且，也可
以使用在这些衬底上设置有半导体元件的衬底作为衬底11。
[0039] 另外，也可以使用柔性衬底作为衬底11，并且也可以在柔性衬底上直接形成晶体管1。或者，也可以在衬底11与晶体管1之间设置剥离层。该剥离层可以用于如下情况，即将
制造在该剥离层上的半导体装置的一部分或全部从衬底11分离并转置到其他衬底上。在此
情况下，晶体管1可以转置到耐热性低的衬底或柔性衬底上。
制造在该剥离层上的半导体装置的一部分或全部从衬底11分离并转置到其他衬底上。在此
情况下，晶体管1可以转置到耐热性低的衬底或柔性衬底上。
[0040] 基底绝缘膜也可以设置在衬底11及栅电极15之间。作为基底绝缘膜，可以举出氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化镓膜、氧化铪膜、氧化钇膜、氧化铝膜、氧
氮化铝膜等作为例子。另外，当使用氮化硅、氧化镓、氧化铪、氧化钇、氧化铝等作为基底绝
缘膜时，可以抑制杂质，典型为碱金属、水、氢等从衬底11扩散到氧化物半导体膜19中。
氮化铝膜等作为例子。另外，当使用氮化硅、氧化镓、氧化铪、氧化钇、氧化铝等作为基底绝
缘膜时，可以抑制杂质，典型为碱金属、水、氢等从衬底11扩散到氧化物半导体膜19中。
[0041] 栅电极15可以使用选自铝、铬、铜、钽、钛、钼、钨中的金属元素；包含上述任何金属元素作为成分的合金；包含上述金属元素的组合的合金；等而形成。另外，也可以使用选自
锰和锆中的一个或更多个的金属元素。此外，栅电极15也可以具有单层结构或两层或更多
层的叠层结构。可以举出包含硅的铝膜的单层结构；在铝膜上层叠钛膜的两层结构；在氮化
钛膜上层叠钛膜的两层结构；在氮化钛膜上层叠钨膜的两层结构；在氮化钽膜或氮化钨膜
上层叠钨膜的两层结构；以及依次层叠钛膜、铝膜和钛膜的三层结构作为例子。此外，也可
以使用包含铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种元素的膜、合金膜或氮化膜。
锰和锆中的一个或更多个的金属元素。此外，栅电极15也可以具有单层结构或两层或更多
层的叠层结构。可以举出包含硅的铝膜的单层结构；在铝膜上层叠钛膜的两层结构；在氮化
钛膜上层叠钛膜的两层结构；在氮化钛膜上层叠钨膜的两层结构；在氮化钽膜或氮化钨膜
上层叠钨膜的两层结构；以及依次层叠钛膜、铝膜和钛膜的三层结构作为例子。此外，也可
以使用包含铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种元素的膜、合金膜或氮化膜。
[0042] 栅电极15也可以使用如铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、包含氧化硅的铟
锡氧化物等透光导电材料而形成。也可以采用使用上述透光导电材料和上述金属元素形成
的叠层结构。
锡氧化物等透光导电材料而形成。也可以采用使用上述透光导电材料和上述金属元素形成
的叠层结构。
[0043] 另外，In-Ga-Zn类氧氮化物半导体膜、In-Sn类氧氮化物半导体膜、In-Ga类氧氮化物半导体膜、In-Zn类氧氮化物半导体膜、Sn类氧氮化物半导体膜、In类氧氮化物半导体膜、
金属氮化膜(例如InN膜或ZnN膜)等也可以设置在栅电极15与栅极绝缘膜18之间。这些膜都
具有高于或等于5eV，优选高于或等于5.5eV的功函数，该值高于氧化物半导体的电子亲和
力；由此，包含氧化物半导体的晶体管的阈值电压可以向正方向偏移。因此，可以获得具有
所谓常截止特性的开关元件。例如，在使用In-Ga-Zn类氧氮化物半导体膜的情况下，使用氮
浓度至少高于氧化物半导体膜19，具体为具有高于或等于7at.%的氮浓度的In-Ga-Zn类氧
氮化物半导体膜。
金属氮化膜(例如InN膜或ZnN膜)等也可以设置在栅电极15与栅极绝缘膜18之间。这些膜都
具有高于或等于5eV，优选高于或等于5.5eV的功函数，该值高于氧化物半导体的电子亲和
力；由此，包含氧化物半导体的晶体管的阈值电压可以向正方向偏移。因此，可以获得具有
所谓常截止特性的开关元件。例如，在使用In-Ga-Zn类氧氮化物半导体膜的情况下，使用氮
浓度至少高于氧化物半导体膜19，具体为具有高于或等于7at.%的氮浓度的In-Ga-Zn类氧
氮化物半导体膜。
[0044] 栅极绝缘膜18例如可以被形成为具有使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn类金属氧化物等的单层结构或叠层结构。注意，为了提高栅
极绝缘膜18与氧化物半导体膜19之间的界面特性，栅极绝缘膜18中的至少接触于氧化物半
导体膜19的区域优选使用氧化绝缘膜形成。
极绝缘膜18与氧化物半导体膜19之间的界面特性，栅极绝缘膜18中的至少接触于氧化物半
导体膜19的区域优选使用氧化绝缘膜形成。
[0045] 通过在栅极绝缘膜18中设置具有阻挡氧、氢、水等的功能的绝缘膜，可以防止氧从氧化物半导体膜19向外扩散且可以防止氢、水等从外部侵入到氧化物半导体膜19。作为具
有阻挡氧、氢、水等的功能的绝缘膜，可以举出氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化
钇、氧氮化钇、氧化铪、氧氮化铪作为例子。
有阻挡氧、氢、水等的功能的绝缘膜，可以举出氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化
钇、氧氮化钇、氧化铪、氧氮化铪作为例子。
[0046] 此外，栅极绝缘膜18具有叠层结构，其中，第一氮化硅膜使用缺陷少的氮化硅膜形成，使用如氮化绝缘膜25那样氢分子及氨分子释放量少的氮化硅膜的第二氮化硅膜形成在
第一氮化硅膜上，氧化绝缘膜设置在第二氮化硅膜上，由此，栅极绝缘膜18可以使用缺陷少
且氢分子及氨分子的释放量少的栅极绝缘膜形成。其结果是，可以抑制包含在栅极绝缘膜
18中的氢及氮移动到氧化物半导体膜19。
第一氮化硅膜上，氧化绝缘膜设置在第二氮化硅膜上，由此，栅极绝缘膜18可以使用缺陷少
且氢分子及氨分子的释放量少的栅极绝缘膜形成。其结果是，可以抑制包含在栅极绝缘膜
18中的氢及氮移动到氧化物半导体膜19。
[0047] 通过使用氮化硅膜作为栅极绝缘膜18，可以获得如下效果。氮化硅膜具有比氧化硅膜高的介电常数，为了得到相等的电容量需要更大的厚度。因此，可以增大栅极绝缘膜的
在物理上的厚度。因此可以抑制晶体管1的绝缘耐压的下降且提高绝缘耐压，来抑制半导体
装置的静电破坏。
在物理上的厚度。因此可以抑制晶体管1的绝缘耐压的下降且提高绝缘耐压，来抑制半导体
装置的静电破坏。
[0048] 此外，在将铜用于栅电极15且将氮化硅膜用作接触于栅电极15的栅极绝缘膜18的情况下，作为栅极绝缘膜18，优选使用通过加热而释放的氨分子的量尽可能低的氮化硅膜。
由此，作为该氮化硅膜，可以使用可用于氮化绝缘膜25的氮化硅膜。其结果是，可以抑制铜
与氨分子之间的反应。
由此，作为该氮化硅膜，可以使用可用于氮化绝缘膜25的氮化硅膜。其结果是，可以抑制铜
与氨分子之间的反应。
[0049] 当在使用氧化物半导体的晶体管中在氧化物半导体膜与栅极绝缘膜之间的界面或栅极绝缘膜中存在有陷阱能级（trap level：也称为界面态）时，发生晶体管的阈值电压
的变动，典型的是，阈值电压的负向漂移、以及亚阈值摆幅值（S值）的增大，该亚阈值摆幅值
显示当晶体管开启时为了使漏电流变化一位数而所需的栅电压。其结果是，有每个晶体管
之间电特性变化的问题。由此，通过使用缺陷少的氮化硅膜作为栅极绝缘膜，可以减小阈值
电压的负向漂移以及晶体管的电特性的偏差。
的变动，典型的是，阈值电压的负向漂移、以及亚阈值摆幅值（S值）的增大，该亚阈值摆幅值
显示当晶体管开启时为了使漏电流变化一位数而所需的栅电压。其结果是，有每个晶体管
之间电特性变化的问题。由此，通过使用缺陷少的氮化硅膜作为栅极绝缘膜，可以减小阈值
电压的负向漂移以及晶体管的电特性的偏差。
[0050] 栅极绝缘膜18也可以使用如硅酸铪（HfSiOx）、添加有氮的硅酸铪（HfSixOyNz）、添加有氮的铝酸铪（HfAlxOyNz）、氧化铪、氧化钇等high-k材料而形成，由此可以降低晶体管的
栅极漏电流。
栅极漏电流。
[0051] 栅极绝缘膜18的厚度优选大于或等于5nm且小于或等于400nm，更优选大于或等于10nm且小于或等于300nm，进一步优选大于或等于50nm且小于或等于250nm。
[0052] 氧化物半导体膜19优选至少包含铟（In）或锌（Zn）。或者，氧化物半导体膜19优选包含In和Zn的双方。为了减少包括该氧化物半导体膜的晶体管的电特性偏差，除了In或Zn
以外，氧化物半导体膜19优选具有一种或更多种的稳定剂（stabilizer）。
以外，氧化物半导体膜19优选具有一种或更多种的稳定剂（stabilizer）。
[0053] 作为稳定剂，可以举出镓（Ga）、锡（Sn）、铪（Hf）、铝（Al）或锆（Zr）等。另外，作为其他稳定剂，可以举出镧系元素的镧（La）、铈（Ce）、镨（Pr）、钕（Nd）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）、镱（Yb）、镥（Lu）等。
[0054] 作为氧化物半导体，例如，可以使用如下材料：氧化铟、氧化锡、氧化锌；二元金属氧化物诸如In-Zn类金属氧化物、Sn-Zn类金属氧化物、Al-Zn类金属氧化物、Zn-Mg类金属氧
化物、Sn-Mg类金属氧化物、In-Mg类金属氧化物、In-Ga类金属氧化物、In-W类金属氧化物；
三元金属氧化物诸如In-Ga-Zn类金属氧化物（也称为IGZO）、In-Al-Zn类金属氧化物、In-
Sn-Zn类金属氧化物、Sn-Ga-Zn类金属氧化物、Al-Ga-Zn类金属氧化物、Sn-Al-Zn类金属氧
化物、In-Hf-Zn类金属氧化物、In-La-Zn类金属氧化物、In-Ce-Zn类金属氧化物、In-Pr-Zn
类金属氧化物、In-Nd-Zn类金属氧化物、In-Sm-Zn类金属氧化物、In-Eu-Zn类金属氧化物、
In-Gd-Zn类金属氧化物、In-Tb-Zn类金属氧化物、In-Dy-Zn类金属氧化物、In-Ho-Zn类金属
氧化物、In-Er-Zn类金属氧化物、In-Tm-Zn类金属氧化物、In-Yb-Zn类金属氧化物、In-Lu-
Zn类金属氧化物；以及四元金属氧化物诸如In-Sn-Ga-Zn类金属氧化物、In-Hf-Ga-Zn类金
属氧化物、In-Al-Ga-Zn类金属氧化物、In-Sn-Al-Zn类金属氧化物、In-Sn-Hf-Zn类金属氧
化物、In-Hf-Al-Zn类金属氧化物。
化物、Sn-Mg类金属氧化物、In-Mg类金属氧化物、In-Ga类金属氧化物、In-W类金属氧化物；
三元金属氧化物诸如In-Ga-Zn类金属氧化物（也称为IGZO）、In-Al-Zn类金属氧化物、In-
Sn-Zn类金属氧化物、Sn-Ga-Zn类金属氧化物、Al-Ga-Zn类金属氧化物、Sn-Al-Zn类金属氧
化物、In-Hf-Zn类金属氧化物、In-La-Zn类金属氧化物、In-Ce-Zn类金属氧化物、In-Pr-Zn
类金属氧化物、In-Nd-Zn类金属氧化物、In-Sm-Zn类金属氧化物、In-Eu-Zn类金属氧化物、
In-Gd-Zn类金属氧化物、In-Tb-Zn类金属氧化物、In-Dy-Zn类金属氧化物、In-Ho-Zn类金属
氧化物、In-Er-Zn类金属氧化物、In-Tm-Zn类金属氧化物、In-Yb-Zn类金属氧化物、In-Lu-
Zn类金属氧化物；以及四元金属氧化物诸如In-Sn-Ga-Zn类金属氧化物、In-Hf-Ga-Zn类金
属氧化物、In-Al-Ga-Zn类金属氧化物、In-Sn-Al-Zn类金属氧化物、In-Sn-Hf-Zn类金属氧
化物、In-Hf-Al-Zn类金属氧化物。
[0055] 注意，例如In-Ga-Zn类金属氧化物是指具有In、Ga和Zn的氧化物作为主要成分，并且对In、Ga及Zn的比率没有特别的限制。In-Ga-Zn类金属氧化物也可以包含In、Ga、Zn以外
的金属元素。
的金属元素。
[0056] 或者，也可以使用以InMO（3 ZnO）（m m＞0，m不是整数）表示的材料作为氧化物半导体。注意，M表示选自Ga、Fe、Mn和Co中的一种或更多种金属元素。另外，作为氧化物半导体，
也可以使用以In2SnO（5 ZnO）（n n＞0，n是整数）表示的材料。
也可以使用以In2SnO（5 ZnO）（n n＞0，n是整数）表示的材料。
[0057] 例如，可以使用以In:Ga:Zn＝1:1:1（=1/3:1/3:1/3）、In:Ga:Zn＝2:2:1（=2/5:2/5:1/5）或In:Ga:Zn＝3:1:2（=1/2:1/6:1/3）的原子数比包含铟、镓和锌的In-Ga-Zn类金属
氧化物、或者与上述组成相似的任何氧化物。或者，也可以使用以In:Sn:Zn＝1:1:1（=1/3:
1/3:1/3）、In:Sn:Zn＝2:1:3（=1/3:1/6:1/2）或In:Sn:Zn＝2:1:5（＝1/4:1/8:5/8）的原子
数比包含铟、锡和锌的In-Sn-Zn类金属氧化物。另外，金属氧化物的原子数比中的各原子的
比率在±20%的范围内变动作为误差。
氧化物、或者与上述组成相似的任何氧化物。或者，也可以使用以In:Sn:Zn＝1:1:1（=1/3:
1/3:1/3）、In:Sn:Zn＝2:1:3（=1/3:1/6:1/2）或In:Sn:Zn＝2:1:5（＝1/4:1/8:5/8）的原子
数比包含铟、锡和锌的In-Sn-Zn类金属氧化物。另外，金属氧化物的原子数比中的各原子的
比率在±20%的范围内变动作为误差。
[0058] 但是，不局限于上述组成，根据所需要的半导体特性及电特性（例如，场效应迁移率、阈值电压、偏差）可以使用具有适当的组成的氧化物。为了得到所需要的半导体特性，优
选适当地设定载流子密度、杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间距离、密
度等。
选适当地设定载流子密度、杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间距离、密
度等。
[0061] 另外，氧化物半导体膜19也可以具有非晶结构、单晶结构或多晶结构。
[0062] 作为氧化物半导体膜19，也可以使用具有结晶部的C轴取向结晶氧化物半导体膜（C Axis Aligned Crystalline Oxide Semiconductor film：也称为CAAC-OS膜）。
[0063] CAAC-OS膜是包含多个结晶部的一种氧化物半导体膜，并且大部分的各结晶部能够容纳于一边短于100nm的立方体内。因此，有时包括在CAAC-OS膜中的结晶部能够容纳于
一边短于10nm、短于5nm或短于3nm的立方体内。CAAC-OS膜的缺陷态密度低于微晶氧化物半
导体膜。下面，说明CAAC-OS膜的详细结构。
一边短于10nm、短于5nm或短于3nm的立方体内。CAAC-OS膜的缺陷态密度低于微晶氧化物半
导体膜。下面，说明CAAC-OS膜的详细结构。
[0064] 在CAAC-OS膜的透射电子显微镜（TEM：Transmission Electron Microscope）图像中，观察不到结晶部之间的明确的边界，即晶界（grain boundary）。因此，在CAAC-OS膜中，
不容易发生起因于晶界的电子迁移率的降低。
不容易发生起因于晶界的电子迁移率的降低。
[0065] 根据在大致平行于样品面的方向观察的CAAC-OS膜的TEM图像（截面TEM图像），在结晶部中金属原子排列为层状。各金属原子层具有反映被形成CAAC-OS膜的面（以下，被形
成CAAC-OS膜的面也称为形成面）或CAAC-OS膜的顶面的形状，且被排列为平行于CAAC-OS膜
的形成面或顶面。
成CAAC-OS膜的面也称为形成面）或CAAC-OS膜的顶面的形状，且被排列为平行于CAAC-OS膜
的形成面或顶面。
[0067] 根据截面TEM图像及平面TEM图像，CAAC-OS膜的结晶部中观察到取向性。
[0068] 使用X射线衍射(XRD:X-Ray Diffraction)装置对CAAC-OS膜进行结构分析。例如，当通过out-of-plane法（面外法）分析包括InGaZnO4结晶的CAAC-OS膜时，在衍射角（2θ）为
31°附近时频繁地出现峰值。该峰值来源于InGaZnO4结晶的(009)面，这显示CAAC-OS膜中的
结晶具有c轴取向性，并且该c轴朝向大致垂直于CAAC-OS膜的形成面或顶面的方向。
31°附近时频繁地出现峰值。该峰值来源于InGaZnO4结晶的(009)面，这显示CAAC-OS膜中的
结晶具有c轴取向性，并且该c轴朝向大致垂直于CAAC-OS膜的形成面或顶面的方向。
[0069] 另一方面，当通过在垂直于c轴的方向上X线入射到样品的in-plane法（面内法）分析CAAC-OS膜时，在2θ为56°附近时频繁地出现峰值。该峰值来源于InGaZnO4结晶的(110)
面。在此，在2θ固定于56°附近，以样品面的法线向量为轴（φ轴）旋转样品的条件下进行分
析（φ扫描）。在该样品是InGaZnO4的单晶氧化物半导体膜的情况下，出现六个峰值。该六个
峰值来源于相等于（110）面的结晶面。另一方面，在该样品是CAAC-OS膜的情况下，即使在2θ
固定为56°附近而进行φ扫描也不能观察到明确的峰值。
面。在此，在2θ固定于56°附近，以样品面的法线向量为轴（φ轴）旋转样品的条件下进行分
析（φ扫描）。在该样品是InGaZnO4的单晶氧化物半导体膜的情况下，出现六个峰值。该六个
峰值来源于相等于（110）面的结晶面。另一方面，在该样品是CAAC-OS膜的情况下，即使在2θ
固定为56°附近而进行φ扫描也不能观察到明确的峰值。
[0070] 根据上述结果，在具有c轴取向的CAAC-OS膜中，虽然a轴及b轴的方向在结晶部之间不同，但是c轴在平行于形成面的法线向量或顶面的法线向量的方向取向。因此，在上述
截面TEM图像中观察到的排列为层状的各金属原子层相当于与结晶的a-b面平行的面。
截面TEM图像中观察到的排列为层状的各金属原子层相当于与结晶的a-b面平行的面。
[0071] 注意，结晶部在形成CAAC-OS膜的同时形成或者通过如加热处理等晶化处理形成。如上所述，结晶的c轴在平行于CAAC-OS膜的形成面的法线向量或顶面的法线向量的方向取
向。由此，例如，在通过蚀刻等改变CAAC-OS膜的形状的情况下，c轴不一定平行于CAAC-OS膜
的形成面的法线向量或顶面的法线向量。
向。由此，例如，在通过蚀刻等改变CAAC-OS膜的形状的情况下，c轴不一定平行于CAAC-OS膜
的形成面的法线向量或顶面的法线向量。
[0072] 此外，CAAC-OS膜中的晶化度未必均匀。例如，在构成CAAC-OS膜的结晶生长从CAAC-OS膜的顶面附近产生的情况下，有时顶面附近的晶化度高于形成面附近的晶化度。另
外，当杂质添加在CAAC-OS膜时，被添加杂质的区域的晶化度变化，而CAAC-OS膜中的晶化度
根据区域变化。
外，当杂质添加在CAAC-OS膜时，被添加杂质的区域的晶化度变化，而CAAC-OS膜中的晶化度
根据区域变化。
[0073] 注意，当通过out-of-plane法分析具有InGaZnO4结晶的CAAC-OS膜时，除了在31°附近的2θ峰值之外，也可以在36°附近观察到2θ峰值。在36°附近的2θ峰值显示不具有c轴取
向的结晶包括在CAAC-OS膜的一部分中。优选的是，在CAAC-OS膜中，2θ的峰值出现于31°附
近并且在2θ的峰值不出现于36°附近。
向的结晶包括在CAAC-OS膜的一部分中。优选的是，在CAAC-OS膜中，2θ的峰值出现于31°附
近并且在2θ的峰值不出现于36°附近。
[0074] 在使用CAAC-OS膜的晶体管中，起因于可见光或紫外光的照射的电特性的变动小。因此，该晶体管具有高可靠性。
[0075] 或者，氧化物半导体膜19也可以具有多个氧化物半导体膜的层叠结构。例如，氧化物半导体膜19也可以具有使用不同组成的金属氧化物形成的第一氧化物半导体膜和第二
氧化物半导体膜的叠层结构。或者，例如，第一氧化物半导体膜也可以使用二元金属氧化
物、三元金属氧化物和四元金属氧化物中的任一种形成，而第二氧化物半导体膜也可以使
用与第一氧化物半导体膜的氧化物不同的氧化物形成。
氧化物半导体膜的叠层结构。或者，例如，第一氧化物半导体膜也可以使用二元金属氧化
物、三元金属氧化物和四元金属氧化物中的任一种形成，而第二氧化物半导体膜也可以使
用与第一氧化物半导体膜的氧化物不同的氧化物形成。
[0076] 此外，第一氧化物半导体膜和第二氧化物半导体膜的构成元素也可以相同，并且第一氧化物半导体膜和第二氧化物半导体膜的构成元素的组成也可以不同。例如，第一氧
化物半导体膜也可以以3：1：2的原子数比包含In、Ga和Zn，第二氧化物半导体膜也可以以1：
1：1的原子数比包含In、Ga和Zn。此外，第一氧化物半导体膜也可以以2：1：3的原子数比包含
In、Ga和Zn，而第二氧化物半导体膜也可以以1：3：2的原子数比包含In、Ga和Zn。另外，氧化
物半导体膜中的各原子数比的比率在±20%的范围内变动作为误差。
化物半导体膜也可以以3：1：2的原子数比包含In、Ga和Zn，第二氧化物半导体膜也可以以1：
1：1的原子数比包含In、Ga和Zn。此外，第一氧化物半导体膜也可以以2：1：3的原子数比包含
In、Ga和Zn，而第二氧化物半导体膜也可以以1：3：2的原子数比包含In、Ga和Zn。另外，氧化
物半导体膜中的各原子数比的比率在±20%的范围内变动作为误差。
[0077] 此时，第一氧化物半导体膜和第二氧化物半导体膜中的离栅电极近的一侧（沟道一侧）的一个氧化物半导体膜优选以In＞Ga的比率包含In和Ga。离栅电极远的一侧（背沟道
一侧）的另一个氧化物半导体膜优选以In≤Ga的比率包含In和Ga。
一侧）的另一个氧化物半导体膜优选以In≤Ga的比率包含In和Ga。
[0078] 此外，氧化物半导体膜19也可以具有第一氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜的三层结构，其中，这些氧化物半导体膜的构成元素相同，并且第一
氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜的组成彼此不同。例如，第一
氧化物半导体膜也可以以1：3：2的原子数比包含In、Ga和Zn，第二氧化物半导体膜也可以以
3：1：2的原子数比包含In、Ga和Zn，而第三氧化物半导体膜也可以以1：1：1的原子数比包含
In、Ga和Zn。
氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜的组成彼此不同。例如，第一
氧化物半导体膜也可以以1：3：2的原子数比包含In、Ga和Zn，第二氧化物半导体膜也可以以
3：1：2的原子数比包含In、Ga和Zn，而第三氧化物半导体膜也可以以1：1：1的原子数比包含
In、Ga和Zn。
[0079] 与在原子数比上具有比Ga及Zn多的In的氧化物半导体膜，典型的是第二氧化物半导体膜以及具有相同原子数比的Ga、Zn及In的氧化物半导体膜，典型的是第三氧化物半导
体膜相比，在原子数比上具有比Ga及Zn少的In的氧化物半导体膜，典型的是以1:3:2的原子
数比具有In、Ga和Zn的第一氧化物半导体膜有较少的氧缺陷，所以可以抑制载流子密度的
增加。另外，当以1:3:2的原子数比包含In、Ga和Zn的第一氧化物半导体膜具有非晶结构时，
第二氧化物半导体膜容易成为CAAC-OS膜。
体膜相比，在原子数比上具有比Ga及Zn少的In的氧化物半导体膜，典型的是以1:3:2的原子
数比具有In、Ga和Zn的第一氧化物半导体膜有较少的氧缺陷，所以可以抑制载流子密度的
增加。另外，当以1:3:2的原子数比包含In、Ga和Zn的第一氧化物半导体膜具有非晶结构时，
第二氧化物半导体膜容易成为CAAC-OS膜。
[0080] 由于第一氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜的构成元素相同，所以第一氧化物半导体膜在与第二氧化物半导体膜的界面处有很少的陷阱能级。
因此，当氧化物半导体膜19具有上述结构时，可以降低因随时间的变化及光BT应力测试导
致的晶体管的阈值电压的变动量。
因此，当氧化物半导体膜19具有上述结构时，可以降低因随时间的变化及光BT应力测试导
致的晶体管的阈值电压的变动量。
[0081] 在氧化物半导体中，重金属的s轨道主要有助于载流子传导，并且当氧化物半导体中的In的含率增加时， s轨道的重叠容易增加。由此，以In＞Ga的比率包含In和Ga的氧化物
具有比以In≤Ga的比率包含In和Ga的氧化物高的载流子迁移率。另外，在Ga中，与In中相
比，氧缺陷的形成能量较大，从而进一步不容易产生氧缺陷；由此，与以In＞Ga的比率具有
In和Ga的氧化物相比，以In≤Ga的比率具有In和Ga的氧化物具有更稳定的特性。
具有比以In≤Ga的比率包含In和Ga的氧化物高的载流子迁移率。另外，在Ga中，与In中相
比，氧缺陷的形成能量较大，从而进一步不容易产生氧缺陷；由此，与以In＞Ga的比率具有
In和Ga的氧化物相比，以In≤Ga的比率具有In和Ga的氧化物具有更稳定的特性。
[0082] 以In＞Ga的比率包含In和Ga的氧化物半导体被用于沟道一侧，并且以In≤Ga的比率包含In和Ga的氧化物半导体被用于背沟道一侧，由此，可以进一步提高晶体管的场效应
迁移率和可靠性。
迁移率和可靠性。
[0083] 另外，也可以使用结晶性不同的氧化物半导体形成第一氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜。就是说，也可以适当地使用单晶氧化物半导体、多晶
氧化物半导体、非晶氧化物半导体和CAAC-OS中的任一种形成这些氧化物半导体膜。当非晶
氧化物半导体被用于第一氧化物半导体膜和第二氧化物半导体膜中的任一个时，氧化物半
导体膜19的内部应力或外部应力缓和，晶体管特性的偏差减小，并且可以进一步提高晶体
管的可靠性。
氧化物半导体、非晶氧化物半导体和CAAC-OS中的任一种形成这些氧化物半导体膜。当非晶
氧化物半导体被用于第一氧化物半导体膜和第二氧化物半导体膜中的任一个时，氧化物半
导体膜19的内部应力或外部应力缓和，晶体管特性的偏差减小，并且可以进一步提高晶体
管的可靠性。
[0084] 氧化物半导体膜19的厚度优选大于或等于1nm且小于或等于100nm，更优选大于或等于1nm且小于或等于30nm，更优选大于或等于1nm且小于或等于50nm，进一步优选大于或
等于3nm且小于或等于20nm。
等于3nm且小于或等于20nm。
[0085] 通过二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）得到的氧化物半导体膜19中的碱金属或碱土金属的浓度优选低于或等于1×1018atoms/cm3，更优选
低于或等于2×1016atoms/cm3。这是因为，当碱金属或碱土金属与氧化物半导体键合时，碱
金属或碱土金属的一部分生成载流子，而导致晶体管的截止态电流的上升。
低于或等于2×1016atoms/cm3。这是因为，当碱金属或碱土金属与氧化物半导体键合时，碱
金属或碱土金属的一部分生成载流子，而导致晶体管的截止态电流的上升。
[0086] 在氧化物半导体膜19中，通过二次离子质谱分析法得到的氢浓度优选低于5×1018atoms/cm3，更优选低于或等于1×1018atoms/cm3，进一步优选低于或等于5×1017atoms/
cm3，更进一步优选低于或等于1×1016atoms/cm3。
cm3，更进一步优选低于或等于1×1016atoms/cm3。
[0087] 包含在氧化物半导体膜19中的氢与键合于金属原子的氧起反应而产生水，并且缺陷被形成在氧脱离的晶格（或氧脱离的部分）中。另外，氢的一部分与氧的键合产生作为载
流子的电子。因此，在形成氧化物半导体膜的工序中极力降低包含氢的杂质，由此可以降低
氧化物半导体膜中的氢浓度。因此，通过将尽量去除氢的氧化物半导体膜用于沟道区，可以
抑制阈值电压的负向漂移并可以减小电特性的偏差。此外，可以减小晶体管的源极及漏极
之间的泄漏电流，典型地是截止态电流。
流子的电子。因此，在形成氧化物半导体膜的工序中极力降低包含氢的杂质，由此可以降低
氧化物半导体膜中的氢浓度。因此，通过将尽量去除氢的氧化物半导体膜用于沟道区，可以
抑制阈值电压的负向漂移并可以减小电特性的偏差。此外，可以减小晶体管的源极及漏极
之间的泄漏电流，典型地是截止态电流。
[0088] 此外，通过将氧化物半导体膜19中的氮浓度设定为低于或等于5×1018atoms/cm3，可以抑制晶体管的阈值电压的负向漂移并可以减小电特性的偏差。
[0089] 根据各种实验可以证明包括被尽量去除氢的被高度纯化的氧化物半导体膜作为沟道区的晶体管的低截止态电流。例如，即使元件具有1×106μm的沟道宽度和10μm的沟道
长度，在从1V至10V的源电极和漏电极之间的电压（漏极电压）下，截止态电流可以小于或等
于半导体参数分析仪的测量极限，即小于或等于1×10-13A。在此情况下，可知截止态电流为
100zA/μm或更小。此外，截止态电流通过使用一种电路来测量，在该电路中电容元件与晶体
管彼此连接并且由该晶体管控制流入到电容元件或从电容元件流出的电荷。在该测量中，
被纯化的氧化物半导体膜被用于上述晶体管的沟道区，并且根据电容器的每单位时间的电
荷量推移测量该晶体管的截止态电流。其结果可知在晶体管的源电极与漏电极之间的电压
为3V的情况下，可以得到几十yA（幺科托安培）/μm的更低的截止态电流。由此，包括被高度
纯化的氧化物半导体膜作为沟道形成区的晶体管具有极低的截止态电流。
长度，在从1V至10V的源电极和漏电极之间的电压（漏极电压）下，截止态电流可以小于或等
于半导体参数分析仪的测量极限，即小于或等于1×10-13A。在此情况下，可知截止态电流为
100zA/μm或更小。此外，截止态电流通过使用一种电路来测量，在该电路中电容元件与晶体
管彼此连接并且由该晶体管控制流入到电容元件或从电容元件流出的电荷。在该测量中，
被纯化的氧化物半导体膜被用于上述晶体管的沟道区，并且根据电容器的每单位时间的电
荷量推移测量该晶体管的截止态电流。其结果可知在晶体管的源电极与漏电极之间的电压
为3V的情况下，可以得到几十yA（幺科托安培）/μm的更低的截止态电流。由此，包括被高度
纯化的氧化物半导体膜作为沟道形成区的晶体管具有极低的截止态电流。
[0090] 一对电极21被形成为单层结构或叠层结构，且作为导电材料包含任何金属诸如铝、钛、铬、镍、铜、钇、锆、钼、银、钽和钨或者包含这些元素中的任一种作为主要成分的合
金。作为例子可以举出：包含硅的铝膜的单层结构；钛膜层叠于铝膜上的两层结构；钛膜层
叠于钨膜上的两层结构；铜膜形成在铜-镁-铝合金膜上的两层结构；依次层叠有钛膜或氮
化钛膜、铝膜或铜膜、及钛膜或氮化钛膜的三层结构；以及依次层叠有钼膜或氮化钼膜、铝
膜或铜膜、及钼膜或氮化钼膜的三层结构。另外，也可以使用包含氧化铟、氧化锡或氧化锌
的透明导电材料。
金。作为例子可以举出：包含硅的铝膜的单层结构；钛膜层叠于铝膜上的两层结构；钛膜层
叠于钨膜上的两层结构；铜膜形成在铜-镁-铝合金膜上的两层结构；依次层叠有钛膜或氮
化钛膜、铝膜或铜膜、及钛膜或氮化钛膜的三层结构；以及依次层叠有钼膜或氮化钼膜、铝
膜或铜膜、及钼膜或氮化钼膜的三层结构。另外，也可以使用包含氧化铟、氧化锡或氧化锌
的透明导电材料。
[0091] 虽然在本实施方式中一对电极21被设置在氧化物半导体膜19与绝缘膜23之间，但是一对电极21也可以设置在栅极绝缘膜18与氧化物半导体膜19之间。
[0092] 为了提高绝缘膜23与氧化物半导体膜19之间的界面特性，优选使用氧化绝缘膜作为绝缘膜23。作为绝缘膜23，可以使用厚度为大于或等于150nm且小于或等于400nm的氧化
硅、氧氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn类金属氧化物等。
硅、氧氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn类金属氧化物等。
[0093] 接着，参照图2A至2D说明图1A和1B所示的晶体管1的制造方法。
[0094] 如图2A所示那样，栅电极15形成在衬底11上，并且栅极绝缘膜18形成在栅电极15上。
[0096] 另外，代替上述形成方法，也可以通过电镀法、印刷法、喷墨法等来形成栅电极15。
[0097] 在此，通过溅射法形成100nm厚的钨膜。然后，通过光刻工序形成掩模，用该掩模对钨膜进行干蚀刻，来形成栅电极15。
[0098] 栅极绝缘膜18通过溅射法、CVD法、蒸镀法等形成。
[0099] 在使用氧化硅膜或氧氮化硅膜形成栅极绝缘膜18的情况下，作为原料气体优选使用包含硅的沉积气体及氧化气体。作为包含硅的沉积气体的典型例子，可以举出硅烷、乙硅
烷、丙硅烷、氟化硅烷。作为氧化气体，可以举出氧、臭氧、一氧化二氮、二氧化氮等作为例
子。
烷、丙硅烷、氟化硅烷。作为氧化气体，可以举出氧、臭氧、一氧化二氮、二氧化氮等作为例
子。
[0100] 此外，在形成氮化硅膜及氧化绝缘膜的叠层结构作为栅极绝缘膜18的情况下，优选通过两个步骤的形成方法层叠氮化硅膜。首先，通过使用硅烷、氮及氨的混合气体作为原
料气体的等离子体CVD法形成缺陷少的第一氮化硅膜。然后，通过使用与后面说明的氮化绝
缘膜25的流量比同样的原料气体，可以形成氢分子及氨分子的释放量少的氮化硅膜作为第
二氮化硅膜。通过上述形成方法，可以形成缺陷少且氢分子及氨分子的释放量少的氮化硅
膜作为栅极绝缘膜18。
料气体的等离子体CVD法形成缺陷少的第一氮化硅膜。然后，通过使用与后面说明的氮化绝
缘膜25的流量比同样的原料气体，可以形成氢分子及氨分子的释放量少的氮化硅膜作为第
二氮化硅膜。通过上述形成方法，可以形成缺陷少且氢分子及氨分子的释放量少的氮化硅
膜作为栅极绝缘膜18。
[0101] 此外，在形成氧化镓膜作为栅极绝缘膜18的情况下，可以使用有机金属气相沉积（Metal Organic Chemical Vapor Deposition：MOCVD）法。
[0102] 在此，通过等离子体CVD法，形成层叠有厚度为300nm的第一氮化硅膜、厚度为50nm的第二氮化硅膜及厚度为50nm的氧氮化硅膜的栅极绝缘膜18。
[0103] 接着，如图2B所示，在栅极绝缘膜18上形成氧化物半导体膜19。
[0104] 以下说明氧化物半导体膜19的形成方法。通过溅射法、涂敷法、脉冲激光蒸镀法、激光烧蚀法等在栅极绝缘膜18上形成氧化物半导体膜。然后，在通过光刻工序在氧化物半
导体膜上形成掩模之后，用该掩模部分蚀刻氧化物半导体膜。由此，如图2B所示，在栅极绝
缘膜18上且经过元件分离的氧化物半导体膜19被形成为部分重叠于栅电极15。然后，去除
掩模。
导体膜上形成掩模之后，用该掩模部分蚀刻氧化物半导体膜。由此，如图2B所示，在栅极绝
缘膜18上且经过元件分离的氧化物半导体膜19被形成为部分重叠于栅电极15。然后，去除
掩模。
[0105] 另外，通过使用印刷法形成氧化物半导体膜19，可以直接形成经过元件分离的氧化物半导体膜19。
[0106] 在通过溅射法形成氧化物半导体膜的情况下，用来产生等离子体的电源装置可以适当地为RF电源装置、AC电源装置、DC电源装置等。
[0107] 作为溅射气体，适当地使用稀有气体（典型的是氩）、氧气体、稀有气体和氧的混合气体。在使用稀有气体和氧的混合气体的情况下，氧的比例优选高于稀有气体的比率。
[0108] 另外，根据所形成的氧化物半导体膜的组成可以适当地选择靶材。
[0109] 例如，在，在衬底温度高于或等于150℃且低于或等于750℃，优选高于或等于150℃且低于或等于450℃，更优选高于或等于200℃且低于或等于350℃的条件下通过溅射法
形成氧化物半导体膜的情况下，氧化物半导体膜可以成为CAAC-OS膜。
形成氧化物半导体膜的情况下，氧化物半导体膜可以成为CAAC-OS膜。
[0110] CAAC-OS膜例如通过溅射法使用多晶的氧化物半导体溅射靶材形成。当离子碰撞到溅射靶材时，包括在溅射靶材中的结晶区域有可能沿着a-b面从靶材劈开；换言之，具有
平行于a-b面的面的溅射粒子（平板状溅射粒子或颗粒状溅射粒子）有可能从溅射靶材剥
离。此时，该平板状的溅射粒子保持结晶状态到达衬底，由此可以沉积CAAC-OS膜。
平行于a-b面的面的溅射粒子（平板状溅射粒子或颗粒状溅射粒子）有可能从溅射靶材剥
离。此时，该平板状的溅射粒子保持结晶状态到达衬底，由此可以沉积CAAC-OS膜。
[0111] 为了沉积CAAC-OS膜，优选使用如下条件。
[0112] 通过抑制成膜时杂质混入到CAAC-OS膜，可以抑制结晶态被杂质损坏。例如，优选降低存在于成膜室内的杂质（例如，氢、水、二氧化碳及氮）的浓度。另外，可以降低成膜气体
中的杂质浓度。具体而言，可以使用露点为低于或等于-80℃，优选低于或等于-100℃的成
膜气体。
中的杂质浓度。具体而言，可以使用露点为低于或等于-80℃，优选低于或等于-100℃的成
膜气体。
[0113] 通过增高成膜时的衬底加热温度，在溅射粒子到达衬底表面之后容易发生溅射粒子的迁移。具体而言，成膜时的衬底加热温度高于或等于100℃且低于衬底的应变点，优选
高于或等于200℃且低于或等于500℃。通过增高成膜时的衬底加热温度，当平板状的溅射
粒子到达衬底时，在衬底表面上发生迁移，由此，溅射粒子的平坦的面附着到衬底。
高于或等于200℃且低于或等于500℃。通过增高成膜时的衬底加热温度，当平板状的溅射
粒子到达衬底时，在衬底表面上发生迁移，由此，溅射粒子的平坦的面附着到衬底。
[0114] 另外，优选的是，增高成膜气体中的氧比例并使功率最优化，以减轻成膜时的等离子体损伤。成膜气体中的氧比例高于或等于30vol.%，优选为100vol.%。
[0115] 以下，作为溅射靶材的例子，说明In-Ga-Zn类金属氧化物靶材。
[0116] 以规定的摩尔数混合InOx粉末、GaOY粉末及ZnOZ粉末，施加压力，在高于或等于1000℃且低于或等于1500℃的温度下进行加热处理，来制造多晶的In-Ga-Zn类金属氧化物
靶材。另外，X、Y及Z都为任意正数。在此，InOx粉末、GaOY粉末及ZnOZ粉末的规定的摩尔数比
例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。根据所制造的溅射靶材可以适当地决定
粉末的种类及混合粉末的摩尔数比例。
靶材。另外，X、Y及Z都为任意正数。在此，InOx粉末、GaOY粉末及ZnOZ粉末的规定的摩尔数比
例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。根据所制造的溅射靶材可以适当地决定
粉末的种类及混合粉末的摩尔数比例。
[0117] 此外，在形成氧化物半导体膜之后，也可以进行加热处理，以使氧化物半导体膜脱氢化或脱水化。加热处理的温度典型地高于或等于150℃且低于衬底的应变点，优选高于或
等于250℃且低于或等于450℃，更优选高于或等于300℃且低于或等于450℃。
等于250℃且低于或等于450℃，更优选高于或等于300℃且低于或等于450℃。
[0118] 在含有氮或如氦、氖、氩、氙、氪等稀有气体的惰性气体气氛中进行加热处理。或者，也可以先在惰性气体气氛中然后在氧气氛中进行加热。优选的是，上述惰性气体气氛及
上述氧气氛不包含氢、水等。处理时间是3分钟至24小时。
上述氧气氛不包含氢、水等。处理时间是3分钟至24小时。
[0119] 电炉、RTA装置等可以被用于加热处理。通过使用RTA装置，如果短时间内就可以在高于或等于衬底的应变点的温度下进行加热处理。由此，可以缩短加热处理时间。
[0120] 通过在形成氧化物半导体膜之后进行加热处理，在氧化物半导体膜中，氢浓度可以低于5×1018atoms/cm3，优选低于或等于1×1018atoms/cm3，更优选低于或等于5×
1017atoms/cm3，进一步优选低于或等于1×1016atoms/cm3。
1017atoms/cm3，进一步优选低于或等于1×1016atoms/cm3。
[0121] 在此，通过溅射法形成35nm厚的氧化物半导体膜，在该氧化物半导体膜上形成掩模，然后选择性地蚀刻氧化物半导体膜的一部分。接着，在去除掩模之后，在氮及氧气氛中
进行加热处理，来形成氧化物半导体膜19。
进行加热处理，来形成氧化物半导体膜19。
[0122] 接着，如图2C所示，形成一对电极21。
[0123] 以下说明一对电极21的形成方法。首先，通过溅射法、CVD法、蒸镀法等形成导电膜。然后，通过光刻工序在该导电膜上形成掩模。接着，用该掩模蚀刻导电膜的一部分来形
成一对电极21。然后，去除掩模。
成一对电极21。然后，去除掩模。
[0124] 在此，通过溅射法依次层叠50nm厚的钨膜、400nm厚的铝膜及100nm厚的钛膜。然后，通过光刻工序在钛膜上形成掩模，用该掩模对钨膜、铝膜及钛膜进行干蚀刻，来形成一
对电极21。
对电极21。
[0125] 此外，也可以在形成一对电极21之后进行加热处理。该加热处理可以与在形成氧化物半导体膜19之后进行的加热处理同样地进行。
[0126] 在形成一对电极21之后，优选进行洗涤处理，以去除蚀刻残渣。通过该洗涤处理，可以抑制一对电极21的短路。该洗涤处理可以通过使用如四甲基氢氧化铵
（Tetramethylammonium Hydroxide：TMAH）溶液等碱性溶液；如氢氟酸溶液、草酸溶液等酸
性溶液；或者水而进行。
（Tetramethylammonium Hydroxide：TMAH）溶液等碱性溶液；如氢氟酸溶液、草酸溶液等酸
性溶液；或者水而进行。
[0127] 接着，在氧化物半导体膜19及一对电极21上形成绝缘膜23。绝缘膜23可以通过溅射法、CVD法、蒸镀法等形成。
[0128] 在此，作为绝缘膜23，通过等离子体CVD法形成氧化硅膜或氧氮化硅膜。
[0129] 接着，也可以进行加热处理。该加热处理的温度典型地高于或等于150℃且低于衬底的应变点，优选高于或等于200℃且低于或等于450℃，更优选高于或等于300℃且低于或
等于450℃。通过该加热处理，可以释放包含在绝缘膜23中的水、氢等。
等于450℃。通过该加热处理，可以释放包含在绝缘膜23中的水、氢等。
[0130] 在此，在氮及氧气氛下以350℃进行1小时的加热处理。
[0131] 接着，在绝缘膜23上形成氮化绝缘膜25。氮化绝缘膜25可以通过溅射法、CVD法等形成。
[0132] 在通过等离子体CVD法形成氮化硅膜作为氮化绝缘膜25的情况下，使用包含硅的沉积气体、氮及氨作为原料气体。作为原料气体，使用少于氮量的氨量，由此在等离子体中
氨离解而产生活性种。该活性种切断包含在包含硅的沉积气体中的硅与氢之间的键合及氮
分子之间的三键。其结果是，可以形成缺陷少且致密的氮化硅膜，其中，硅与氮的键合被促
进，并且硅与氢的键合少。另一方面，当在原料气体中对于氮的氨的量多时，包含硅的沉积
气体及氮的分解没有进展，由此较粗的氮化硅膜被形成，其中硅与氢的键合残留，并且缺陷
增加。由此，在原料气体中，相对于氨的氮的流量比设定为大于或等于5且小于或等于50，优
选大于或等于10且小于或等于50。
氨离解而产生活性种。该活性种切断包含在包含硅的沉积气体中的硅与氢之间的键合及氮
分子之间的三键。其结果是，可以形成缺陷少且致密的氮化硅膜，其中，硅与氮的键合被促
进，并且硅与氢的键合少。另一方面，当在原料气体中对于氮的氨的量多时，包含硅的沉积
气体及氮的分解没有进展，由此较粗的氮化硅膜被形成，其中硅与氢的键合残留，并且缺陷
增加。由此，在原料气体中，相对于氨的氮的流量比设定为大于或等于5且小于或等于50，优
选大于或等于10且小于或等于50。
[0133] 在此，在等离子体CVD装置的反应室中，在如下条件下通过等离子体CVD法形成50nm厚的氮化硅膜：使用流量为50sccm的硅烷、流量为5000sccm的氮以及流量为100sccm的
氨作为原料气体，处理室的压力为200Pa，衬底温度为220℃，27.12MHz的高频电源向平行平
2
板电极供应1000W的高频功率。另外，等离子体CVD装置是电极面积为6000cm的平行平板型
等离子体CVD装置，而被供应的功率换算为每单位面积的功率（功率密度）为1.7×10-1W/
cm2。
氨作为原料气体，处理室的压力为200Pa，衬底温度为220℃，27.12MHz的高频电源向平行平
2
板电极供应1000W的高频功率。另外，等离子体CVD装置是电极面积为6000cm的平行平板型
等离子体CVD装置，而被供应的功率换算为每单位面积的功率（功率密度）为1.7×10-1W/
cm2。
[0134] 通过上述工序，可以形成包括绝缘膜23以及氢分子及氨分子的释放量少的氮化绝缘膜25的保护膜26。
[0135] 接着，也可以进行加热处理。该加热处理的温度典型地高于或等于150℃且低于衬底的应变点，优选高于或等于200℃且低于或等于450℃，更优选高于或等于300℃且低于或
等于450℃。
等于450℃。
[0136] 通过上述工序，氢分子及氨分子的释放量少的氮化绝缘膜可以形成在具有氧化物半导体膜的晶体管上。此外，可以制造电特性的变动得到抑制且可靠性提高的晶体管。
[0137] 注意，本实施方式所示的结构、方法等可以与其他的实施方式及实施例所示的结构、方法等适当地组合。
[0138] 实施方式2在本实施方式中，参照图3A和3B说明具有与实施方式1不同的结构的晶体管。本实施方
式所示的晶体管3是与实施方式1的晶体管不同的顶栅（top-gate）型晶体管。
式所示的晶体管3是与实施方式1的晶体管不同的顶栅（top-gate）型晶体管。
[0139] 图3A和3B是晶体管3的俯视图及截面图。图3A是晶体管3的俯视图，图3B是沿着图3A的点划线A-B的截面图。另外，在图3A中，为了简化，省略衬底31、基底绝缘膜33、晶体管3
的构成要素的一部分（例如，绝缘膜37、氮化绝缘膜39）。
的构成要素的一部分（例如，绝缘膜37、氮化绝缘膜39）。
[0140] 图3A和3B所示的晶体管3包括在基底绝缘膜33上的氧化物半导体膜34、与氧化物半导体膜34接触的一对电极35、与基底绝缘膜33、氧化物半导体膜34及一对电极35接触的
栅极绝缘膜40、以及隔着栅极绝缘膜40重叠于氧化物半导体膜34的栅电极41。
栅极绝缘膜40、以及隔着栅极绝缘膜40重叠于氧化物半导体膜34的栅电极41。
[0141] 设置在本实施方式所示的晶体管3中的栅极绝缘膜40包括绝缘膜37及氮化绝缘膜39。作为绝缘膜37，通过适当地使用用作实施方式1的栅极绝缘膜18的氧化绝缘膜，可以降
低氧化物半导体膜34与栅极绝缘膜40之间的界面态。作为氮化绝缘膜39，可以使用如实施
方式1的氮化绝缘膜25的氮化绝缘膜，该氮化绝缘膜通过热脱附谱分析法释放小于5×1021
3 21 3 21 3
分子/cm ，优选小于或等于3×10 分子/cm ，更优选小于或等于1×10 分子/cm 的氢分子
以及小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于或等于1×1021分
子/cm3的氨分子。从氮化绝缘膜39释放出的氢分子量及氨分子量少；由此，向晶体管3中的
氧化物半导体膜34移动的氢及氮的量少。
低氧化物半导体膜34与栅极绝缘膜40之间的界面态。作为氮化绝缘膜39，可以使用如实施
方式1的氮化绝缘膜25的氮化绝缘膜，该氮化绝缘膜通过热脱附谱分析法释放小于5×1021
3 21 3 21 3
分子/cm ，优选小于或等于3×10 分子/cm ，更优选小于或等于1×10 分子/cm 的氢分子
以及小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于或等于1×1021分
子/cm3的氨分子。从氮化绝缘膜39释放出的氢分子量及氨分子量少；由此，向晶体管3中的
氧化物半导体膜34移动的氢及氮的量少。
[0142] 其结果是，在晶体管3中，从栅极绝缘膜40向氧化物半导体膜34移动的氢及氮的量少，并且可以降低氧化物半导体膜34中的氢及氮的浓度。此外，氮化绝缘膜39包括在晶体管
3的栅极绝缘膜中，由此可以抑制水从外部侵入到氧化物半导体膜34。换言之，可以抑制包
含在水中的氢侵入到氧化物半导体膜34。其结果是，可以抑制阈值电压的负向漂移并可以
减小电特性的偏差。此外，可以降低晶体管的源极和漏极之间的泄漏电流，典型地是截止态
电流。
3的栅极绝缘膜中，由此可以抑制水从外部侵入到氧化物半导体膜34。换言之，可以抑制包
含在水中的氢侵入到氧化物半导体膜34。其结果是，可以抑制阈值电压的负向漂移并可以
减小电特性的偏差。此外，可以降低晶体管的源极和漏极之间的泄漏电流，典型地是截止态
电流。
[0143] 以下，说明晶体管3的其他详细内容。
[0144] 作为衬底31，可以适当地使用被用作实施方式1中的衬底11的衬底。
[0145] 作为基底绝缘膜33，优选使用氧含量超过化学计量组成的氧化绝缘膜。氧含量超过化学计量组成的氧化绝缘膜可以通过加热处理氧扩散到氧化物半导体膜。基底绝缘膜33
的典型例子可以是氧化硅、氧氮化硅、氮氧化硅、氧化镓、氧化铪、氧化钇、氧化铝、氧氮化铝
等的。
的典型例子可以是氧化硅、氧氮化硅、氮氧化硅、氧化镓、氧化铪、氧化钇、氧化铝、氧氮化铝
等的。
[0146] 基底绝缘膜33的厚度为大于或等于50nm，优选大于或等于200nm且小于或等于3000nm，更优选大于或等于300nm且小于或等于1000nm。通过使用厚度厚的基底绝缘膜33，
可以增加从基底绝缘膜33释放的氧分子量，并且可以减少基底绝缘膜33与后面形成的氧化
物半导体膜之间的界面处的界面态。
可以增加从基底绝缘膜33释放的氧分子量，并且可以减少基底绝缘膜33与后面形成的氧化
物半导体膜之间的界面处的界面态。
[0147] 在此，“通过加热释放氧的一部分”是指在TDS分析中换算为氧原子的释放氧量多于或等于1.0×1018atoms/cm3，优选多于或等于3.0×1020atoms/cm3。
[0148] 氧化物半导体膜34可以以与实施方式1中的氧化物半导体膜19同样的方式形成。
[0149] 一对电极35可以以与实施方式1所示的一对电极21同样的方式形成。另外，一对电极35的沟道宽度方向上的长度长于氧化物半导体膜34的长度，并且在沟道长度方向的截面
中，一对电极35覆盖氧化物半导体膜34的端部。通过上述结构，一对电极35与氧化物半导体
膜34之间的接触面积增加。由此，可以降低氧化物半导体膜34与一对电极35之间的接触电
阻，并且可以提高晶体管的导通态（on-state）电流。
中，一对电极35覆盖氧化物半导体膜34的端部。通过上述结构，一对电极35与氧化物半导体
膜34之间的接触面积增加。由此，可以降低氧化物半导体膜34与一对电极35之间的接触电
阻，并且可以提高晶体管的导通态（on-state）电流。
[0150] 在本实施方式中，一对电极35设置在氧化物半导体膜34与绝缘膜37之间；但是，一对电极35也可以设置在基底绝缘膜33与氧化物半导体膜34之间。
[0151] 此外，绝缘膜23及氮化绝缘膜25以实施方式1同样的方式被设置在栅极绝缘膜40及栅电极41上，由此，进一步可以抑制水从外部侵入到具有氧化物半导体膜的晶体管3。
[0152] 栅电极41可以以实施方式1的栅电极15同样的方式形成。
[0153] 接着，参照图4A至4D说明图3A和3B所示的晶体管的制造方法。
[0154] 如图4A所示，在衬底31上形成基底绝缘膜33。接着，在基底绝缘膜33上形成氧化物半导体膜34。
[0155] 基底绝缘膜33通过溅射法、CVD法等形成。
[0156] 当使用溅射法形成通过加热氧的一部分脱离的氧化绝缘膜作为基底绝缘膜33时，成膜气体中的氧量优选多，并且能够使用氧或氧和稀有气体的混合气体等。典型地，成膜气
体的氧浓度优选为从6%到100%。
体的氧浓度优选为从6%到100%。
[0157] 在通过CVD法形成氧化绝缘膜作为基底绝缘膜33的情况下，来源于原料气体的氢或水有时混入到氧化绝缘膜中。因此，在通过CVD法形成氧化绝缘膜之后，优选进行用来脱
氢化或脱水化的加热处理。
氢化或脱水化的加热处理。
[0159] 氧化物半导体膜34可以适当地通过与实施方式1所示的氧化物半导体膜19同样的形成方法而形成。
[0160] 为了改善CAAC-OS膜中的结晶部的取向，优选提高被用作氧化物半导体膜的基底绝缘膜的基底绝缘膜33的表面的平坦性。典型地，基底绝缘膜33可以被制造为具有1nm或更
小、0.3nm或更小或者0.1nm或更小的平均表面粗糙度（Ra）。注意，Ra是将由JIS B0601定义
的算术平均粗糙度扩大为三维以使其能够应用于曲面，并且Ra可以以“从基准面到指定面
的偏差的绝对值的平均值”表示，且由算式（2）定义。
小、0.3nm或更小或者0.1nm或更小的平均表面粗糙度（Ra）。注意，Ra是将由JIS B0601定义
的算术平均粗糙度扩大为三维以使其能够应用于曲面，并且Ra可以以“从基准面到指定面
的偏差的绝对值的平均值”表示，且由算式（2）定义。
[0161] [算式2] (2)
在此，指定面是指粗糙度检测的对象的面，且由坐标（x1,y1,f（x1,y1））,（x1,y2,f（x1,
y2））,（x2,y1,f（x2,y1））,（x2,y2,f（x2,y2））表示的4点所定义的四角形区域。S0表示将指定面投影到xy平面上而得到的长方形的面积，Z0表示基准面的高度（指定面的平均高度）。Ra可
以利用原子力显微镜（AFM：Atomic Force Microscope）而测量。
在此，指定面是指粗糙度检测的对象的面，且由坐标（x1,y1,f（x1,y1））,（x1,y2,f（x1,
y2））,（x2,y1,f（x2,y1））,（x2,y2,f（x2,y2））表示的4点所定义的四角形区域。S0表示将指定面投影到xy平面上而得到的长方形的面积，Z0表示基准面的高度（指定面的平均高度）。Ra可
以利用原子力显微镜（AFM：Atomic Force Microscope）而测量。
[0162] 作为用来提高基底绝缘膜33的表面的平坦性的平坦化处理，可以选择化学机械抛光（Chemical Mechanical Polishing：CMP）处理、干蚀刻处理以及等离子体处理（反溅射）
等中的一种或多种。在该等离子体处理中，对真空处理室中引入例如氩气体等惰性气体并
以被处理面为阴极的方式施加电场，来使表面的微细凹凸平坦化。
等中的一种或多种。在该等离子体处理中，对真空处理室中引入例如氩气体等惰性气体并
以被处理面为阴极的方式施加电场，来使表面的微细凹凸平坦化。
[0163] 接着，优选进行加热处理。通过该加热处理，可以将基底绝缘膜33所包含的氧的一部分扩散到基底绝缘膜33与氧化物半导体膜34之间的界面附近。其结果是，可以降低基底
绝缘膜33与氧化物半导体膜34之间的界面附近的界面态。
绝缘膜33与氧化物半导体膜34之间的界面附近的界面态。
[0164] 加热处理的温度典型地高于或等于150℃且低于衬底的应变点，优选高于或等于250℃且低于或等于450℃，更优选高于或等于300℃且低于或等于450℃。
[0165] 在包含氮或如氦、氖、氩、氙、氪等稀有气体的惰性气体气氛中进行上述加热处理。或者，也可以先在惰性气体气氛中进行加热，然后在氧气氛中进行加热。优选的是，上述惰
性气体气氛及上述氧气氛不包含氢、水等。处理时间是3分钟至24小时。
性气体气氛及上述氧气氛不包含氢、水等。处理时间是3分钟至24小时。
[0166] 接着，如图4B所示，形成一对电极35。一对电极35可以适当地通过与实施方式1所示的一对电极21同样的形成方法。或者，可以通过印刷法或喷墨法形成一对电极35。
[0167] 接着，如图4C所示，形成包含在栅极绝缘膜40中的绝缘膜37及氮化绝缘膜39。
[0168] 绝缘膜37通过溅射法、CVD法、蒸镀法等形成。
[0169] 作为氮化绝缘膜39，与实施方式1所示的氮化绝缘膜25同样，可以形成通过热脱附谱分析法释放小于5×1021分子/cm3，优选小于或等于3×1021分子/cm3，更优选小于或等于1
21 3 22 3 21 3
×10 分子/cm的氢分子以及小于1×10 分子/cm ，优选小于或等于5×10 分子/cm ，更优
选小于或等于1×1021分子/cm3的氨分子的氮化绝缘膜。
21 3 22 3 21 3
×10 分子/cm的氢分子以及小于1×10 分子/cm ，优选小于或等于5×10 分子/cm ，更优
选小于或等于1×1021分子/cm3的氨分子的氮化绝缘膜。
[0170] 接着，如图4D所示，在栅极绝缘膜40上形成栅电极41。该栅电极41可以适当地使用与实施方式1所示的栅电极15同样的形成方法。
[0171] 接着，以与实施方式1同样的方式，也可以进行加热处理。该加热处理的温度典型地高于或等于150℃且低于衬底的应变点，优选高于或等于250℃且低于或等于450℃，更优
选高于或等于300℃且低于或等于450℃。
选高于或等于300℃且低于或等于450℃。
[0172] 通过以上工序，可以制造电特性的变动得到抑制且可靠性提高的晶体管。
[0173] 注意，本实施方式所示的结构、方法等可以与其他的实施方式及实施例所示的结构、方法等适当地组合。
[0174] 实施方式3在本实施方式中，参照图5说明具有与实施方式1及实施方式2不同的结构的晶体管。本
实施方式的晶体管5具有隔着氧化物半导体膜彼此相对的多个栅电极。
实施方式的晶体管5具有隔着氧化物半导体膜彼此相对的多个栅电极。
[0175] 图5所示的晶体管5包括设置在衬底11上的栅电极15、形成在衬底11及栅电极15上的栅极绝缘膜18、隔着栅极绝缘膜18重叠于栅电极15的氧化物半导体膜19、以及与氧化物
半导体膜19接触的一对电极21。包括绝缘膜23及氮化绝缘膜25的保护膜26形成在栅极绝缘
膜18、氧化物半导体膜19及一对电极21上。此外，包括隔着保护膜26重叠于氧化物半导体膜
19的栅电极61。
半导体膜19接触的一对电极21。包括绝缘膜23及氮化绝缘膜25的保护膜26形成在栅极绝缘
膜18、氧化物半导体膜19及一对电极21上。此外，包括隔着保护膜26重叠于氧化物半导体膜
19的栅电极61。
[0176] 栅电极61可以以与实施方式1中的栅电极15同样方式形成。
[0177] 本实施方式的晶体管5具有隔着氧化物半导体膜19彼此相对的栅电极15及栅电极61。通过对栅电极15及栅电极61施加不同的电位，可以控制晶体管5的阈值电压。或者，当对
栅电极15及栅电极61施加相同电位时，可以增加晶体管5的导通态电流。通过热脱附谱分析
法释放小于5×1021分子/cm3，优选小于或等于3×1021分子/cm3，更优选小于或等于1×1021
分子/cm3的氢分子及小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于
或等于1×1021分子/cm3的氨分子的氮化绝缘膜设置在氧化物半导体膜19与栅电极61之间，
由此可以减少从氮化绝缘膜向氧化物半导体膜19移动的氢及氮的量，并可以降低氧化物半
导体膜19中的氢及氮的浓度。此外，氮化绝缘膜25被设置在氧化物半导体膜19与栅电极61
之间；所以可以抑制水从外部侵入到氧化物半导体膜19。换言之，可以抑制包含在水中的氢
侵入到氧化物半导体膜19。其结果是，可以抑制阈值电压的负向漂移并可以降低电特性的
偏差。
栅电极15及栅电极61施加相同电位时，可以增加晶体管5的导通态电流。通过热脱附谱分析
法释放小于5×1021分子/cm3，优选小于或等于3×1021分子/cm3，更优选小于或等于1×1021
分子/cm3的氢分子及小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于
或等于1×1021分子/cm3的氨分子的氮化绝缘膜设置在氧化物半导体膜19与栅电极61之间，
由此可以减少从氮化绝缘膜向氧化物半导体膜19移动的氢及氮的量，并可以降低氧化物半
导体膜19中的氢及氮的浓度。此外，氮化绝缘膜25被设置在氧化物半导体膜19与栅电极61
之间；所以可以抑制水从外部侵入到氧化物半导体膜19。换言之，可以抑制包含在水中的氢
侵入到氧化物半导体膜19。其结果是，可以抑制阈值电压的负向漂移并可以降低电特性的
偏差。
[0178] 实施方式4在本实施方式中，参照图6A和6B说明可以抑制氢及氮移动到氧化物半导体膜并可以减
少氧化物半导体膜的氧缺陷的晶体管及保护膜的结构。注意，省略对于与实施方式1重复的
结构的说明。
少氧化物半导体膜的氧缺陷的晶体管及保护膜的结构。注意，省略对于与实施方式1重复的
结构的说明。
[0179] 在使用氧化物半导体的晶体管中，氧化物半导体膜中的氧缺陷导致晶体管的电特性劣化。例如，在使用有氧缺陷的氧化物半导体的晶体管的阈值电压容易向负方向变动，这
种晶体管容易成为常导通。这是因为起因于氧化物半导体中的氧缺陷产生电荷，并电阻降
低。
种晶体管容易成为常导通。这是因为起因于氧化物半导体中的氧缺陷产生电荷，并电阻降
低。
[0180] 另外，当氧化物半导体膜包含氧缺陷时，有如下问题，即，由于随时间的变化或偏压温度应力测试（以下，也称为BT(Bias-Temperature)应力测试），晶体管的电特性，典型为
阈值电压的变动量增大。
阈值电压的变动量增大。
[0181] 在本实施方式中，说明阈值电压的负向漂移得到抑制的具有优良的电特性的晶体管及其制造方法。另外，说明随时间的变化或光BT应力测试所导致的电特性变动少的可靠
性高的晶体管及其制造方法。
性高的晶体管及其制造方法。
[0182] 图6A和6B是半导体装置所具有的晶体管7的俯视图及截面图。图6A是晶体管7的俯视图，图6B是沿着图6A中的点划线A-B的截面图。注意，在图6A中，为了简化，省略衬底11、晶
体管7的构成要素的一部分（例如，栅极绝缘膜18）、绝缘膜24a、绝缘膜24b、氮化绝缘膜25、
平坦化膜27等。
体管7的构成要素的一部分（例如，栅极绝缘膜18）、绝缘膜24a、绝缘膜24b、氮化绝缘膜25、
平坦化膜27等。
[0183] 图6A和6B所示的晶体管7包括设置在衬底11上的栅电极15、形成在衬底11及栅电极15上的栅极绝缘膜18、隔着栅极绝缘膜18重叠于栅电极15的氧化物半导体膜19、以及与
氧化物半导体膜19接触的一对电极21。包括绝缘膜24a、绝缘膜24b及氮化绝缘膜25的保护
膜28形成在栅极绝缘膜18、氧化物半导体膜19及一对电极21上。此外，平坦化膜27也可以设
置在保护膜28上。另外，在形成在保护膜28及平坦化膜27中的开口30中，也可以设置与一对
电极21中的一个连接的导电膜29。
氧化物半导体膜19接触的一对电极21。包括绝缘膜24a、绝缘膜24b及氮化绝缘膜25的保护
膜28形成在栅极绝缘膜18、氧化物半导体膜19及一对电极21上。此外，平坦化膜27也可以设
置在保护膜28上。另外，在形成在保护膜28及平坦化膜27中的开口30中，也可以设置与一对
电极21中的一个连接的导电膜29。
[0184] 在本实施方式所示的晶体管7中，绝缘膜24a被形成为接触于氧化物半导体膜19。绝缘膜24a是使氧透过的氧化绝缘膜。此外，绝缘膜24a也用作缓和后面形成绝缘膜24b时的
对氧化物半导体膜19的损伤的缓和膜。
对氧化物半导体膜19的损伤的缓和膜。
[0185] 作为使氧透过的氧化绝缘膜，可以使用厚度为大于或等于5nm且小于或等于150nm，优选大于或等于5nm且小于或等于50nm，更优选大于或等于10nm且小于或等于30nm
的氧化硅膜、氧氮化硅膜等。
的氧化硅膜、氧氮化硅膜等。
[0186] 此外，优选的是，绝缘膜24a中的缺陷少，典型地，通过ESR测量，在起因于硅的悬空键的g＝2.001处的信号的自旋密度低于或等于3×1017spins/cm3，更优选低于或等于5.0×
1016spins/cm3。这是因为当绝缘膜24a中的缺陷密度多，氧有可能与该缺陷键合，从而绝缘
膜24a中的氧的透过量有减少。
1016spins/cm3。这是因为当绝缘膜24a中的缺陷密度多，氧有可能与该缺陷键合，从而绝缘
膜24a中的氧的透过量有减少。
[0187] 此外，优选的是，在绝缘膜24a与氧化物半导体膜19之间的界面缺陷少，典型地，通过在磁场方向与膜表面平行的状态下施加磁场的ESR测量，在起因于氧化物半导体膜中的
氧缺陷的g＝1.93处的信号的自旋密度低于或等于1×1017spins/cm3，优选低于或等于检测
下限。起因于氧化物半导体膜19的氧缺陷的自旋密度低于或等于上述自旋密度，由此，在具
有氧化物半导体的晶体管的Vg-Id特性中，可以减少存在有不同的漏电压时的用来开启晶
体管的栅电压的偏差。
氧缺陷的g＝1.93处的信号的自旋密度低于或等于1×1017spins/cm3，优选低于或等于检测
下限。起因于氧化物半导体膜19的氧缺陷的自旋密度低于或等于上述自旋密度，由此，在具
有氧化物半导体的晶体管的Vg-Id特性中，可以减少存在有不同的漏电压时的用来开启晶
体管的栅电压的偏差。
[0188] 此外，从外部进入到绝缘膜24a中的氧不是全都移动到绝缘膜24a的外部，一部分的氧有时残留在绝缘膜24a中。此外，氧进入到绝缘膜24a，并且包含在绝缘膜24a中的氧移
动到绝缘膜24a的外部，从而在绝缘膜24a中有时发生氧的移动。
动到绝缘膜24a的外部，从而在绝缘膜24a中有时发生氧的移动。
[0189] 通过形成使氧透过的氧化绝缘膜作为绝缘膜24a，可以将从设置在绝缘膜24a上的氧含量超过化学计量组成的氧化绝缘膜脱离的氧经过绝缘膜24a移动到氧化物半导体膜
19。
19。
[0190] 绝缘膜24b被形成为接触于绝缘膜24a。绝缘膜24b使用氧含量超过化学计量组成的氧化绝缘膜形成。氧含量超过化学计量组成的氧化绝缘膜是氧的一部分通过加热脱离的
氧化绝缘膜。氧含量超过化学计量组成的氧化绝缘膜，与实施方式2的基底绝缘膜33同样
地，是在TDS分析中换算为氧原子的氧的释放量为多于或等于1.0×1018atoms/cm3，优选多
于或等于3.0×1020atoms/cm3的氧化绝缘膜。
氧化绝缘膜。氧含量超过化学计量组成的氧化绝缘膜，与实施方式2的基底绝缘膜33同样
地，是在TDS分析中换算为氧原子的氧的释放量为多于或等于1.0×1018atoms/cm3，优选多
于或等于3.0×1020atoms/cm3的氧化绝缘膜。
[0191] 作为绝缘膜24a，可以在如下条件下形成氧化硅膜或氧氮化硅膜：安装在等离子体CVD装置的进行了真空排气的处理室内的衬底被保持为高于或等于180℃且低于或等于400
℃，优选高于或等于200℃且低于或等于370℃的温度，原料气体导入到处理室而处理室内
的压力高于或等于30Pa且小于或等于250Pa，优选高于或等于40Pa且小于或等于200Pa，并
且对设置在处理室内的电极供应高频功率。
℃，优选高于或等于200℃且低于或等于370℃的温度，原料气体导入到处理室而处理室内
的压力高于或等于30Pa且小于或等于250Pa，优选高于或等于40Pa且小于或等于200Pa，并
且对设置在处理室内的电极供应高频功率。
[0192] 另外，当氧化气体量的对包含硅的沉积气体的比率为100或更高，可以减少绝缘膜24a中的氢含量。因此，可以减少侵入到绝缘膜24a中的氢量；由此，可以抑制晶体管的阈值
电压的负向漂移。
电压的负向漂移。
[0193] 作为绝缘膜24b，可以使用厚度为大于或等于30nm且小于或等于500nm，优选大于或等于50nm且小于或等于400nm的氧化硅膜、氧氮化硅膜等。
[0194] 此外，优选的是，绝缘膜24b的缺陷少，典型地，通过ESR测量，在起因于硅的悬空键的g＝2.001处的信号的自旋密度低于或等于1×1018spins/cm3。此外，绝缘膜24b被设置在
与绝缘膜24a相比离氧化物半导体膜19远；由此，绝缘膜24b也可以具有比绝缘膜24a高的缺
陷密度。
与绝缘膜24a相比离氧化物半导体膜19远；由此，绝缘膜24b也可以具有比绝缘膜24a高的缺
陷密度。
[0195] 作为绝缘膜24b，在如下条件下形成氧化硅膜或氧氮化硅膜：安装在等离子体CVD装置的进行了真空排气的处理室内的衬底被保持为高于或等于180℃且低于或等于260℃，
优选高于或等于180℃且低于或等于240℃的温度，原料气体导入到处理室内而处理室内的
压力高于或等于100Pa且低于或等于250Pa，优选高于或等于100Pa且低于或等于200Pa，并
且对设置在处理室内的电极供应高于或等于0.17W/cm2且低于或等于0.5W/cm2，优选高于或
等于0.25W/cm2且低于或等于0.35W/cm2的高频功率。
优选高于或等于180℃且低于或等于240℃的温度，原料气体导入到处理室内而处理室内的
压力高于或等于100Pa且低于或等于250Pa，优选高于或等于100Pa且低于或等于200Pa，并
且对设置在处理室内的电极供应高于或等于0.17W/cm2且低于或等于0.5W/cm2，优选高于或
等于0.25W/cm2且低于或等于0.35W/cm2的高频功率。
[0196] 作为绝缘膜24b的成膜条件，对上述压力的处理室供应上述功率密度的高频功率，由此在等离子体中原料气体的分解效率得到提高，氧自由基增加，原料气体的氧化进展；因
此，绝缘膜24b的氧含量成为高于化学计量组成。另一方面，在以上述温度范围内的衬底温
度形成的膜中，硅与氧之间的键合力弱，所以因在后面的工序中的加热而氧的一部分脱离。
因此，可以形成包含超过化学计量组成的氧且氧的一部分通过加热脱离的氧化绝缘膜。此
外，绝缘膜24a设置在氧化物半导体膜19上。在绝缘膜24b的形成工序中，绝缘膜24a被用作
缓和对氧化物半导体膜19的损伤的缓和膜。因此，在降低对氧化物半导体膜19的损伤的同
时，可以使用功率密度高的高频功率形成绝缘膜24b。
此，绝缘膜24b的氧含量成为高于化学计量组成。另一方面，在以上述温度范围内的衬底温
度形成的膜中，硅与氧之间的键合力弱，所以因在后面的工序中的加热而氧的一部分脱离。
因此，可以形成包含超过化学计量组成的氧且氧的一部分通过加热脱离的氧化绝缘膜。此
外，绝缘膜24a设置在氧化物半导体膜19上。在绝缘膜24b的形成工序中，绝缘膜24a被用作
缓和对氧化物半导体膜19的损伤的缓和膜。因此，在降低对氧化物半导体膜19的损伤的同
时，可以使用功率密度高的高频功率形成绝缘膜24b。
[0197] 当在加热的同时在绝缘膜24a上形成绝缘膜24b时，氧移动到氧化物半导体膜19，并且可以填充氧化物半导体膜19中的氧缺陷。或者，当在绝缘膜24a上形成绝缘膜24b然后
进行加热处理时，氧移动到氧化物半导体膜19，可以填充氧化物半导体膜19中的氧缺陷。由
此，可以减少氧化物半导体膜中的氧缺陷量。
进行加热处理时，氧移动到氧化物半导体膜19，可以填充氧化物半导体膜19中的氧缺陷。由
此，可以减少氧化物半导体膜中的氧缺陷量。
[0198] 当在氧化物半导体膜19的背沟道（氧化物半导体膜19的与相对于栅电极15的面相反的面）上隔着使氧透过的氧化绝缘膜设置氧含量超过化学计量组成的氧化绝缘膜时，氧
可以移动到氧化物半导体膜19的背沟道一侧，并且可以减少背沟道一侧的氧缺陷。
可以移动到氧化物半导体膜19的背沟道一侧，并且可以减少背沟道一侧的氧缺陷。
[0199] 在绝缘膜24b的形成工序中，在氧化物半导体膜19不受到损伤的情况下，不一定需要设置绝缘膜24a，也可以只设置氧含量超过化学计量组成的氧化绝缘膜的绝缘膜24b作为
保护膜。
保护膜。
[0200] 氮化绝缘膜25形成在绝缘膜24b上。通过设置氮化绝缘膜25，从氮化绝缘膜向氧化物半导体膜19移动的氢及氨的量少，可以降低氧化物半导体膜19中的氢及氮的浓度。此外，
氮化绝缘膜25设置在晶体管7上，由此可以抑制水从外部侵入到氧化物半导体膜19。换言
之，可以抑制包含在水中的氢侵入到氧化物半导体膜19。优选的是，氮化绝缘膜25的氧阻挡
性高，因为可以抑制包含在绝缘膜24b中的氧移动到外部，并且包含在绝缘膜24b中的氧可
以移动到氧化物半导体膜19。其结果是，可以抑制阈值电压的负向漂移并可以降低电特性
的偏差。此外，可以降低晶体管的源极及漏极之间的泄漏电流，典型地是截止态电流。另外，
可以抑制随时间的变化或光BT应力测试所导致的电特性变动。
氮化绝缘膜25设置在晶体管7上，由此可以抑制水从外部侵入到氧化物半导体膜19。换言
之，可以抑制包含在水中的氢侵入到氧化物半导体膜19。优选的是，氮化绝缘膜25的氧阻挡
性高，因为可以抑制包含在绝缘膜24b中的氧移动到外部，并且包含在绝缘膜24b中的氧可
以移动到氧化物半导体膜19。其结果是，可以抑制阈值电压的负向漂移并可以降低电特性
的偏差。此外，可以降低晶体管的源极及漏极之间的泄漏电流，典型地是截止态电流。另外，
可以抑制随时间的变化或光BT应力测试所导致的电特性变动。
[0201] 作为平坦化膜27，可以使用有机材料，诸如丙烯酸树脂、环氧树脂、苯并环丁烯树脂、聚酰亚胺、聚酰胺等。除了上述有机材料之外，可以使用硅氧烷类树脂等。另外，也可以
通过层叠多个使用这些材料形成的绝缘膜来形成平坦化膜。
通过层叠多个使用这些材料形成的绝缘膜来形成平坦化膜。
[0202] 用于平坦化膜27的有机材料含有比无机绝缘膜多的水或气体，并且有时该水或气体由加热处理移动到氧化物半导体膜。此外，有机材料容易透过来自外部的水。由此，形成
平坦化膜27时，具有氧化物半导体膜的晶体管的电特性因水或气体而变动，晶体管的可靠
性有可能降低。
平坦化膜27时，具有氧化物半导体膜的晶体管的电特性因水或气体而变动，晶体管的可靠
性有可能降低。
[0203] 于是，如图6A和6B的晶体管7所示，具有抑制水侵入的功能的氮化绝缘膜25优选设置在晶体管7与平坦化膜27之间。
[0204] 此外，氮化绝缘膜25优选设置在绝缘膜24b与平坦化膜27之间，因为提高氮化绝缘膜25与平坦化膜27之间的密接性。
[0205] 作为导电膜29，可以适当地使用用于一对电极21的材料。作为导电膜29，也可以使用具有透光性的导电材料，诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧
化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物（以下，称为ITO）、铟锌氧化物、包
含氧化硅的铟锡氧化物。
化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物（以下，称为ITO）、铟锌氧化物、包
含氧化硅的铟锡氧化物。
[0206] 作为栅极绝缘膜18，也可以使用氧含量超过化学计量组成的氧化绝缘膜。通过使用氧含量超过化学计量组成的氧化绝缘膜作为栅极绝缘膜18，可以减低氧化物半导体膜19
与栅极绝缘膜18之间的界面态，可以降低阈值电压的负向漂移，并且可以减小晶体管的电
特性的偏差。
与栅极绝缘膜18之间的界面态，可以降低阈值电压的负向漂移，并且可以减小晶体管的电
特性的偏差。
[0207] 如实施方式1的图2C所示在氧化物半导体膜19上形成一对电极21之后，也可以通过将氧化物半导体膜19暴露于产生在氧气氛中的等离子体，向氧化物半导体膜19供应氧，
来形成氧缺陷少的氧化物半导体膜。可以举出氧、臭氧、一氧化二氮、二氧化氮等的气氛作
为氧气氛的例子。再者，在等离子体处理中，氧化物半导体膜19优选被暴露于对衬底11一侧
不施加偏压而产生的等离子体。由此，氧化物半导体膜19可以被供应氧而不受到损伤；因
此，可以减少氧化物半导体膜19中的氧缺陷量。此外，可以去除由形成一对电极21时的蚀刻
处理而发生的残留在氧化物半导体膜19的表面上的杂质，例如，如氟、氯等的卤素。
来形成氧缺陷少的氧化物半导体膜。可以举出氧、臭氧、一氧化二氮、二氧化氮等的气氛作
为氧气氛的例子。再者，在等离子体处理中，氧化物半导体膜19优选被暴露于对衬底11一侧
不施加偏压而产生的等离子体。由此，氧化物半导体膜19可以被供应氧而不受到损伤；因
此，可以减少氧化物半导体膜19中的氧缺陷量。此外，可以去除由形成一对电极21时的蚀刻
处理而发生的残留在氧化物半导体膜19的表面上的杂质，例如，如氟、氯等的卤素。
[0208] 通过上述工序，可以制造电特性的变动得到抑制的可靠性提高的晶体管。另外，可以制造随时间的变化或光BT应力测试所导致的电特性变动少的晶体管。典型的是，可以制
造阈值电压的变动少的可靠性高的晶体管。
造阈值电压的变动少的可靠性高的晶体管。
[0209] 注意，本实施方式所示的结构、方法等可以与其他的实施方式及实施例所示的结构、方法等适当地组合。
[0210] 实施方式5在本实施方式中，参照图7A和7B说明与实施方式2不同的栅极绝缘膜的结构。
[0211] 图7A和7B是半导体装置所具有的晶体管9的俯视图及截面图。图7A是晶体管9的俯视图，图7B是沿着图7A的点划线A-B的截面图。注意，在图7A中，为了简化，省略衬底31、基底
绝缘膜33、晶体管9的构成要素的一部分（例如，绝缘膜38a、绝缘膜38b、氮化绝缘膜39）、平
坦化膜43等。
绝缘膜33、晶体管9的构成要素的一部分（例如，绝缘膜38a、绝缘膜38b、氮化绝缘膜39）、平
坦化膜43等。
[0212] 图7A和7B所示的晶体管9具有形成在基底绝缘膜33上的氧化物半导体膜34、接触于氧化物半导体膜34的一对电极35。此外，晶体管9具有包括绝缘膜38a、绝缘膜38b及氮化
绝缘膜39的栅极绝缘膜42、隔着栅极绝缘膜42重叠于氧化物半导体膜34的栅电极41。也可
以具有覆盖栅极绝缘膜42及栅电极41的平坦化膜43。此外，也可以具有通过设置在栅极绝
缘膜42及平坦化膜43中的开口47与一对电极35中的一个连接的导电膜45。
绝缘膜39的栅极绝缘膜42、隔着栅极绝缘膜42重叠于氧化物半导体膜34的栅电极41。也可
以具有覆盖栅极绝缘膜42及栅电极41的平坦化膜43。此外，也可以具有通过设置在栅极绝
缘膜42及平坦化膜43中的开口47与一对电极35中的一个连接的导电膜45。
[0213] 在本实施方式所示的晶体管9中，绝缘膜38a被形成为接触于氧化物半导体膜34。绝缘膜38a是使氧透过的氧化绝缘膜。作为绝缘膜38a，可以适当地使用实施方式4中的绝缘
膜24a。
膜24a。
[0214] 通过形成使氧透过的氧化绝缘膜作为绝缘膜38a，从设置在绝缘膜38a上的氧含量超过化学计量组成的氧化绝缘膜脱离的氧可以经过绝缘膜38a移动到氧化物半导体膜34。
[0215] 绝缘膜38b被形成为接触于绝缘膜38a。绝缘膜38b是氧含量超过化学计量组成的氧化绝缘膜。作为绝缘膜38b，可以适当地使用实施方式4所示的绝缘膜24b。
[0216] 当加热的同时在绝缘膜38a上形成绝缘膜38b时，氧移动到氧化物半导体膜34，可以填充氧化物半导体膜34中的氧缺陷。或者，当在绝缘膜38a上形成绝缘膜38b，然后对该绝
缘膜38b进行加热处理时，氧移动到氧化物半导体膜34，可以填充氧化物半导体膜34中的氧
缺陷。因此，可以减少氧化物半导体膜中的氧缺陷量。
缘膜38b进行加热处理时，氧移动到氧化物半导体膜34，可以填充氧化物半导体膜34中的氧
缺陷。因此，可以减少氧化物半导体膜中的氧缺陷量。
[0217] 作为栅极绝缘膜，使用缺陷少的绝缘膜，由此，可以抑制阈值电压的负向漂移且可以减小晶体管的电特性的偏差。
[0218] 在绝缘膜38b的形成工序中，在氧化物半导体膜34不受到损伤的情况下，不一定需要设置绝缘膜38a，也可以只设置通过加热氧的一部分脱离的氧化绝缘膜的绝缘膜38b。
[0219] 氮化绝缘膜39被形成在绝缘膜38b上。通过设置氮化绝缘膜39，从氮化绝缘膜向氧化物半导体膜34移动的氢及氨的量少，并且可以降低氧化物半导体膜34中的氢及氮的浓
度。此外，氮化绝缘膜39被设置在晶体管9上，由此可以抑制水从外部侵入到氧化物半导体
膜34。换言之，可以抑制包含在水中的氢侵入到氧化物半导体膜34。优选的是，氮化绝缘膜
39的氧阻挡性高，因为可以抑制包含在绝缘膜38b中的氧移动到外部，并且包含在绝缘膜
38b中的氧可以移动到氧化物半导体膜34。其结果是，可以抑制阈值电压的负向漂移，并可
以降低电特性的偏差。此外，可以降低晶体管的源极及漏极之间的泄漏电流，典型地是截止
态电流。另外，可以抑制随时间的变化或光BT应力测试所导致的电特性变动。
度。此外，氮化绝缘膜39被设置在晶体管9上，由此可以抑制水从外部侵入到氧化物半导体
膜34。换言之，可以抑制包含在水中的氢侵入到氧化物半导体膜34。优选的是，氮化绝缘膜
39的氧阻挡性高，因为可以抑制包含在绝缘膜38b中的氧移动到外部，并且包含在绝缘膜
38b中的氧可以移动到氧化物半导体膜34。其结果是，可以抑制阈值电压的负向漂移，并可
以降低电特性的偏差。此外，可以降低晶体管的源极及漏极之间的泄漏电流，典型地是截止
态电流。另外，可以抑制随时间的变化或光BT应力测试所导致的电特性变动。
[0220] 平坦化膜43可以适当地使用实施方式4所示的平坦化膜27的材料而形成。
[0221] 此外，氮化绝缘膜39优选设置在绝缘膜38b与平坦化膜43之间，因为氮化绝缘膜39与平坦化膜43之间的密接性提高。
[0222] 作为导电膜45，可以适当地使用实施方式4所示的导电膜29的材料。
[0223] 如实施方式4，在实施方式2的图4B所示的在氧化物半导体膜34上形成一对电极35的工序之后，通过将氧化物半导体膜34暴露于产生在氧气氛中的等离子体，向氧化物半导
体膜34供应氧，也可以形成氧缺陷少的氧化物半导体膜。因此，氧化物半导体膜34被供应氧
而不受到损伤；由此，可以减少氧化物半导体膜34中的氧缺陷量。
体膜34供应氧，也可以形成氧缺陷少的氧化物半导体膜。因此，氧化物半导体膜34被供应氧
而不受到损伤；由此，可以减少氧化物半导体膜34中的氧缺陷量。
[0224] 通过上述工序，可以制造电特性的变动得到抑制且可靠性提高的晶体管。另外，可以制造随时间的变化或光BT应力测试所导致的电特性变动少的晶体管。典型的是，可以制
造阈值电压的变动少的可靠性高的晶体管。
造阈值电压的变动少的可靠性高的晶体管。
[0225] 注意，本实施方式所示的结构、方法等可以与其他的实施方式及实施例所示的结构、方法等适当地组合。
[0226] 实施方式6使用上述实施方式所示的晶体管例子来可以制造具有显示功能的半导体装置（也称为
显示装置）。此外，包括晶体管的驱动电路的一部分或全部可以形成在形成有像素部的衬底
上，由此可以得到系统整合型面板（system-on-panel）。在本实施方式中，参照图8A至8C、图
9A和9B、图10以及图11A至11C说明使用上述实施方式所示的晶体管例子的显示装置的例
子。此外，图9A、图9B及图10是示出沿图8B中的M-N点划线的截面结构的截面图。
显示装置）。此外，包括晶体管的驱动电路的一部分或全部可以形成在形成有像素部的衬底
上，由此可以得到系统整合型面板（system-on-panel）。在本实施方式中，参照图8A至8C、图
9A和9B、图10以及图11A至11C说明使用上述实施方式所示的晶体管例子的显示装置的例
子。此外，图9A、图9B及图10是示出沿图8B中的M-N点划线的截面结构的截面图。
[0227] 在图8A中，密封剂905被设置为围绕设置在第一衬底901上的像素部902，并且像素部902被第二衬底906密封。在图8A中，使用单晶半导体或多晶半导体形成在另行准备的衬
底上的信号线驱动电路903及扫描线驱动电路904安装在第一衬底901上的与由密封剂905
围绕的区域不同的区域中。此外，各种信号及电位从柔性印刷电路（flexible printed
circuit：FPC）918a及FPC918b供应到信号线驱动电路903、扫描线驱动电路904及像素部
902。
底上的信号线驱动电路903及扫描线驱动电路904安装在第一衬底901上的与由密封剂905
围绕的区域不同的区域中。此外，各种信号及电位从柔性印刷电路（flexible printed
circuit：FPC）918a及FPC918b供应到信号线驱动电路903、扫描线驱动电路904及像素部
902。
[0228] 在图8B和8C中，密封剂905被设置为围绕设置在第一衬底901上的像素部902和扫描线驱动电路904。第二衬底906设置在像素部902和扫描线驱动电路904上。因此，像素部
902及扫描线驱动电路904与显示元件一起由第一衬底901、密封剂905以及第二衬底906密
封。在图8B和8C中，使用单晶半导体或多晶半导体形成在另行准备的衬底上的信号线驱动
电路903安装在第一衬底901上的与由密封剂905围绕的区域不同的区域中。在图8B和8C中，
各种信号及电位从FPC918供应供应到信号线驱动电路903、扫描线驱动电路904以及像素部
902。
902及扫描线驱动电路904与显示元件一起由第一衬底901、密封剂905以及第二衬底906密
封。在图8B和8C中，使用单晶半导体或多晶半导体形成在另行准备的衬底上的信号线驱动
电路903安装在第一衬底901上的与由密封剂905围绕的区域不同的区域中。在图8B和8C中，
各种信号及电位从FPC918供应供应到信号线驱动电路903、扫描线驱动电路904以及像素部
902。
[0229] 虽然图8B和8C都示出另行形成信号线驱动电路903并且将其安装于第一衬底901的例子，但是本发明的一个方式不局限于该结构。既可以另行形成扫描线驱动电路并进行
安装，又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安
装。
安装，又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安
装。
[0230] 另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以使用玻璃覆晶封装（Chip On Glass：COG）方法、引线键合方法或者卷带式自动接合（Tape Automated
Bonding：TAB）方法等。图8A示出通过COG方法安装信号线驱动电路903、扫描线驱动电路904
的例子。图8B示出通过COG方法安装信号线驱动电路903的例子。图8C示出通过TAB方法安装
信号线驱动电路903的例子。
Bonding：TAB）方法等。图8A示出通过COG方法安装信号线驱动电路903、扫描线驱动电路904
的例子。图8B示出通过COG方法安装信号线驱动电路903的例子。图8C示出通过TAB方法安装
信号线驱动电路903的例子。
[0231] 显示装置在其范围内包括密封有显示元件的面板以及在该面板上安装有IC诸如控制器等的模块。
[0232] 本说明书中的显示装置是指图像显示装置、显示装置或光源（包括照明装置）。另外，显示装置在其范围内还包括如下模块：安装有诸如FPC或TCP的连接器的模块；包含TCP
且在该TCP的端部设置有印刷线路板的模块；或者集成电路（IC）通过COG方法直接安装在显
示元件上的模块。
且在该TCP的端部设置有印刷线路板的模块；或者集成电路（IC）通过COG方法直接安装在显
示元件上的模块。
[0233] 设置在第一衬底上的像素部及扫描线驱动电路具有多个晶体管，并且可以使用上述实施方式所示的任何晶体管。
[0234] 作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）或发光元件（也称为发光显示元件）。发光元件在其范畴内包括由电流或电压控制亮度的元
件，具体而言，包括无机电致发光（Electro Luminescence：EL）元件、有机EL元件等。此外，
可以使用如电子墨水等由于电作用而改变对比度的显示媒介。
件，具体而言，包括无机电致发光（Electro Luminescence：EL）元件、有机EL元件等。此外，
可以使用如电子墨水等由于电作用而改变对比度的显示媒介。
[0236] 连接端子电极915使用与第一电极930相同的导电膜形成，并且，端子电极916使用与晶体管910及晶体管911的一对电极相同的导电膜形成。
[0237] 图9B所示的显示装置包括连接端子电极915a、915b以及端子电极916。连接端子电极915a、915b及端子电极916通过各向异性导电剂919电连接到FPC918所具有的端子。
[0238] 连接端子电极915a使用与第一电极930相同的导电膜形成，连接端子电极915b使用与第二电极941相同的导电膜形成，并且，端子电极916使用与晶体管910及晶体管911的
一对电极相同的导电膜形成。
一对电极相同的导电膜形成。
[0239] 此外，如图10所示，半导体装置包括连接端子电极955及端子电极916。连接端子电极955及端子电极916通过各向异性导电剂919电连接到FPC918所具有的端子。
[0240] 连接端子电极955使用与第二电极951相同的导电膜形成，并且，端子电极916使用与晶体管910及晶体管911的一对电极相同的导电膜形成。
[0241] 设置在第一衬底901上的像素部902和扫描线驱动电路904都包括多个晶体管。图9A、9B及图10示出包括在像素部902中的晶体管910以及包括在扫描线驱动电路904中的晶
体管911。在图9A中，相当于实施方式1中的保护膜26或相当于实施方式4中的保护膜28的绝
缘膜924设置在晶体管910及晶体管911上。在图9B中，平坦化膜921还设置在绝缘膜924上。
此外，绝缘膜923被用作基底膜。
体管911。在图9A中，相当于实施方式1中的保护膜26或相当于实施方式4中的保护膜28的绝
缘膜924设置在晶体管910及晶体管911上。在图9B中，平坦化膜921还设置在绝缘膜924上。
此外，绝缘膜923被用作基底膜。
[0242] 在本实施方式中，可以使用上述实施方式所示的任何晶体管作为晶体管910、晶体管911。
[0243] 此外，图10示出导电膜917被设置在绝缘膜924上以与用于驱动电路的晶体管911的氧化物半导体膜的沟道形成区重叠的例子。在本实施方式中，导电膜917使用与第一电极
930相同的层形成。通过设置导电膜917以与氧化物半导体膜的沟道形成区重叠，可以进一
步降低BT应力测试前后的晶体管911的阈值电压的变动量。导电膜917也可以具有与晶体管
911的栅电极相同的电位或者与晶体管911的栅电极的电位不同的电位，并且，导电膜917可
以被用作第二栅电极。导电膜917的电位也可以是GND、0V或浮动状态。
930相同的层形成。通过设置导电膜917以与氧化物半导体膜的沟道形成区重叠，可以进一
步降低BT应力测试前后的晶体管911的阈值电压的变动量。导电膜917也可以具有与晶体管
911的栅电极相同的电位或者与晶体管911的栅电极的电位不同的电位，并且，导电膜917可
以被用作第二栅电极。导电膜917的电位也可以是GND、0V或浮动状态。
[0244] 此外，导电膜917具有遮蔽外部电场的功能。换言之，导电膜917具有防止外部的电场作用于内部（包括晶体管的电路部）的功能（尤其是，防止静电的功能）。导电膜917的该遮
蔽功能可以防止由于如静电等外部的电场的影响而晶体管的电特性变动。导电膜917可以
用于上述实施方式所示的任何晶体管。
蔽功能可以防止由于如静电等外部的电场的影响而晶体管的电特性变动。导电膜917可以
用于上述实施方式所示的任何晶体管。
[0245] 在显示面板中，包括在像素部902中的晶体管910与显示元件电连接。对显示元件的种类只要能够进行显示就没有特别的限制，而可以使用各种各样的显示元件。
[0247] 第一电极930、第二电极931及第二电极941可以使用透光导电材料诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化
物、铟锡氧化物（以下称为ITO）、铟锌氧化物、添加有氧化硅的铟锡氧化物而形成。
物、铟锡氧化物（以下称为ITO）、铟锌氧化物、添加有氧化硅的铟锡氧化物而形成。
[0248] 或者，第一电极930、第二电极931及第二电极941可以使用选自钨（W）、钼（Mo）、锆（Zr）、铪（Hf）、钒（V）、铌（Nb）、钽（Ta）、铬（Cr）、钴（Co）、镍（Ni）、钛（Ti）、铂（Pt）、铝（Al）、铜（Cu）、银（Ag）中的一种或多种材料；这些材料的合金；；这些材料的氮化物来形成。
[0249] 第一电极930、第二电极931及第二电极941可以使用包括导电高分子（也称为导电聚合体）的导电组成物来形成。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例
如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、以及苯胺、吡咯和
噻吩中的两种或更多种的共聚物或其衍生物等。
如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、以及苯胺、吡咯和
噻吩中的两种或更多种的共聚物或其衍生物等。
[0250] 图9A和9B示出使用液晶元件作为显示元件的液晶显示装置的例子。图9A示出采用垂直电场方式的例子。
[0251] 在图9A中，显示元件的液晶元件913包括第一电极930、第二电极931以及液晶层908。另外，用作取向膜的绝缘膜932及绝缘膜933被设置为夹持液晶层908。第二电极931设
置在第二衬底906一侧。第二电极931隔着液晶层908重叠于第一电极930。
置在第二衬底906一侧。第二电极931隔着液晶层908重叠于第一电极930。
[0252] 图9B示出采用一种水平电场方式的边缘电场转换（Fringe Field Switching：FFS）模式的例子。
[0253] 在图9B中，显示元件的液晶元件943包括形成在平坦化膜921上的第一电极930、第二电极941以及液晶层908。第二电极941被用作公共电极。绝缘膜944设置在第一电极930与
第二电极941之间。绝缘膜944使用氮化硅膜形成。用作取向膜的绝缘膜932、绝缘膜933被设
置为夹持液晶层908。
第二电极941之间。绝缘膜944使用氮化硅膜形成。用作取向膜的绝缘膜932、绝缘膜933被设
置为夹持液晶层908。
[0254] 间隔物935是通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物，且是为控制第一电极930与第二电极931之间的间隔（单元间隙：cell gap）而设置的。此外，也可以使用
球状间隔物。
球状间隔物。
[0255] 当使用液晶元件作为显示元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件呈现胆甾相、近晶相、
立方相、手性向列相、各向同性相等。
立方相、手性向列相、各向同性相等。
[0256] 另外，也可以使用不需要使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，且是在上升胆甾相液晶的温度的期间中胆甾相转变到各向同性相之前出现的相。由于蓝相只
出现在较窄的温度范围内，所以将混合有手性试剂的液晶组成物用于液晶层，以改善温度
范围。包含呈现蓝相的液晶和手性试剂的液晶组成物具有1msec或更短的快响应速度，且具
有光学各向同性，由此不需要取向处理并且视角依赖性小。另外，由于不需要设置取向膜而
不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并且可以降低制造工序
中的液晶显示装置的不良和破损。由此，可以提高液晶显示装置的生产率。
出现在较窄的温度范围内，所以将混合有手性试剂的液晶组成物用于液晶层，以改善温度
范围。包含呈现蓝相的液晶和手性试剂的液晶组成物具有1msec或更短的快响应速度，且具
有光学各向同性，由此不需要取向处理并且视角依赖性小。另外，由于不需要设置取向膜而
不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并且可以降低制造工序
中的液晶显示装置的不良和破损。由此，可以提高液晶显示装置的生产率。
[0257] 第一衬底901和第二衬底906由密封剂925固定。作为密封剂925，可以使用有机树脂，诸如热固化树脂或光固化树脂。
[0258] 在图9A的液晶显示装置中，密封剂925接触于栅极绝缘膜922，平坦化膜921设置在密封剂925的内侧。此外，栅极绝缘膜922层叠氮化硅膜及氧氮化硅膜而形成。此外，当选择
性地蚀刻绝缘膜924时，优选的是，通过蚀刻栅极绝缘膜922的上层的氧氮化硅膜，来使氮化
硅膜露出。其结果是，密封剂925与形成在栅极绝缘膜922中的氮化硅膜接触，可以抑制来自
外部的水侵入到密封剂925的内部。
性地蚀刻绝缘膜924时，优选的是，通过蚀刻栅极绝缘膜922的上层的氧氮化硅膜，来使氮化
硅膜露出。其结果是，密封剂925与形成在栅极绝缘膜922中的氮化硅膜接触，可以抑制来自
外部的水侵入到密封剂925的内部。
[0259] 在图9B的液晶显示装置中，密封剂925接触于绝缘膜924。平坦化膜921设置在比密封剂925更靠内侧并且密封剂925接触于绝缘膜924的表面上的氮化硅膜；因此，可以抑制来
自外部的水侵入到密封剂925。
自外部的水侵入到密封剂925。
[0260] 考虑到配置在像素部中的晶体管的泄漏电流等而以能够在规定的期间中保持电荷的方式设定形成在液晶显示装置中的存储电容器的大小。通过使用具有高纯度氧化物半
导体膜的晶体管，设置具有各像素的液晶电容的三分之一或更小，优选为五分之一或更小
的电容的大小的存储电容器，就足够了；由此，可以提高像素的开口率。
导体膜的晶体管，设置具有各像素的液晶电容的三分之一或更小，优选为五分之一或更小
的电容的大小的存储电容器，就足够了；由此，可以提高像素的开口率。
[0261] 在显示装置中，适当地设置黑矩阵（遮光膜）、如偏振构件、相位差构件、抗反射构件等的光学构件（光学衬底）等。例如，通过使用偏振衬底以及相位差衬底可以实现圆偏振。
此外，也可以使用背光灯、侧光灯等作为光源。
此外，也可以使用背光灯、侧光灯等作为光源。
[0262] 作为像素部中的显示方式，可以使用逐行扫描方式或隔行扫描方式等。另外，当进行彩色显示时在像素中被控制的颜色因素不局限于三种颜色：R、G及B（R、G及B分别对应于
红色、绿色及蓝色）。例如，也可以使用R、G、B及W（W对应于白色）或R、G、B以及黄色（yellow）、青色（cyan）、品红色（magenta）等中的一种或多种颜色。另外，显示区的大小也可以按每个
颜色因素的点（dot）之间彼此不同。本发明不局限于应用于彩色显示的显示装置，也可以应
用于单色显示的显示装置。
红色、绿色及蓝色）。例如，也可以使用R、G、B及W（W对应于白色）或R、G、B以及黄色（yellow）、青色（cyan）、品红色（magenta）等中的一种或多种颜色。另外，显示区的大小也可以按每个
颜色因素的点（dot）之间彼此不同。本发明不局限于应用于彩色显示的显示装置，也可以应
用于单色显示的显示装置。
[0263] 图11A至11C示出图9A中的显示装置的例子，其中，用来与设置在第二衬底906上的第二电极931电连接的公共连接部（焊盘部）形成在第一衬底901上。
[0264] 注意，将区别地说明像素部中的接触孔和公共连接部中的开口，因为两者的尺寸大不相同。在图9A和9B及图11A至11C中，以不同的比例尺示出像素部902和公共连接部。例
如，公共连接部中的点划线I-J的长度是500μm左右，而像素部902的晶体管的尺寸小于50μ
m；因此，公共连接部的面积是晶体管的10倍或更大。但是，为了简化，在图9A和9B及图11A至
11C中，改变像素部902和公共连接部的比例尺。
如，公共连接部中的点划线I-J的长度是500μm左右，而像素部902的晶体管的尺寸小于50μ
m；因此，公共连接部的面积是晶体管的10倍或更大。但是，为了简化，在图9A和9B及图11A至
11C中，改变像素部902和公共连接部的比例尺。
[0265] 公共连接部设置在与用来粘结第一衬底901和第二衬底906的密封剂重叠的位置，并且通过密封剂所包含的导电粒子与第二电极931电连接。或者，公共连接部设置在不与密
封剂重叠的位置（像素部以外的位置），并且，包含导电粒子的膏剂与密封剂另行设置为与
公共连接部重叠，由此公共连接部与第二电极931电连接。
封剂重叠的位置（像素部以外的位置），并且，包含导电粒子的膏剂与密封剂另行设置为与
公共连接部重叠，由此公共连接部与第二电极931电连接。
[0266] 图11A是沿着图11B所示的俯视图中的线I-J而得到的公共连接部的截面图。
[0267] 公共电位线975设置在栅极绝缘膜922上并使用与图9A和9B所示的晶体管910的源电极971或漏电极973相同的材料且通过相同的工序而形成。
[0268] 此外，公共电位线975由绝缘膜924及平坦化膜921覆盖，并且，在重叠于公共电位线975的位置上，多个开口包含在绝缘膜924及平坦化膜921中。这些开口通过与连接晶体管
910的源电极971及漏电极973中的一个与第一电极930的接触孔相同的工序而形成。
910的源电极971及漏电极973中的一个与第一电极930的接触孔相同的工序而形成。
[0269] 此外，公共电位线975通过开口与公共电极977连接。公共电极977设置在平坦化膜921上，并使用与连接端子电极915及像素部的第一电极930相同的材料且通过相同的工序
而形成。
而形成。
[0270] 通过上述方式，可以以与像素部902中的开关元件相同的制造工序制造公共连接部。
[0271] 公共电极977是与包括在密封剂中的导电粒子接触的电极，且与第二衬底906的第二电极931电连接。
[0272] 或者，如图11C所示，公共电位线985也可以使用与晶体管910的栅电极相同的材料且通过相同的工序而制造。
[0273] 在图11C的公共连接部中，公共电位线985设置在栅极绝缘膜922、绝缘膜924及平坦化膜921的下方，并且，在重叠于公共电位线985的位置上多个开口包含在栅极绝缘膜
922、绝缘膜924及平坦化膜921中。这些开口在与连接晶体管910的源电极971及漏电极973
中的一个与第一电极930连接的接触孔相同的工序中蚀刻绝缘膜924及平坦化膜921，还选
择性地蚀刻栅极绝缘膜922来形成。
922、绝缘膜924及平坦化膜921中。这些开口在与连接晶体管910的源电极971及漏电极973
中的一个与第一电极930连接的接触孔相同的工序中蚀刻绝缘膜924及平坦化膜921，还选
择性地蚀刻栅极绝缘膜922来形成。
[0274] 此外，公共电位线985在开口部中与公共电极987连接。公共电极987设置在平坦化膜921上，且使用与连接端子电极915、像素部的第一电极930相同的材料且通过相同的工序
而形成。
而形成。
[0275] 此外，在图9B的FFS模式的液晶显示装置中，公共电极977及987都与第二电极941连接。
[0276] 接着，作为显示装置所包括的显示元件，可以使用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区分。一般来说，前者
被称为有机EL元件，而后者被称为无机EL元件。
被称为有机EL元件，而后者被称为无机EL元件。
[0277] 在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括发光性有机化合物的层中，并且电流流过。这些载流子（电子及空穴）复合，由此，发光
性有机化合物被激发。该发光性有机化合物从该激发态回到基态，由此发射光。由于这种机
理，上述发光元件被称为电流激发型发光元件。
性有机化合物被激发。该发光性有机化合物从该激发态回到基态，由此发射光。由于这种机
理，上述发光元件被称为电流激发型发光元件。
[0278] 无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光材料的粒子分散在粘合剂中的发光层，其发光机理是利用施主能
级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有发光层夹在介电层之间且
该介电层由电极夹住的结构，其发光机理是利用金属离子的内壳层电子跃迁的定域型发光
（localized type light emission）。在此，作为发光元件说明有机EL元件的例子。
级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有发光层夹在介电层之间且
该介电层由电极夹住的结构，其发光机理是利用金属离子的内壳层电子跃迁的定域型发光
（localized type light emission）。在此，作为发光元件说明有机EL元件的例子。
[0279] 为了取出来自发光元件的发光，只要使发光元件的一对电极中的至少一个为透光性就可以。晶体管及发光元件形成在衬底上。发光元件可以具有：经过与衬底相反一侧的表
面取出发光的顶部发射结构；经过衬底一侧的表面取出发光的底部发射结构；或者经过与
衬底相反一侧的表面及衬底一侧的表面取出发光的双面发射结构，并且可以使用具有上述
任一种发射结构的发光元件。
面取出发光的顶部发射结构；经过衬底一侧的表面取出发光的底部发射结构；或者经过与
衬底相反一侧的表面及衬底一侧的表面取出发光的双面发射结构，并且可以使用具有上述
任一种发射结构的发光元件。
[0280] 图10示出使用发光元件作为显示元件的发光装置的例子。显示元件的发光元件963与设置在像素部902中的晶体管910电连接。另外，虽然发光元件963的结构是第一电极
930、发光层961以及第二电极931的叠层结构，但是其结构不局限于此。根据从发光元件963
取出的光的方向等可以适当地改变发光元件963的结构。
930、发光层961以及第二电极931的叠层结构，但是其结构不局限于此。根据从发光元件963
取出的光的方向等可以适当地改变发光元件963的结构。
[0281] 氮化硅膜950设置在平坦化膜921与第一电极930之间。氮化硅膜950接触于平坦化膜921及绝缘膜924的侧面。分隔壁960设置在氮化硅膜950及第一电极930的端部上。分隔壁
960可以使用有机绝缘材料或无机绝缘材料形成。尤其优选的是，该分隔壁960使用感光树
脂材料而形成为在第一电极930上具有开口，使得该开口的侧壁具有连续曲率的倾斜面。
960可以使用有机绝缘材料或无机绝缘材料形成。尤其优选的是，该分隔壁960使用感光树
脂材料而形成为在第一电极930上具有开口，使得该开口的侧壁具有连续曲率的倾斜面。
[0282] 发光层961也可以被形成为具有单层结构或包含多个层的叠层结构。
[0283] 保护层也可以被形成在第二电极931及分隔壁960上，以防止氧、氢、水分、二氧化碳等侵入到发光元件963。作为保护层，可以形成氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化
铝、氮氧化铝、DLC膜等。此外，在由第一衬底901、第二衬底906及密封剂936密封的空间中，
设置有填充剂964并被密封。优选的是，如上述方法，使用气密性高且脱气少的保护膜（例
如，粘合膜、紫外线固化树脂膜）或覆盖材料来封装（封入）发光元件，以不暴露于外部气体。
铝、氮氧化铝、DLC膜等。此外，在由第一衬底901、第二衬底906及密封剂936密封的空间中，
设置有填充剂964并被密封。优选的是，如上述方法，使用气密性高且脱气少的保护膜（例
如，粘合膜、紫外线固化树脂膜）或覆盖材料来封装（封入）发光元件，以不暴露于外部气体。
[0284] 作为密封剂936，可以使用有机树脂诸如热固化树脂或光固化树脂或者包括低熔点玻璃的玻璃粉等。玻璃粉是优选的，因为其对如水或氧等的杂质具有高阻挡性。此外，在
使用玻璃粉作为密封剂936的情况下，如图10所示，玻璃粉设置在氮化硅膜950上，因此氮化
硅膜950和玻璃粉的密接性变高并且可以防止水从外部侵入到密封剂936中。
使用玻璃粉作为密封剂936的情况下，如图10所示，玻璃粉设置在氮化硅膜950上，因此氮化
硅膜950和玻璃粉的密接性变高并且可以防止水从外部侵入到密封剂936中。
[0285] 作为填充剂964，除了惰性气体诸如氮或氩以外，可以使用紫外线固化树脂或热固化树脂：可以使用聚氯乙烯（PVC）、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、聚乙烯醇缩
丁醛（PVB）或乙烯-醋酸乙烯酯（EVA）。例如，氮被用于填充剂。
丁醛（PVB）或乙烯-醋酸乙烯酯（EVA）。例如，氮被用于填充剂。
[0286] 如果需要，则也可以在发光元件的射出表面上适当地设置光学薄膜诸如偏振片、圆偏振片（包括椭圆偏振片）、相位差板（λ/4板或λ/2板）或滤色片。此外，偏振片或者圆偏振
片也可以设置有防反射膜。例如，可以进行利用表面的凹凸来扩散反射光而降低眩光的抗
眩光处理。
片也可以设置有防反射膜。例如，可以进行利用表面的凹凸来扩散反射光而降低眩光的抗
眩光处理。
[0288] 由于晶体管容易由静电等损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件形成。
[0289] 如上所述，通过使用上述实施方式所示的晶体管，可以提供具有显示功能的可靠性高的半导体装置。
[0290] 本实施方式可以与其他实施方式所记载的结构适当地组合。
[0292] 图12A示出具有图像传感器功能的半导体装置的例子。图12A示出光电传感器的等效电路，图12B是示出光电传感器的一部分的截面图。
[0293] 在光电二极管602中，一个电极电连接到光电二极管复位信号线658，另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器基准信
号线672，晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。
晶体管656的栅极电连接到栅极信号线659，晶体管656的源极和漏极中的另一个电连接到
光电传感器输出信号线671。
号线672，晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。
晶体管656的栅极电连接到栅极信号线659，晶体管656的源极和漏极中的另一个电连接到
光电传感器输出信号线671。
[0294] 注意，在本说明书的电路图中，由符号“OS”表示包含氧化物半导体膜的晶体管，以明确显示包含氧化物半导体膜的晶体管。在图12A中，晶体管640和晶体管656都是包含氧化
物半导体膜的晶体管，且可以应用实施方式1至6中的任一个所示的晶体管。在本实施方式
中，说明应用具有与实施方式4所示的晶体管7相同的结构的晶体管的例子。
物半导体膜的晶体管，且可以应用实施方式1至6中的任一个所示的晶体管。在本实施方式
中，说明应用具有与实施方式4所示的晶体管7相同的结构的晶体管的例子。
[0295] 图12B是光电传感器中的光电二极管602和晶体管640的截面图。用作传感器的光电二极管602和晶体管640设置在具有绝缘表面的衬底601（元件衬底）上。通过使用粘合层
608，在光电二极管602和晶体管640上设置有衬底613。
608，在光电二极管602和晶体管640上设置有衬底613。
[0296] 绝缘膜632、平坦化膜633以及平坦化膜634设置在晶体管640上。光电二极管602包括形成在平坦化膜633上的电极641b；在电极641b上依次层叠的第一半导体膜606a、第二半
导体膜606b、第三半导体膜606c；设置在平坦化膜634上且通过第一至第三半导体膜与电极
641b电连接的电极642；以及设置在与电极641b相同的层中的与电极642电连接的电极
641a。
导体膜606b、第三半导体膜606c；设置在平坦化膜634上且通过第一至第三半导体膜与电极
641b电连接的电极642；以及设置在与电极641b相同的层中的与电极642电连接的电极
641a。
[0297] 电极641b与形成在平坦化膜634上的导电膜643电连接，并且电极642通过电极641a与导电膜645电连接。导电膜645与晶体管640的栅电极电连接，并且光电二极管602与
晶体管640电连接。
晶体管640电连接。
[0298] 在此，作为例子示出pin型光电二极管，其中层叠有用作第一半导体膜606a的具有p型导电型的半导体膜、用作第二半导体膜606b的高电阻的半导体膜（i型半导体膜）、用作
第三半导体膜606c的具有n型导电型的半导体膜。
第三半导体膜606c的具有n型导电型的半导体膜。
[0299] 第一半导体膜606a是p型半导体膜，且可以使用包含赋予p型的杂质元素的非晶硅膜形成。第一半导体膜606a通过等离子体CVD法使用包含属于第13族的杂质元素（例如，硼
（B））的半导体材料气体来形成。作为半导体材料气体，也可以使用硅烷（SiH4）。另外，也可
以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以形成不包含杂质元素的非晶硅
膜，然后使用扩散法或离子注入法将杂质元素导入到该非晶硅膜。也可以在使用离子注入
法等导入杂质元素之后进行加热等来扩散杂质元素。在此情况下，作为形成非晶硅膜的方
法，也可以使用LPCVD法、气相生长法或溅射法等。第一半导体膜606a优选被形成为具有大
于或等于10nm且小于或等于50nm的厚度。
（B））的半导体材料气体来形成。作为半导体材料气体，也可以使用硅烷（SiH4）。另外，也可
以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以形成不包含杂质元素的非晶硅
膜，然后使用扩散法或离子注入法将杂质元素导入到该非晶硅膜。也可以在使用离子注入
法等导入杂质元素之后进行加热等来扩散杂质元素。在此情况下，作为形成非晶硅膜的方
法，也可以使用LPCVD法、气相生长法或溅射法等。第一半导体膜606a优选被形成为具有大
于或等于10nm且小于或等于50nm的厚度。
[0300] 第二半导体膜606b是i型半导体膜（本征半导体膜）且使用非晶硅膜形成。为了形成第二半导体膜606b，通过等离子体CVD法使用半导体材料气体形成非晶硅膜。作为半导体
材料气体，可以使用硅烷（SiH4）。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。第二半导体膜606b也可以通过LPCVD法、气相生长法、溅射法等形成。第二半导体膜606b优选
被形成为具有大于或等于200nm且小于或等于1000nm的厚度。
材料气体，可以使用硅烷（SiH4）。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。第二半导体膜606b也可以通过LPCVD法、气相生长法、溅射法等形成。第二半导体膜606b优选
被形成为具有大于或等于200nm且小于或等于1000nm的厚度。
[0301] 第三半导体膜606c是n型半导体膜，且使用包含赋予n型的杂质元素的非晶硅膜形成。第三半导体膜606c通过等离子体CVD法使用包含属于第15族的杂质元素（例如，磷（P））
的半导体材料气体而形成。作为半导体材料气体，可以使用硅烷（SiH4）。或者，也可以使用
Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以形成不包含杂质元素的非晶硅膜，然后
使用扩散法或离子注入法将杂质元素导入到该非晶硅膜。也可以在使用离子注入法等导入
杂质元素之后进行加热等来扩散杂质元素。在此情况下，作为形成非晶硅膜的方法，也可以
使用LPCVD法、气相生长法或溅射法等。第三半导体膜606c优选被形成为具有大于或等于
20nm且小于或等于200nm的厚度。
的半导体材料气体而形成。作为半导体材料气体，可以使用硅烷（SiH4）。或者，也可以使用
Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以形成不包含杂质元素的非晶硅膜，然后
使用扩散法或离子注入法将杂质元素导入到该非晶硅膜。也可以在使用离子注入法等导入
杂质元素之后进行加热等来扩散杂质元素。在此情况下，作为形成非晶硅膜的方法，也可以
使用LPCVD法、气相生长法或溅射法等。第三半导体膜606c优选被形成为具有大于或等于
20nm且小于或等于200nm的厚度。
[0302] 第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c不一定需要使用非晶半导体形成，而也可以使用多晶半导体或微晶半导体（semi-amorphous semiconductor：
SAS，半非晶半导体）形成。
SAS，半非晶半导体）形成。
[0303] 此外，通过光电效应生成的空穴的迁移率低于电子的迁移率。因此，当将p型半导体膜侧的表面被用作光接收面时，PIN型光电二极管具有较好的特性。在此，说明将光电二
极管602从形成有pin型光电二极管的衬底601的面接收的光转换为电信号的例子。来自具
有与用作光接收面的半导体膜一侧相反的导电型的半导体膜一侧的光是干扰光；因此，电
极优选使用遮光性导电膜。另外，n型半导体膜一侧的表面也可以为光接收面。
极管602从形成有pin型光电二极管的衬底601的面接收的光转换为电信号的例子。来自具
有与用作光接收面的半导体膜一侧相反的导电型的半导体膜一侧的光是干扰光；因此，电
极优选使用遮光性导电膜。另外，n型半导体膜一侧的表面也可以为光接收面。
[0305] 作为平坦化膜633及634，例如，可以使用具有耐热性的有机绝缘材料，诸如聚酰亚胺树脂、丙烯酸树脂、苯并环丁烯类树脂、聚酰胺树脂或环氧树脂。除了上述有机绝缘材料
以外，可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、磷硅玻璃（PSG）、硼磷硅玻璃
（BPSG）等的单层或叠层。
以外，可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、磷硅玻璃（PSG）、硼磷硅玻璃
（BPSG）等的单层或叠层。
[0306] 通过检测入射到光电二极管602的光，可以读取检测对象的数据。另外，在读取检测对象的信息时，可以使用如背光灯等的光源。
[0307] 本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合。
[0308] 实施方式8本说明书所公开的半导体装置可以应用于各种电子设备（包括游戏机）。电子设备的例
子包括电视装置（也称为电视或电视接收机）、计算机等的显示器、影像拍摄装置诸如数码
相机及数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装
置、游戏机（例如，弹珠机（pachinko machine）或投币机（slot machine））、框体游戏机等。
图13A至13C示出上述电子设备的具体例子。
子包括电视装置（也称为电视或电视接收机）、计算机等的显示器、影像拍摄装置诸如数码
相机及数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装
置、游戏机（例如，弹珠机（pachinko machine）或投币机（slot machine））、框体游戏机等。
图13A至13C示出上述电子设备的具体例子。
[0309] 图13A示出具有显示部的桌子9000。在桌子9000中，显示部9003组装在框体9001中，并且映像可以显示在显示部9003上。另外，框体9001由四个桌腿9002支撑。另外，用于供
应电力的电源供应线9005设置在框体9001。
应电力的电源供应线9005设置在框体9001。
[0310] 上述实施方式中任一个所示的半导体装置可以用于显示部9003，由此，电子设备可以具有高可靠性。
[0311] 显示部9003具有触屏输入功能，当使用者用手指等按触显示于桌子9000的显示部9003上的显示按钮9004时，使用者可以进行屏面操作和信息输入。并且，当该桌子也可以与
家电产品进行通信或控制家电产品时，桌子9000可以用作通过屏面操作控制家电产品的控
制装置。例如，通过使用实施方式7所示的具有图像传感器的半导体装置，显示部9003可以
用作触摸屏。
家电产品进行通信或控制家电产品时，桌子9000可以用作通过屏面操作控制家电产品的控
制装置。例如，通过使用实施方式7所示的具有图像传感器的半导体装置，显示部9003可以
用作触摸屏。
[0312] 另外，显示部9003的屏面通过使用设置于框体9001的铰链可以配置成垂直于地板；因此，桌子9000也可以用作电视装置。当在小房间里设置大屏面的电视装置时，自由使
用的空间缩小；但是，若在桌子内安装有显示部，则可以有效地利用房间里的空间。
用的空间缩小；但是，若在桌子内安装有显示部，则可以有效地利用房间里的空间。
[0314] 通过使用框体9101的操作开关或分离的遥控操作机9110，可以操作电视装置9100。通过使用遥控操作机9110的操作键9109，可以操作频道及音量，来可以操作在显示部
9103上显示的映像。此外，遥控操作机9110也可以设置有用来显示从该遥控操作机9110输
出的数据的显示部9107。
9103上显示的映像。此外，遥控操作机9110也可以设置有用来显示从该遥控操作机9110输
出的数据的显示部9107。
[0315] 图13B所示的电视装置9100设置有接收机及调制解调器等。通过使用接收机，电视装置9100可以接收一般的电视广播。再者，当电视装置9100通过调制解调器以有线或无线
连接到通信网络时，也可以进行单向（从发送者到接收者）或双向（发送者和接收者之间或
接收者之间等）的信息通信。
连接到通信网络时，也可以进行单向（从发送者到接收者）或双向（发送者和接收者之间或
接收者之间等）的信息通信。
[0316] 上述实施方式中任一个所示的半导体装置可以用于显示部9103及9107，由此，电视装置及遥控操作机可以具有高可靠性。
[0318] 上述实施方式中任一个所示的半导体装置可以用于显示部9203，由此，计算机可以具有高可靠性。
[0319] 图14A和14B示出能够折叠的平板终端。在图14A中，平板终端被打开，且包括框体9630、显示部9631a、显示部9631b、显示模式切换按钮9034、电源按钮9035、省电模式切换按
钮9036、卡扣9033以及操作按钮9038。
钮9036、卡扣9033以及操作按钮9038。
[0320] 上述实施方式中任一个所示的半导体装置可以用于显示部9631a及9631b，由此，平板终端可以具有高可靠性。
[0321] 显示部9631a的一部分可以为触摸屏区域9632a，并且通过按触所显示的操作键9638来可以输入数据。虽然作为一个例子示出显示部9631a的一半只具有显示功能，另一半
具有触摸屏功能，但是显示部9631a不局限于该结构。然而，显示部9631a的结构不局限于
此，显示部9631a的全部区域也可以具有触摸屏功能。例如，显示部9631b可以被用作显示屏
面的同时，显示部9631a的整个面可以显示键盘按钮且被用作触摸屏。
具有触摸屏功能，但是显示部9631a不局限于该结构。然而，显示部9631a的结构不局限于
此，显示部9631a的全部区域也可以具有触摸屏功能。例如，显示部9631b可以被用作显示屏
面的同时，显示部9631a的整个面可以显示键盘按钮且被用作触摸屏。
[0322] 在显示部9631b中，与显示部9631a同样，显示部9631b的一部分可以为触摸屏区域9632b。当手指或触屏笔等按触显示在触摸屏上的用来切换键盘显示的按钮9639的位置时，
键盘按钮可以显示在显示部9631b上。
键盘按钮可以显示在显示部9631b上。
[0323] 也可以在触摸屏的区域9632a和触摸屏的区域9632b上同时进行按触输入。
[0324] 另外，显示模式切换按钮9034能够切换竖屏显示和横屏显示以及黑白显示和彩色显示等。通过使用省电模式切换按钮9036，根据内置于平板终端中的光传感器所检测的使
用平板终端时的外光的光量，可以使显示的亮度最适化。平板终端除了光传感器以外还可
以包含其他检测装置，例如检测倾斜度的传感器（例如，陀螺仪或加速度传感器）。
用平板终端时的外光的光量，可以使显示的亮度最适化。平板终端除了光传感器以外还可
以包含其他检测装置，例如检测倾斜度的传感器（例如，陀螺仪或加速度传感器）。
[0325] 虽然在图14A中显示部9631b和显示部9631a具有相同的显示面积，但是本发明的一个方式不局限于该例子。显示部9631b和显示部9631a也可以具有不同的尺寸或者不同的
显示质量。例如，两者的一方也可以是能够显示比另一方更高精细的图像的显示面板。
显示质量。例如，两者的一方也可以是能够显示比另一方更高精细的图像的显示面板。
[0327] 由于平板终端可以折叠，所以在不使用平板终端时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，从而可以提供具有高耐久性及长期使用的高可靠性的平
板终端。
板终端。
[0328] 此外，图14A和14B所示的平板终端还可以具有显示各种各样的数据（例如，静态图像、动态图像、文本图像）、在显示部上显示日历、日期或时刻等的功能、操作或编辑显示在
显示部上的数据的触摸输入功能、通过各种各样的软件（程序）控制处理的功能等。
显示部上的数据的触摸输入功能、通过各种各样的软件（程序）控制处理的功能等。
[0329] 安装在平板终端的表面上的太阳能电池9633将电力供应给触摸屏、显示部及图像信号处理部等。注意，太阳能电池9633可以设置在框体9630的一面或两面，因此可以高效地
进行电池9635的充电。当使用锂离子电池作为电池9635时，有小型化等的优点。
进行电池9635的充电。当使用锂离子电池作为电池9635时，有小型化等的优点。
[0330] 参照图14C的方框图说明图14B所示的充放电控制电路9634的结构和工作。图14C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部
9631，并且电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应于图14B所示的充放
电控制电路9634。
9631，并且电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应于图14B所示的充放
电控制电路9634。
[0331] 首先，说明在使用外光通过太阳能电池9633产生电力时的工作例子。通过DCDC转换器9636提高或降低太阳能电池所产生的电力的电压，来获得用来对电池9635进行充电的
电压。当使用来自太阳能电池9633的电力使显示部9631工作时，开启开关SW1，并且通过转
换器9637将该电力的电压提高或降低到使显示部9631工作所需要的电压。另外，当不进行
显示部9631上的显示时，也可以关闭SW1且开启SW2来对电池9635进行充电。
电压。当使用来自太阳能电池9633的电力使显示部9631工作时，开启开关SW1，并且通过转
换器9637将该电力的电压提高或降低到使显示部9631工作所需要的电压。另外，当不进行
显示部9631上的显示时，也可以关闭SW1且开启SW2来对电池9635进行充电。
[0332] 在此，示出太阳能电池9633作为发电单元的例子；但是，对电池9635的充电方法没有特别的限制，电池9635也可以使用如压电元件（piezoelectric element）或热电转换元
件（珀耳帖元件（Peltier element））等其他发电单元来进行充电。例如，电池9635也可以使
用以无线（不接触）方式能够收发电力来进行充电的不接触电力传输模块或者组合其他充
电方法来进行充电。
件（珀耳帖元件（Peltier element））等其他发电单元来进行充电。例如，电池9635也可以使
用以无线（不接触）方式能够收发电力来进行充电的不接触电力传输模块或者组合其他充
电方法来进行充电。
[0333] 本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合。
[0334] 实施例1在本实施例中、说明对可以应用于本发明的一个方式的晶体管的氮化绝缘膜进行评价
的结果。具体而言，说明对通过加热释放的氢分子、氨分子以及水分子的量进行评价的结
果。
的结果。具体而言，说明对通过加热释放的氢分子、氨分子以及水分子的量进行评价的结
果。
[0335] 首先，说明被评价的样品的制造方法。所制造的样品分别具有结构1及结构2。
[0336] 使用可以用于实施方式1所示的氮化绝缘膜25（参照图1B）的形成条件通过等离子体CVD法在硅片991上形成氮化硅膜993，来制造具有结构1的样品（参照图15A）。
[0337] 氮化硅膜993使用条件1、条件2及条件3的3个条件形成。使用条件1形成的样品称为样品A1。使用条件2形成的样品称为样品A2。使用条件3形成的样品称为样品A3。另外，样
品A1至A3都具有厚度为50nm的氮化硅膜993。
品A1至A3都具有厚度为50nm的氮化硅膜993。
[0338] 条件1为如下条件：硅片991的温度为220℃；原料气体是各流量分别为50sccm、5000sccm及100sccm的硅烷、氮及氨；处理室的压力为200Pa；向平行平板电极施加的高频功
率为27.12MHz、1000W（功率密度为1.6×10-1W/cm2）。氮与氨的流量比为50。
率为27.12MHz、1000W（功率密度为1.6×10-1W/cm2）。氮与氨的流量比为50。
[0339] 条件2除了向平行平板电极施加的高频功率为150W（功率密度为2.5×10-2W/cm2）之外与条件1相同。
[0340] 条件3为如下条件：硅片991的温度为220℃；原料气体是各流量分别为30sccm、1500sccm及1500sccm的硅烷、氮及氨；处理室的压力为200Pa；向平行平板电极施加的高频
功率为27.12MHz、150W（功率密度为2.5×10-2W/cm2）。氮与氨的流量比为1。
功率为27.12MHz、150W（功率密度为2.5×10-2W/cm2）。氮与氨的流量比为1。
[0341] 对样品A1至A3进行TDS分析。在各样品中，以65℃或更高且610℃或更低加热硅片991。
[0342] 由TDS分析得到的结果所示的曲线的峰值是由于包含在被分析的样品（在本实施例中，样品A1至A3）中的原子或分子释放到外部而出现的。释放到外部的原子或分子的总量
相当于该峰值的积分值。因此，通过该峰值强度的高低，可以评价包含在氮化硅膜中的原子
或分子的总量。
相当于该峰值的积分值。因此，通过该峰值强度的高低，可以评价包含在氮化硅膜中的原子
或分子的总量。
[0343] 图16A至16C以及图17A和17B示出样品A1至A3的TDS分析结果。图16A是相对于衬底温度的M/z为2的释放气体的量，典型地是氢分子的量的图表。图16B是相对于衬底温度的M/
z为18的释放气体的量，典型地是水分子的量的图表。图16C是从图16A的曲线的峰值的积分
值算出的氢分子的释放量的图表。图17A是相对于衬底温度的M/z为17的释放气体的量，典
型地是氨分子的量的图表。图17B是从图17A的曲线的峰值的积分值算出的氨分子的释放量
的图表。在上述TDS分析中，氢分子的检测下限为1.0×1021分子/cm3，氨分子的检测下限为
2.0×1020分子/cm3。
z为18的释放气体的量，典型地是水分子的量的图表。图16C是从图16A的曲线的峰值的积分
值算出的氢分子的释放量的图表。图17A是相对于衬底温度的M/z为17的释放气体的量，典
型地是氨分子的量的图表。图17B是从图17A的曲线的峰值的积分值算出的氨分子的释放量
的图表。在上述TDS分析中，氢分子的检测下限为1.0×1021分子/cm3，氨分子的检测下限为
2.0×1020分子/cm3。
[0344] 如图16A所示，样品A2的氢分子的TDS强度高于样品A1及样品A3。如图16C所示，样品A2的相对于衬底温度的氢分子的释放量大致为样品A1及样品A3的5倍。如图16B所示，在
样品A1至A3中，当各衬底温度高于或等于100℃且低于或等于200℃的范围内观察到表示水
分子的释放的峰值。另外，只在样品A3中，在上述范围内检测出尖峰的峰值。
样品A1至A3中，当各衬底温度高于或等于100℃且低于或等于200℃的范围内观察到表示水
分子的释放的峰值。另外，只在样品A3中，在上述范围内检测出尖峰的峰值。
[0345] 另一方面，如图17A所示，样品A3的氨分子的TDS强度高于样品A1及样品A2。如图17B所示，样品A3的相对于衬底温度的氨分子的释放量至少大致为样品A1及样品A2的大于
或等于16倍。样品A2的氨分子的释放量小于或等于检测下限。
或等于16倍。样品A2的氨分子的释放量小于或等于检测下限。
[0346] 接着，说明应用于所制造的样品中的结构2。使用可以用于实施方式4所示的绝缘膜24b（参照图6B）的形成条件通过等离子体CVD法在硅片991上形成氧氮化硅膜995，在氧氮
化硅膜995上与结构1同样地形成氮化硅膜993，来制造具有结构2的样品（参照图15B）。
化硅膜995上与结构1同样地形成氮化硅膜993，来制造具有结构2的样品（参照图15B）。
[0347] 在具有结构2的样品的每一个中，为了对抑制氮化硅膜993中的水的移动的效果进行评价，氧氮化硅膜995为氧含量超过化学计量组成的氧氮化硅膜。图19A和19B示出对在硅
片上只形成有厚度为400nm的氧氮化硅膜995的样品进行TDS分析的结果。在各样品中，以70
℃或更高且570℃或更低加热硅片991。图19A是相对于衬底温度的M/z为32的气体的释放
量，典型地是氧分子的释放量的图表。图19B是相对于衬底温度的M/z为18的气体的释放量，
典型地是水分子的释放量的图表。氧含量超过化学计量组成的氧氮化硅膜不仅包含氧（参
照图19A）而且还包含水（参照图19B）；由此，通过对具有结构2的样品A4至A6的相对于衬底
温度的水分子释放量进行评价，可以评价氮化硅膜993是否具有抑制水的移动的效果。
片上只形成有厚度为400nm的氧氮化硅膜995的样品进行TDS分析的结果。在各样品中，以70
℃或更高且570℃或更低加热硅片991。图19A是相对于衬底温度的M/z为32的气体的释放
量，典型地是氧分子的释放量的图表。图19B是相对于衬底温度的M/z为18的气体的释放量，
典型地是水分子的释放量的图表。氧含量超过化学计量组成的氧氮化硅膜不仅包含氧（参
照图19A）而且还包含水（参照图19B）；由此，通过对具有结构2的样品A4至A6的相对于衬底
温度的水分子释放量进行评价，可以评价氮化硅膜993是否具有抑制水的移动的效果。
[0348] 氧氮化硅膜995的形成条件如下：硅片991的温度为220℃；原料气体是流量分别为160sccm及4000sccm的硅烷及一氧化氮；处理室的压力为200Pa；向平行平板电极施加的高
频功率为27.12MHz、1500W（功率密度为2.5×10-1W/cm2）。氧氮化硅膜995的厚度为400nm。
频功率为27.12MHz、1500W（功率密度为2.5×10-1W/cm2）。氧氮化硅膜995的厚度为400nm。
[0349] 在具有结构2的样品中，氮化硅膜993使用上述条件1、条件2及条件3的3个条件形成。使用条件1形成的样品称为样品A4。使用条件2形成的样品称为样品A5。使用条件3形成
的样品称为样品A6。另外，样品A4至A6都具有厚度为50nm的氮化硅膜993。条件1至3的详细
内容与结构1相同。
的样品称为样品A6。另外，样品A4至A6都具有厚度为50nm的氮化硅膜993。条件1至3的详细
内容与结构1相同。
[0350] 对样品A4至A6进行TDS分析。在各样品中，以70℃或更高且580℃或更低加热硅片991。
[0351] 图18A和18B示出具有结构2的样品A4至A6的TDS分析结果。图18A是相对于衬底温度的氢分子释放量的图表。图18B是相对于衬底温度的水分子释放量的图表。
[0352] 如图18A所示，样品A5的氢分子的TDS强度高于样品A4及样品A6。如图18B所示，水分子的TDS强度中确认到较小的峰值；但是，在样品A4至A6中没有确认到很大的差别。
[0353] 具有结构2的样品A4至样品A6虽然存在有包含水的氧氮化硅膜995，但是表示水分子的脱离的峰值的强度极低。因此，通过样品A4至A6的形成条件可以形成能够抑制水的移
动的绝缘膜。
动的绝缘膜。
[0354] 但是，具有使用与样品A5相同的条件的氮化硅膜的样品A2的氢分子释放量较多，并且样品A3的氨分子释放量较多。在具有氧化物半导体的晶体管中，当氢及氮包含在氧化
物半导体膜时，在氧化物半导体膜中产生作为载流子的电子，晶体管成为常导通状态。由
此，氢分子及作为氮的供应源的氨分子都是使晶体管的电特性变动的杂质。例如，在样品A3
中，氨分子的释放量较多，这意味着氮供应源较多，并且通过在晶体管上或者晶体管的栅极
绝缘膜中形成上述绝缘膜，该晶体管成为常导通状态。
物半导体膜时，在氧化物半导体膜中产生作为载流子的电子，晶体管成为常导通状态。由
此，氢分子及作为氮的供应源的氨分子都是使晶体管的电特性变动的杂质。例如，在样品A3
中，氨分子的释放量较多，这意味着氮供应源较多，并且通过在晶体管上或者晶体管的栅极
绝缘膜中形成上述绝缘膜，该晶体管成为常导通状态。
[0355] 因此，如在用于样品A1及样品A4中的条件1下形成的氮化硅膜那样的氢分子及氨分子的释放量少的氮化绝缘膜设置在具有氧化物半导体膜的晶体管上。其结果是，可以制
造电特性变动得到抑制的晶体管或可靠性提高的晶体管。此外，作为具有氧化物半导体膜
的晶体管的栅极绝缘膜，设置如在用于样品A1及样品A4中的条件1下形成的氮化硅膜那样
的氢分子及氨分子的释放量少的氮化绝缘膜，由此可以制造电特性变动得到抑制的晶体管
或可靠性提高的晶体管。
造电特性变动得到抑制的晶体管或可靠性提高的晶体管。此外，作为具有氧化物半导体膜
的晶体管的栅极绝缘膜，设置如在用于样品A1及样品A4中的条件1下形成的氮化硅膜那样
的氢分子及氨分子的释放量少的氮化绝缘膜，由此可以制造电特性变动得到抑制的晶体管
或可靠性提高的晶体管。
[0356] 接着，制造包括在上述条件1至3下形成的氮化硅膜的晶体管，并测量Vg-Id特性。
[0357] 说明包含在各样品B1、样品B2及样品B3中的晶体管的制造工序。在本实施例中，参照图2A至2D说明该工序。
[0358] 首先，如图2A所示，使用玻璃衬底作为衬底11，并在衬底11上形成栅电极15。
[0359] 通过溅射法形成100nm厚的钨膜，通过光刻工序在该钨膜上形成掩模，使用该掩模蚀刻钨膜的一部分，来形成栅电极15。
[0360] 接着，在栅电极15上形成栅极绝缘膜18。
[0361] 作为栅极绝缘膜，层叠包括50nm厚的氮化硅膜及200nm厚的氧氮化硅膜的叠层。在如下条件下形成上述氮化硅膜：向等离子体CVD装置的处理室中分别以50sccm及5000sccm
供应硅烷及氮；处理室的压力调节为60Pa；使用27.12MHz的高频电源供应150W的功率。在如
下条件下形成上述氧氮化硅膜：向等离子体CVD装置的处理室中分别以20sccm及3000sccm
供应硅烷及一氧化二氮；处理室的压力调节为40Pa；使用27.12MHz的高频电源供应100W的
功率。另外，上述氮化硅膜及氧氮化硅膜在350℃的衬底温度下形成。
供应硅烷及氮；处理室的压力调节为60Pa；使用27.12MHz的高频电源供应150W的功率。在如
下条件下形成上述氧氮化硅膜：向等离子体CVD装置的处理室中分别以20sccm及3000sccm
供应硅烷及一氧化二氮；处理室的压力调节为40Pa；使用27.12MHz的高频电源供应100W的
功率。另外，上述氮化硅膜及氧氮化硅膜在350℃的衬底温度下形成。
[0362] 接着，形成隔着栅极绝缘膜18与栅电极15重叠的氧化物半导体膜19。
[0363] 这里，在栅极绝缘膜18上通过溅射法形成CAAC-OS膜的IGZO膜，通过光刻工序在该IGZO膜上形成掩模，使用该掩模蚀刻该IGZO膜的一部分。然后，对被蚀刻的IGZO膜进行加热
处理，来形成氧化物半导体膜19。另外，在本实施例中形成的IGZO膜具有35nm的厚度。
处理，来形成氧化物半导体膜19。另外，在本实施例中形成的IGZO膜具有35nm的厚度。
[0364] 该IGZO膜以如下方式形成，使用In：Ga：Zn＝1：1：1（原子数比）的溅射靶材，向溅射装置的处理室内各以50sccm的流量比供应氩和氧作为溅射气体，处理室内的压力控制为
0.6Pa，并供应5kW的直流电力。另外，在170℃的衬底温度下形成IGZO膜。
0.6Pa，并供应5kW的直流电力。另外，在170℃的衬底温度下形成IGZO膜。
[0365] 接着，通过加热处理去除包含在氧化物半导体膜中的水、氢等。这里，在氮气氛下以450℃进行1小时的加热处理，然后在氮及氧气氛下以450℃进行1小时的加热处理。
[0366] 通过至此的工序而得到的结构可以参照图2B。
[0367] 接着，在蚀刻栅极绝缘膜18的一部分使栅电极露出（未图示）之后，如图2C所示形成接触于氧化物半导体膜19的一对电极21。
[0368] 在栅极绝缘膜18及氧化物半导体膜19上形成导电膜，通过光刻工序在该导电膜上形成掩模，并使用该掩模蚀刻该导电膜的一部分，来形成一对电极21。注意，作为该导电膜，
在50nm厚的钨膜上形成400nm厚的铝膜，在该铝膜上形成100nm厚的钛膜。
在50nm厚的钨膜上形成400nm厚的铝膜，在该铝膜上形成100nm厚的钛膜。
[0369] 接着，在将衬底转移到减压了的处理室并且在以220℃进行加热后，将衬底转移到充满了一氧化二氮的处理室中。接着，将氧化物半导体膜19暴露于通过利用27.12MHz的高
频电源对设置于处理室内的上部电极供应150W的高频功率而生成的氧等离子体中。
频电源对设置于处理室内的上部电极供应150W的高频功率而生成的氧等离子体中。
[0370] 接着，在上述等离子体处理之后，在不暴露于大气的情况下连续地在氧化物半导体膜19及一对电极21上形成绝缘膜23。层叠50nm厚的第一氧氮化硅膜及400nm厚的第二氧
氮化硅膜。
氮化硅膜。
[0371] 第一氧氮化硅膜通过等离子体CVD法在如下条件下形成：使用流量为30sccm的硅烷及流量为4000sccm的一氧化二氮作为原料气体，处理室内的压力为40Pa，衬底温度为220
℃，并对平行平板电极供应150W的高频功率。
℃，并对平行平板电极供应150W的高频功率。
[0372] 第二氧氮化硅膜通过等离子体CVD法在如下条件下形成：使用流量为160sccm的硅烷及流量为4000sccm的一氧化二氮作为原料气体，处理室内的压力为200Pa，衬底温度为
220℃，并对平行平板电极供应1500W的高频功率。在上述条件下，可以形成氧含量超过化学
计量组成且通过加热氧的一部分脱离的氧氮化硅膜。
220℃，并对平行平板电极供应1500W的高频功率。在上述条件下，可以形成氧含量超过化学
计量组成且通过加热氧的一部分脱离的氧氮化硅膜。
[0373] 接着，通过加热处理从绝缘膜23去除水、氢等。这里，在氮及氧气氛下以350℃进行1小时的加热处理。
[0374] 接着，如图2D所示，在绝缘膜23上形成氮化绝缘膜25。
[0375] 在样品B1中，作为氮化绝缘膜25，以样品A1的条件1形成氮化硅膜。
[0376] 在样品B2中，作为氮化绝缘膜25，以样品A2的条件2形成氮化硅膜。
[0377] 在样品B3中，作为氮化绝缘膜25，以样品A3的条件3形成氮化硅膜。
[0378] 接着，虽然没有进行图示，蚀刻绝缘膜23及氮化绝缘膜25的一部分，形成使一对电极的一部分露出的开口。
[0379] 接着，在氮化绝缘膜25上形成平坦化膜（未图示）。这里，在氮化绝缘膜25涂敷组成物，进行曝光及显影，来形成具有露出一对电极的一部分的开口部的平坦化膜。另外，作为
平坦化膜，形成1.5μm厚的丙烯酸树脂。然后，进行加热处理。该加热处理在含有氮的气氛中
以250℃的温度进行1小时。
平坦化膜，形成1.5μm厚的丙烯酸树脂。然后，进行加热处理。该加热处理在含有氮的气氛中
以250℃的温度进行1小时。
[0380] 接着，形成与一对电极的一部分连接的导电膜（未图示）。这里，通过溅射法形成100nm厚的含有氧化硅的ITO膜。
[0381] 通过上述工序，制造样品B1至B3中的晶体管。
[0382] 接着，测量样品B1至B3中的晶体管的Vg-Id特性。
[0383] 接着，进行高压炉试验（PCT：Pressure Cooker Test）作为评价耐湿性的加速寿命试验。在本实施例的PCT试验中，样品B1至B3在如下条件下被放置15小时：温度为130℃、湿
度为85%、压力为0.23MPa。
度为85%、压力为0.23MPa。
[0384] 图20A至20C、图21A至21C及图22A至22C示出包括在样品B1至B3中的晶体管的Vg-Id初期特性以及高压炉试验后的包括在样品B1至B3中的晶体管的Vg-Id特性。
[0385] 另外，在各样品中，分别测量了沟道长度（L）为2μm并且沟道宽度（W）为50μm的晶体管1以及沟道长度（L）为6μm并且沟道宽度（W）为50μm的晶体管2的Vg-Id特性。图20A、图21A
和图22A示出在样品B1至B3中的晶体管1的初期特性，图20B、图21B和图22B示出在样品B1至
B3中的晶体管2的初期特性，图20C、图21C和图22C示出在样品B1至B3中的晶体管2的高压炉
试验后的Vg-Id特性。另外，在各样品中，在衬底上制造具有相同结构的24个晶体管。
和图22A示出在样品B1至B3中的晶体管1的初期特性，图20B、图21B和图22B示出在样品B1至
B3中的晶体管2的初期特性，图20C、图21C和图22C示出在样品B1至B3中的晶体管2的高压炉
试验后的Vg-Id特性。另外，在各样品中，在衬底上制造具有相同结构的24个晶体管。
[0386] 根据图21A所示的Vg-Id特性，上述晶体管不具有开关特性。另外，根据图22A所示的Vg-Id特性，上述晶体管的阈值电压偏差较大。但是，根据图20A所示的Vg-Id特性，可确认
到上述晶体管具有良好的开关特性，并且晶体管的阈值电压的偏差较少。
到上述晶体管具有良好的开关特性，并且晶体管的阈值电压的偏差较少。
[0387] 可知图20B及图22B所示的Vg-Id初期特性中的晶体管的阈值电压偏差比图21B所示的Vg-Id初期特性少。
[0388] 图20C所示的Vg-Id特性具有比图21C及22C所示的高压炉试验后的Vg-Id特性更良好的开关特性。
[0389] 由于上述结果，通过在晶体管上形成氢分子的释放量及氨分子的释放量少的氮化绝缘膜，可以降低阈值电压的负向漂移并可以提高晶体管的可靠性。
[0390] 接着，通过与本实施例的样品B1至B3相同的工序在条件1至3之外的条件下形成氮化绝缘膜25，来制造多个样品。在各样品中，在衬底上形成24个具有相同结构的晶体管，并
对各晶体管的Vg-Id初期特性进行比较。注意，在各晶体管中，沟道长度（L）为2μm，沟道宽度
（W）为50μm。
对各晶体管的Vg-Id初期特性进行比较。注意，在各晶体管中，沟道长度（L）为2μm，沟道宽度
（W）为50μm。
[0391] 图23示出在多个样品中来源于氮化绝缘膜25的氢分子释放量及氨分子释放量与晶体管的Vg-Id初期特性之间的关系，在该多个样品中，在与样品B1至B3相同的条件下或在
条件1至3以外的条件下形成氮化绝缘膜25。
条件1至3以外的条件下形成氮化绝缘膜25。
[0392] 在图23中，横轴表示来源于氮化绝缘膜25的氢分子释放量，纵轴表示来源于氮化绝缘膜25的氨分子释放量。另外，在图23中，圆圈表示衬底上的24个晶体管的最大阈值电压
与最小阈值电压的差（Vth_max-Vth_min）小于或等于1V。另外，三角表示Vth_max-Vth_min
大于1V且小于或等于3V。另外，叉号表示Vth_max-Vth_min大于3V。
与最小阈值电压的差（Vth_max-Vth_min）小于或等于1V。另外，三角表示Vth_max-Vth_min
大于1V且小于或等于3V。另外，叉号表示Vth_max-Vth_min大于3V。
[0393] 在图23中，叉号没有绘制在从氮化绝缘膜25释放出的氢分子量低于5×1021分子/cm3并且从氮化绝缘膜25释放出的氨分子量低于1×1022分子/cm3的区域中。由此可知，通过
21 3 22
在晶体管上设置氢分子的释放量低于5×10 分子/cm且氨分子的释放量低于1×10 分子/
cm3的氮化绝缘膜，可以降低晶体管的阈值电压的偏差。另外，可以抑制阈值电压的负向漂
移。
21 3 22
在晶体管上设置氢分子的释放量低于5×10 分子/cm且氨分子的释放量低于1×10 分子/
cm3的氮化绝缘膜，可以降低晶体管的阈值电压的偏差。另外，可以抑制阈值电压的负向漂
移。
[0394] 符号说明1：晶体管、3：晶体管、5：晶体管、7：晶体管、9：晶体管、11：衬底、15：栅电极、18：栅极绝缘膜、19：氧化物半导体膜、21：电极、23：绝缘膜、24a：绝缘膜、24b：绝缘膜、25：氮化绝缘膜、
26：保护膜、27：平坦化膜、28：保护膜、29：导电膜、30：开口部、31：衬底、33：基底绝缘膜、34：
氧化物半导体膜、35：电极、37：绝缘膜、38a：绝缘膜、38b：绝缘膜、39：氮化绝缘膜、40：栅极绝缘膜、41：栅电极、42：栅极绝缘膜、43：平坦化膜、45：导电膜、47：开口部、61：栅电极、601：
衬底、602：光电二极管、606a：半导体膜、606b：半导体膜、606c：半导体膜、608：粘合层、613：
衬底、632：绝缘膜、633：平坦化膜、634：平坦化膜、640：晶体管、641a：电极、641b：电极、642：
电极、643：导电膜、645：导电膜、656：晶体管、658：光电二极管复位信号线、659：栅极信号
线、671：光电传感器输出信号线、672：光电传感器基准信号线、901：衬底、902：像素部、903：
信号线驱动电路、904：扫描线驱动电路、905：密封剂、906：衬底、908：液晶层、910：晶体管、
911：晶体管、913：液晶元件、915：连接端子电极、915a：连接端子电极、915b：连接端子电极、
916：端子电极、917：导电膜、918：FPC、918b：FPC、919：各向异性导电剂、921：平坦化膜、922：
栅极绝缘膜、923：绝缘膜、924：绝缘膜、925：密封剂、930：电极、931：电极、932：绝缘膜、933：
绝缘膜、935：间隔物、936：密封剂、941：电极、943：液晶元件、944：绝缘膜、950：氮化硅膜、
951：电极、955：连接端子电极、960：分隔壁、961：发光层、963：发光元件、964：填充剂、971：
源电极、973：漏电极、975：公共电位线、977：公共电极、985：公共电位线、987：公共电极、
991：硅片、993：氮化硅膜、995：氧氮化硅膜、9000：桌子、9001：框体、9002：桌腿、9003：显示部、9004：显示按钮、9005：电源供应线、9033：卡扣、9034：按钮、9035：电源按钮、9036：按钮、
9038：操作按钮、9100：电视装置、9101：框体、9103：显示部、9105：支架、9107：显示部、9109：
操作键、9110：遥控操作机、9201：主体、9202：框体、9203：显示部、9204：键盘、9205：外部连接端口、9206：指示装置、9630：框体、9631：显示部、9631a：显示部、9631b：显示部、9632a：区域、9632b：区域、9633：太阳能电池、9634：充放电控制电路、9635：电池、9636：DCDC转换器、
9637：转换器、9638：操作键、9639：按钮
本申请基于2012年6月29日向日本专利局提交的日本专利申请第2012-147703号，其全
部内容通过引用纳入本文。
26：保护膜、27：平坦化膜、28：保护膜、29：导电膜、30：开口部、31：衬底、33：基底绝缘膜、34：
氧化物半导体膜、35：电极、37：绝缘膜、38a：绝缘膜、38b：绝缘膜、39：氮化绝缘膜、40：栅极绝缘膜、41：栅电极、42：栅极绝缘膜、43：平坦化膜、45：导电膜、47：开口部、61：栅电极、601：
衬底、602：光电二极管、606a：半导体膜、606b：半导体膜、606c：半导体膜、608：粘合层、613：
衬底、632：绝缘膜、633：平坦化膜、634：平坦化膜、640：晶体管、641a：电极、641b：电极、642：
电极、643：导电膜、645：导电膜、656：晶体管、658：光电二极管复位信号线、659：栅极信号
线、671：光电传感器输出信号线、672：光电传感器基准信号线、901：衬底、902：像素部、903：
信号线驱动电路、904：扫描线驱动电路、905：密封剂、906：衬底、908：液晶层、910：晶体管、
911：晶体管、913：液晶元件、915：连接端子电极、915a：连接端子电极、915b：连接端子电极、
916：端子电极、917：导电膜、918：FPC、918b：FPC、919：各向异性导电剂、921：平坦化膜、922：
栅极绝缘膜、923：绝缘膜、924：绝缘膜、925：密封剂、930：电极、931：电极、932：绝缘膜、933：
绝缘膜、935：间隔物、936：密封剂、941：电极、943：液晶元件、944：绝缘膜、950：氮化硅膜、
951：电极、955：连接端子电极、960：分隔壁、961：发光层、963：发光元件、964：填充剂、971：
源电极、973：漏电极、975：公共电位线、977：公共电极、985：公共电位线、987：公共电极、
991：硅片、993：氮化硅膜、995：氧氮化硅膜、9000：桌子、9001：框体、9002：桌腿、9003：显示部、9004：显示按钮、9005：电源供应线、9033：卡扣、9034：按钮、9035：电源按钮、9036：按钮、
9038：操作按钮、9100：电视装置、9101：框体、9103：显示部、9105：支架、9107：显示部、9109：
操作键、9110：遥控操作机、9201：主体、9202：框体、9203：显示部、9204：键盘、9205：外部连接端口、9206：指示装置、9630：框体、9631：显示部、9631a：显示部、9631b：显示部、9632a：区域、9632b：区域、9633：太阳能电池、9634：充放电控制电路、9635：电池、9636：DCDC转换器、
9637：转换器、9638：操作键、9639：按钮
本申请基于2012年6月29日向日本专利局提交的日本专利申请第2012-147703号，其全
部内容通过引用纳入本文。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种像素电极及显示面板 | 2020-06-11 | 2 |
| 一种低成本无源跌倒检测传感器 | 2022-12-16 | 1 |
| 一种高频双极性不可恢复电穿孔系统 | 2020-09-05 | 0 |
| 一种可见光响应型光催化薄膜及其制备方法和应用 | 2022-08-29 | 2 |
| 电泳支承体和电泳装置 | 2021-03-03 | 1 |
| 心电图记录方法、心电图记录仪、装置及存储介质 | 2021-04-10 | 1 |
| 显示装置以及使用该显示装置驱动显示面板的方法 | 2020-06-29 | 3 |
| 电位检测装置 | 2020-12-28 | 0 |
| 一种装载机用工况错误预警装置 | 2020-05-14 | 2 |
| 一种用于制氧机膜电极的烘干装置 | 2020-11-18 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈