薄膜晶体管及其制作方法、阵列基板、显示装置
阅读：592发布：2024-02-16
专利汇可以提供薄膜晶体管及其制作方法、阵列基板、显示装置专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种 薄膜 晶体管及其制作方法、阵列 基板 、显示装置，用以增大 薄膜晶体管 的开态 电流 ，提高薄膜晶体管的电流特性。所述薄膜晶体管，包括衬底基板，设置在所述衬底基板上的栅极绝缘层和栅极；其中，在所述栅极绝缘层与栅极之间还设置有导电层；其中，所述导电层在所述衬底基板上的投影大于所述栅极在所述衬底基板上的投影重叠。，下面是薄膜晶体管及其制作方法、阵列基板、显示装置专利的具体信息内容。
1.一种薄膜晶体管，其特征在于，包括：
衬底基板，设置在所述衬底基板上方的栅极绝缘层和栅极；
其中，在所述栅极绝缘层与栅极之间还设置有导电层；
其中，所述导电层在所述衬底基板上的投影大于所述栅极在所述衬底基板上的投影。
2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括：设置在所述衬底基板和所述栅极绝缘层之间的有源层。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述导电层在所述衬底基板上的投影与所述有源层在所述衬底基板上的投影重叠。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述导电层的材料包括具有导电性的碳材料、金属材料或金属氧化物。
5.根据权利要求2所述的薄膜晶体管，其特征在于，还包括：与所述有源层同层且相对设置的用于与即将形成的源极电性相连的源极区域和用于与即将形成的漏极电性相连的漏极区域。
6.根据权利要求5所述的薄膜晶体管，其特征在于，还包括：位于所述栅极上方的源极和漏极。
7.根据权利要求6所述的薄膜晶体管，其特征在于，还包括：位于所述源极和所述漏极与所述栅极之间的层间介质层；其中，
所述源极通过贯穿所述层间介质层和栅极绝缘层中的第一过孔与所述源极区域电性相连，所述漏极通过贯穿所述层间介质层和栅极绝缘层中的第二过孔与所述漏极区域电性相连。
8.一种阵列基板，其特征在于，包括权利要求1-7任一权项所述的薄膜晶体管。
9.根据权利要求8所述的阵列基板，其特征在于，还包括：依次位于所述薄膜晶体管上方的平坦层和像素电极层；其中，
所述像素电极通过接触孔与所述薄膜晶体管中的漏极电性相连。
10.一种显示装置，其特征在于，包括如权利要求8或9所述的阵列基板。
11.一种薄膜晶体管的制作方法，其特征在于，该方法包括：
在衬底基板上形成栅极绝缘层的图案；
在所述栅极绝缘层上形成导电层；
在所述导电层上形成栅极的图案；
采用构图工艺处理所述导电层并形成导电层的图案，使得所述导电层的图案在所述衬底基板上的投影大于所述栅极在所述衬底基板上的投影。
12.根据权利要求11所述的方法，其特征在于，在形成所述栅极绝缘的图案之前，该方法还包括：
在所述衬底基板上形成有源层的图案。
13.根据权利要求12所述的方法，其特征在于，所述导电层的图案在所述衬底基板上的投影与所述有源层在所述衬底基板上的投影重叠。
14.根据权利要求11所述的方法，其特征在于，采用构图工艺处理所述导电层并形成导电层的图案，包括：
采用等离子体工艺对所述导电层进行等离子轰击，使得所述导电层的图案在所述衬底基板上的投影大于所述栅极在所述衬底基板上的投影。
15.根据权利要求12所述的方法，其特征在于，在形成有源层的同时，形成与所述有源层同层且相对设置的用于与即将形成的源极电性相连的源极区域和用于与即将形成的漏极电性相连的漏极区域。
16.根据权利要求15所述的方法，其特征在于，形成所述栅极的图案之后，形成源极和漏极的图案。
17.根据权利要求16所述的方法，其特征在于，在形成所述栅极的图案之后，在形成源极和漏极的图案之前，还包括：
形成覆盖所述栅极的层间介质层；
形成贯穿所述层间介质层和栅极绝缘层中的第一过孔和第二过孔，所述第一过孔用于使即将形成的源极与所述源极区域电性相连，所述第二过孔用于使即将形成的漏极与所述漏极区域电性相连。
18.根据权利要求11-17任一权项所述的方法，其特征在于，所述导电层的材料包括具有导电性的碳材料、金属材料或金属氧化物。
薄膜晶体管及其制作方法、阵列基板、显示装置
技术领域
背景技术
[0003] 目前，现有的多晶硅薄膜晶体管的结构如图1所示，包括衬底基板1、位于衬底基板1上的有源层2、位于有源层2上的栅极绝缘层3、位于栅极绝缘层3上的栅极4、位于栅极4上的介质层5、与有源层同层且相对设置的用于与源极电性相连的源极区域6和用于与漏极电性相连的漏极区域7、以及位于介质层5上的源极8和漏极9；且源极8和漏极9分别通过贯穿介质层5和栅极绝缘层3的过孔与源极区域6和漏极区域7电连接。
[0004] 在上述多晶硅薄膜晶体管中，由于薄膜晶体管栅极4与有源层2之间的沟道存在偏移区(offset)P，使得offset区域的沟道不能接收到栅极的电压作用，增大了载流子传输的电阻，减小了薄膜晶体管的开态电流。
[0005] 因此，如何改善多晶硅薄膜晶体管的开态电流是本领域技术人员亟待解决的技术问题。
发明内容
[0006] 本发明提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，用以增大薄膜晶体管的开态电流，提高薄膜晶体管的电流特性。
[0007] 本发明实施例提供了一种薄膜晶体管，包括：
[0008] 衬底基板，设置在所述衬底基板上方的栅极绝缘层和栅极；
[0009] 其中，在所述栅极绝缘层与栅极之间还设置有导电层；
[0010] 其中，所述导电层在所述衬底基板上的投影大于所述栅极在所述衬底基板上的投影。
[0011] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，还包括：设置在所述衬底基板和所述栅极绝缘层之间的有源层。
[0012] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，所述导电层在所述衬底基板上的投影与所述有源层在所述衬底基板上的投影重叠。
[0014] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，还包括：与所述有源层同层且相对设置的用于与即将形成的源极电性相连的源极区域和用于与即将形成的漏极电性相连的漏极区域。
[0015] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，还包括：位于所述栅极上方的源极和漏极。
[0016] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，还包括：位于所述源极和所述漏极与所述栅极之间的层间介质层；其中，
[0017] 所述源极通过贯穿所述层间介质层和栅极绝缘层中的第一过孔与所述源极区域电性相连，所述漏极通过贯穿所述层间介质层和栅极绝缘层中的第二过孔与所述漏极区域电性相连。
[0018] 相应地，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述任一种薄膜晶体管。
[0020] 所述像素电极通过接触孔与所述薄膜晶体管中的漏极电性相连。
[0021] 相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种阵列基板。
[0022] 相应地，本发明实施例还提供了一种薄膜晶体管的制作方法，该方法包括：
[0023] 在衬底基板上形成栅极绝缘层的图案；
[0024] 在所述栅极绝缘层上形成导电层；
[0025] 在所述导电层上形成栅极的图案；
[0026] 采用构图工艺处理所述导电层并形成导电层的图案，使得所述导电层的图案在所述衬底基板上的投影大于所述栅极在所述衬底基板上的投影。
[0027] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成所述栅极绝缘的图案之前，该方法还包括：在所述衬底基板上形成有源层的图案。
[0028] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，所述导电层的图案在所述衬底基板上的投影与所述有源层在所述衬底基板上的投影重叠。
[0029] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，采用构图工艺处理所述导电层并形成导电层的图案，包括：
[0031] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成有源层的同时，形成与所述有源层同层且相对设置的用于与即将形成的源极电性相连的源极区域和用于与即将形成的漏极电性相连的漏极区域。
[0032] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，形成所述栅极的图案之后，形成源极和漏极的图案。
[0033] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成所述栅极的图案之后，在形成源极和漏极的图案之前，还包括：
[0034] 形成覆盖所述栅极的层间介质层；
[0035] 形成贯穿所述层间介质层和栅极绝缘层中的第一过孔和第二过孔，所述第一过孔用于使即将形成的源极与所述源极区域电性相连，所述第二过孔用于使即将形成的漏极与所述漏极区域电性相连。
[0036] 在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，所述导电层的材料包括具有导电性的碳材料、金属材料或金属氧化物。
[0037] 本发明有益效果如下：
[0038] 本发明实施例提供的上述薄膜晶体管及其制作方法、阵列基板、显示面板，包括衬底基板，形成在所述衬底基板上方的栅极绝缘层，以及形成在所述栅极绝缘层上方的栅极，其中还包括设置在所述栅极绝缘层与栅极之间的导电层；其中，所述导电层在所述衬底基板上的投影大于所述栅极在所述衬底基板上的投影。与现有技术相比，本发明实施例提供的薄膜晶体管中，通过在栅极绝缘层和栅极之间设置导电层，且导电层位于衬底基板上的投影大于所述栅极在所述衬底基板上的投影，因此导电层在衬底基板上的投影覆盖栅极在衬底基板上的投影，即导电层的截面宽度大于栅极的截面宽度，使得栅极与薄膜晶体管的有源层之间的offset区域中存在与栅极电性相连的导电层，当栅极中存在电压时，可以通过导电层的作用增加了offset区域的电压，减小了载流子的电阻，从而增加了薄膜晶体管的开态电流，提高了薄膜晶体管的电流特性。附图说明
[0039] 图1为现有技术提供的一种薄膜晶体管的结构示意图；
[0040] 图2为本发明实施例提供的一种薄膜晶体管的结构示意图；
[0041] 图3为本发明实施例提供的第二种薄膜晶体管的结构示意图；
[0042] 图4为本发明实施例提供的第三种薄膜晶体管的结构示意图；
[0043] 图5为本发明实施例提供的一种薄膜晶体管的制作方法的流程示意图；
[0044] 图6a至图6j为本发明实施例提供的薄膜晶体管的制作方法对应的结构示意图；
[0045] 图7为本发明实施例提供的一种阵列基板的结构示意图。
具体实施方式
[0046] 为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0047] 下面结合附图，对本发明实施例提供的薄膜晶体管及其制作方法、阵列基板、显示装置的具体实施方式进行详细地说明。
[0048] 其中，附图中各膜层厚度和形状不反映薄膜晶体管的真实比例，目的只是示意说明本发明内容。
[0049] 参见图2，本发明实施例提供的一种薄膜晶体管，包括：
[0050] 衬底基板01，设置在衬底基板01上方的栅极绝缘层03和栅极04；
[0051] 其中，在栅极绝缘层03与栅极04之间还设置有导电层05；其中，导电层05在衬底基板上的投影大于栅极04在衬底基板上的投影。
[0052] 在具体实施例中，本发明实施例提供的上述薄膜晶体管中，参见图2，还包括设置在衬底基板01和栅极绝缘层03之间的有源层02。
[0053] 本发明实施例提供的上述薄膜晶体管，在栅极绝缘层和栅极之间设置导电层，且导电层在衬底基板上的投影大于栅极在衬底基板上的投影。因此导电层在衬底基板上的投影覆盖栅极在衬底基板上的投影，即导电层的截面宽度大于栅极的截面宽度，使得栅极与有源层之间的offset区域P中存在与栅极电性相连的导电层，当栅极中存在电压时，可以通过导电层的作用增加了offset区域的电压，减小了载流子的电阻，从而增加了薄膜晶体管的开态电流，提高了薄膜晶体管的电流特性。
[0054] 本发明实施例提供的上述薄膜晶体管为顶栅型结构，也可以为底栅型结构，在此不做具体限定。
[0055] 较佳地，本发明实施例提供的上述薄膜晶体管为顶栅型结构，即栅极位于有源层的上方。这是由于有源层的材料为多晶硅，而多晶硅的制备一般需要高温，而高温会对位于其下方的膜层造成影响。因此，本发明实施例提供的上述薄膜晶体管中，参见图2，栅极04位于有源层02的上方。
[0056] 在具体实施例中，本发明实施例提供的上述薄膜晶体管中，参见图3，导电层05在衬底基板01上的投影与有源层02在衬底基板01上的投影重叠。使得设置的导电层覆盖有源层与栅极之间的offset区域P，当栅极存在电压时，通过导电层的作用，将栅极的电压施加在包括offset区域在内的整个有源层，减小了载流子的电阻，增加了薄膜晶体管的开态电流，进一步提高了薄膜晶体管的电流特性。
[0057] 在具体实施例中，本发明实施例提供的上述薄膜晶体管中，导电层05的材料包括具有导电性的碳材料、金属材料或金属氧化物。具体地，导电层可以是由碳材料组成，也可以由金属材料组成。金属氧化物可以包含有铟(In)、锌(Zn)、镓(Ga)、锡(Sn)中的一种或多种，在此不作限定。
[0058] 在具体实施例中，本发明实施例提供的上述薄膜晶体管中，参见图4，还包括：与有源层02同层且相对设置的用于与即将形成的源极电性相连的源极区域06和用于与即将形成的漏极电性相连的漏极区域07。
[0059] 其中，源极区域和漏极区域可以和有源层同时形成，或者形成有源层后形成源极区域和漏极区域。在此不做具体限定。
[0060] 在具体实施例中，本发明实施例提供的上述薄膜晶体管中，参见图4，还包括位于栅极04上方的源极08和漏极09。在具体实施时，当薄膜晶体管应用于显示面板时，薄膜晶体管的漏极一般需要与位于其上方的像素电极电连接。因此，较佳地，如图4所示，源极08和漏极09均位于栅极04的上方。
[0061] 进一步地，当本发明实施例提供的上述薄膜晶体管为顶栅型结构时，源极和漏极可以位于栅极的上方，也可以位于栅极的下方，只要保证栅极与源极和漏极均绝缘即可，在此不作限定。
[0062] 在具体实施例中，本发明实施例提供的上述薄膜晶体管中，参见图4，薄膜晶体管还包括：位于源极08和漏极09与栅极04之间的层间介质层10，其中，源极08通过贯穿层间介质层10和栅极绝缘层03中的第一过孔11与源极区域06电性相连，漏极09通过贯穿层间介质层10和栅极绝缘层03中的第二过孔12与漏极区域07电性相连。
[0063] 基于同一发明思想，本发明实施例还提供了一种薄膜晶体管的制作方法，参见图5，该方法包括：
[0064] S501、在衬底基板上形成栅极绝缘层的图案；
[0065] S502、在栅极绝缘层上形成导电层；
[0066] S503、在导电层上形成栅极的图案；
[0067] S504、采用构图工艺处理导电层并形成导电层的图案，使得导电层的图案在衬底基板上的投影大于栅极在衬底基板上的投影。
[0068] 本发明实施例提供的薄膜晶体管的制作方法中，在衬底基板上形成栅极绝缘层的图案之后，在栅极绝缘层上形成导电层，在导电层上形成栅极的图案，然后处理导电层形成导电层的图案，使得导电层在衬底基板上的投影大于栅极在衬底基板上的投影。与现有技术相比，在栅极绝缘层和栅极之间增加导电层，且导电层在衬底基板上的投影覆盖栅极在衬底基板上的投影，即导电层的截面宽度大于栅极的截面宽度，使得栅极与有源层之间的offset区域中存在与栅极电性相连的导电层，当栅极中存在电压时，可以通过导电层的作用增加了offset区域的电压，减小了载流子的电阻，从而增加了薄膜晶体管的开态电流，提高了薄膜晶体管的电流特性。
[0069] 在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成栅极绝缘的图案之前，该方法还包括：在衬底基板上形成有源层的图案。
[0070] 在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，导电层的图案在衬底基板上的投影与有源层在衬底基板上的投影重叠。较佳地，将导电层的图案构成的截面积与有源层的截面积相同，使得导电层的图案在衬底基板上的投影与有源层在衬底基板上的投影相重叠，使得设置的导电层覆盖有源层与栅极之间的offset区域，当栅极存在电压时，通过导电层的作用，将栅极的电压施加在包括offset区域在内的整个有源层，减小了载流子的电阻，增加了薄膜晶体管的开态电流，进一步提高了薄膜晶体管的电流特性。
[0071] 具体地，导电层的图案的形成可以是采用一次构图工艺同时形成，也可以采用两次构图工艺形成，在此不作限定。
[0072] 需要说明的是，导电层的图案的形成可以在栅极的图案形成之后，采用构图工艺对导电层进行处理形成导电层的图案，也可以在形成栅极的图案之前，采用构图工艺对导电层进行处理形成导电层的图案。在此不做具体限定。
[0073] 较佳地，为了使得形成的导电层的图案可以位于offset区域，因此在形成栅极绝缘层之后，形成整层的导电层，在导电层上形成栅极的图案后，对栅极下方的导电层进行处理。
[0074] 在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，采用构图工艺处理导电层并形成导电层的图案，包括采用等离子体工艺对所述导电层进行等离子轰击，使得导电层的图案在衬底基板上的投影大于栅极在衬底基板上的投影。
[0075] 具体地，可以在对栅极绝缘层进行干刻之前，采用等离子体对有源层所对应的区域之外的导电层进行等离子体轰击，使得有源层所对应的区域之外的导电层去除掉。也可以干刻工艺对导电层进行刻蚀，或者其他构图工艺，本发明实施例不做具体限定。
[0076] 在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成有源层的同时，形成与有源层同层且相对设置的用于与即将形成的源极电性相连的源极区域和用于与即将形成的漏极电性相连的漏极区域。
[0077] 需要说明的是，本发明实施例提供的上述薄膜晶体管的制作方法中，可以在形成源极区域和漏极区域之后形成栅极。由于形成多晶硅材料的有源层时所需的温度比较高，高温会对位于其下方的膜层造成影响，因此较佳地，在上述制作方法中，在形成源极区域和漏极区域的图案之后，形成栅极的图案。
[0078] 进一步地，在本发明实施例提供的上述制备方法中，当在形成与有源层同层设置且相对设置的源极区域和漏极区域的图案之后形成栅极的图案时，可以将栅极的图案与源极和漏极的图案同时制备，也可以先形成栅极的图案再形成源极和漏极的图案，当然也可以先形成源极和漏极的图案再形成栅极的图案，在此不作限定。
[0079] 在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，形成所述栅极的图案之后，形成源极和漏极的图案。
[0080] 在具体实施时，当薄膜晶体管用于控制显示面板中的像素单元时，薄膜晶体管的漏极一般需要与像素单元中的像素电极电连接，而像素电极一般位于薄膜晶体管的上方。因此，在本发明实施例提供的上述制作方法中，在形成源极和漏极的图案之前，形成栅极的图案。即使源极和漏极位于栅极的上方，从而便于将漏极与像素电极电性相连。
[0081] 在具体实施时，在本发明实施例提供的上述薄膜晶体管的制作方法中，源极和漏极的图案可以是采用一次构图工艺同时形成，也可以采用两次构图工艺分别形成，在此不作限定。
[0082] 较佳地，在本发明实施例提供的上述制备方法中，采用一次构图工艺同时形成源极和漏极的图案。
[0083] 在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，为了使栅极与源极和漏极均绝缘，在形成栅极的图案之后，在形成源极和漏极的图案之前，还包括：形成覆盖栅极的层间介质层；形成贯穿所述层间介质层和栅极绝缘层中的第一过孔和第二过孔，第一过孔用于使即将形成源极与源极区域电性相连，第二过孔用于使即将形成的漏极与漏极区域电性相连。
[0084] 下面通过一个具体的实施例说明本发明实施例提供的上述薄膜晶体管的制备方法。具体包括以下步骤：
[0086] 步骤二、在缓冲层13上形成有源层02的图案，如图6b所示；
[0087] 步骤三、通过一次构图工艺在有源层02同层形成相对设置的用于与即将形成的源极电性相连的源极区域06和用于与即将形成的漏极电性相连的漏极区域07，如图6c所示；
[0088] 步骤四、形成覆盖有源层02以及源极区域06和漏极区域07的栅极绝缘层03，如图6d所示；
[0089] 步骤五、形成覆盖栅极绝缘层03的导电层05，如图6e所示；
[0090] 步骤六、形成栅极04的图案，如图6f所示；
[0091] 步骤七、对图6f中的导电层05进行等离子体轰击，形成如图6g的图案；
[0092] 步骤八、形成层间介质层10，如图6h所示；
[0093] 步骤九、形成贯穿层间介质层10和栅极绝缘层03的第一过孔11和第二过孔12，如图6i所示；
[0094] 步骤十、形成源极08和漏极09的图案，其中，源极08通过第一过孔11与源极区域06电性相连，漏极09通过第二过孔12与漏极区域07电性相连，如图6j所示。
[0095] 通过上述步骤一至步骤十形成薄膜晶体管，其中步骤二、三、六、九和十均需要采用构图工艺进行构图。构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图案的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图案的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
[0096] 基于同一发明构思，本发明实施例还提供了一种阵列基板，如图7所示，包括本发明实施例提供的上述任一种薄膜晶体管200。由于该阵列基板解决问题的原理与上述一种薄膜晶体管相似，因此该阵列基板的实施可以参见上述薄膜晶体管的实施，重复之处不再赘述。
[0097] 进一步地，在本发明实施例提供的上述阵列基板中，如图7所示，还包括：依次位于薄膜晶体管200上方的平坦化层201和像素电极202；其中，
[0098] 像素电极202通过过孔与薄膜晶体管200中的漏极09电性相连。
[0099] 具体地，本发明实施例提供的上述阵列基板可以应用于液晶显示面板，也可以应用于有机电致发光显示面板，在此不作限定。
[0101] 基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种阵列基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
[0102] 本发明实施例提供的上述薄膜晶体管及其制作方法、阵列基板、显示面板，包括衬底基板，形成在衬底基板上方的栅极绝缘层，以及形成在所述栅极绝缘层上方的栅极，还包括：形成在所述栅极绝缘层与栅极之间的导电层；其中，所述导电层在所述衬底基板上的投影大于所述栅极在所述衬底基板上的投影重叠。现有技术相比，本发明实施例提供的薄膜晶体管中，通过在栅极绝缘层和栅极之间设置导电层，且导电层位于衬底基板上的投影大于所述栅极在所述衬底基板上的投影，因此导电层在衬底基板上的投影覆盖栅极在衬底基板上的投影，即导电层的截面宽度大于栅极的截面宽度，使得栅极与有源层之间的offset区域中存在与栅极电性相连的导电层，当栅极中存在电压时，可以通过导电层的作用增加了offset区域的电压，减小了载流子的电阻，从而增加了薄膜晶体管的开态电流，提高了薄膜晶体管的电流特性。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 显示装置 | 2020-05-08 | 1012 |
| 薄膜晶体管元件基板及其制造方法、和有机EL显示装置 | 2020-05-08 | 986 |
| 基于Ⅲ-Ⅴ族半导体高电子迁移率晶体管的日盲紫外探测器及制作方法 | 2020-05-08 | 505 |
| 一种阵列基板及其制备方法 | 2020-05-08 | 732 |
| 具有抗辐射加固结构的低功耗晶体管器件及其制备方法 | 2020-05-08 | 27 |
| 一种屏蔽栅沟槽式MOSFET及其制造方法 | 2020-05-08 | 176 |
| 阵列基板的制造方法 | 2020-05-08 | 434 |
| 半导体结构及其形成方法 | 2020-05-08 | 897 |
| 一种显示面板 | 2020-05-08 | 545 |
| 一种阵列基板及其制造方法 | 2020-05-08 | 930 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
栅极金属热门专利
QQ群二维码
意见反馈
意见反馈