基于PXIe接口的数字化仪专利检索-分频器电子零件及设备专利检索查询-专利查询网

基于PXIe 接口的数字化仪

阅读：0发布：2020-10-14

专利汇可以提供基于PXIe 接口的数字化仪专利检索，专利查询，专利分析的服务。并且本发明公开了一种基于PXIe 接口的数字化仪。该数字化仪包括：模拟信号处理与模拟/数字A/D转换电路单元、触发管理单元、时钟管理单元、板载信号处理单元、捕获引擎单元、板载内存存储管理单元、PXIe接口逻辑控制单元、以及分析单元，借助于本发明的技术方案，能够提供高采样率、高分辨率的数字分析，模拟带宽高，并且具有板载信号处理器功能，能够实现DDC、重采样、FIR滤波抽取、IQ数据存储等功能，同时支持时钟同步、触发功能，支持多种解调方式。，下面是基于PXIe 接口的数字化仪专利的具体信息内容。

权利要求

1.一种基于PXIe 接口的数字化仪，其特征在于，包括：
模拟信号处理与模拟/数字A/D转换电路单元，用于对输入的模拟信号进行调理，并进行A/D采集，将A/D采集后的数字信号输入到板载信号处理单元；所述模拟信号处理与模拟/数字A/D转换电路单元具体包括：阻抗匹配模块、衰减器、滤波放大模块、以及A/D采集模块；
阻抗匹配模块，用于对所述模拟信号进行终端匹配；
衰减器，由30dB动态范围、以及0.5dB步进的衰减网络组成，用于对所述阻抗匹配模块输出的模拟信号进行衰减；
滤波放大模块，包括：滤波器、开关、以及放大器，其中，所述滤波器用于对两种滤波方式进行选择，并对所述衰减器输出的模拟信号进行滤波，其中，两种滤波方式包括：低通方式和带通方式，低通方式完成100Hz～400MHz的模拟信号接收；带通方式完成296.4MHz～
346.4MHz的模拟信号接收；所述开关以及所述放大器用于将所述模拟信号的幅度调整到A/D采集模块的接收范围内；
A/D采集模块，用于进行A/D采集，将模拟信号转换为数字信号；
触发管理单元，用于进行触发源分配，并进行触发类型管理；
时钟管理单元，用于产生所述数字化仪各单元的时钟信号，并对所述时钟信号进行分配；
板载信号处理单元，用于对A/D采集后的数字信号进行处理，输出信号速率可调的IQ数据流信号；
捕获引擎单元，用于根据所述触发管理单元发送的触发信号和所述时钟管理单元发送的时钟信号向板载内存存储管理单元发送存储IQ数据流信号的控制指令；
板载内存存储管理单元，用于根据所述捕获引擎单元的控制指令，将所述板载信号处理单元输出的所述IQ数据流信号进行存储；
PXIe接口逻辑控制单元，用于与PXIe总线接口进行通信，接收控制单元通过PXIe总线接口发送的控制信号，根据所述控制信号对所述数字化仪内部各个单元的寄存器进行读写，实现对所述数字化仪中的各个单元的配置和控制；获取所述板载内存存储管理单元中存储的IQ数据流信号，通过所述PXIe总线接口将所述IQ数据流信号到分析单元；
所述分析单元，用于根据所述IQ数据流信号进行示波、矢量信号分析和频谱分析。
2.如权利要求1所述的数字化仪，其特征在于，
所述触发源包括：外部可编程功能接口PFI触发、背板总线触发、信号通道0触发、以及板载信号处理单元触发；
所述触发类型包括：立即触发、软件触发、以及数字触发。
3.如权利要求1所述的数字化仪，其特征在于，时钟管理单元具体包括：
时钟产生模块，用于通过AD9511芯片将参考时钟经过锁相环PLL倍频至预定频率，然后经过预设的分频器分频至所需要的频率；
时钟分配模块，用于将所述AD9511芯片产生的时钟信号分配给各单元。
4.如权利要求1所述的数字化仪，其特征在于，所述PXIe接口逻辑控制单元采用FPGA实现。
5.如权利要求2所述的数字化仪，其特征在于，所述板载信号处理单元具体包括：均衡滤波器、数字增益模块、数字偏移模块、直接数字控制DDC模块、数据处理模式选择模块、以及板载信号处理单元OSP触发模块；
所述均衡滤波器，用于A/D采集后的数字信号进行均衡滤波；
所述数字增益模块，用于对均衡滤波后的数字信号进行数字增益；
所述数字偏移模块，用于数字增益后的数字信号进行数字偏移；
所述DDC模块，用于对数字偏移后的数字信号进行处理，输出IQ数据流信号；
所述数据处理模式选择模块，用于选择对所述IQ数据流信号进行处理的数据处理模式，其中，所述数据处理模式包括：实数数据处理模式和复数数据处理模式；
OSP触发模块，用于向所述触发管理单元发送所述IQ数据流信号，其中，所述IQ数据流信号作为板载信号处理单元触发的判断依据。
6.如权利要求5所述的数字化仪，其特征在于，所述DDC模块具体包括：
频率转换模块，用于对数字偏移后的数字信号进行数字混频和下变频；
小数分频重采样模块，用于对进行下变频后的数字信号进行小数分频重采样；
滤波抽取模块，用于对输入的数字信号进行滤波抽取，输出IQ数据流信号。
7.如权利要求6所述的数字化仪，其特征在于，
所述频率转换模块具体用于：根据预先设置的扫描频率范围和扫描频率步进对输入的A/D采集后的数字信号进行扫描，将所述数字信号分别与两路正交的数字振荡器信号相乘，完成数字混频和下变频；
所述滤波抽取模块具体用于：通过级联积分梳状CIC滤波器、半带HB滤波器、以及有限长单位冲激响应FIR滤波器对输入的数字信号进行高频分量消除，获取同相分量I和正交分量Q，并根据同相分量I和正交分量Q获取所述IQ数据流信号，其中，所述IQ数据流信号包括：I信号参量、Q信号参量、M信号参量、P信号参量、以及F信号参量。
8.如权利要求7所述的数字化仪，其特征在于，所述分析单元具体包括：
矢量分析模块，用于对所述IQ数据流信号进行载波同步与码同步，并对所述IQ数据流信号进行幅度补偿和相位补偿，通过测量滤波器进行滤波后，所述IQ数据流信号分成两路，一路通过码元检测形成参考信号，另一路为测量信号，将所述参考信号与所述测量信号进行比较，进行误差计算；
频谱分析模块，用于通过所述滤波抽取模块中的CIC滤波器、HB滤波器、以及FIR滤波器获取原始频谱数据的分析带宽RBW，并通过鉴幅和FIR滤波获取原始频谱数据的显示带宽VBW，对所述原始频谱数据的进行检波，获取频谱数据，根据所述频谱数据进行频谱分析；
并控制所述频率转换模块的扫描频率范围和扫描频率步进，其中，所述FIR滤波器系数不变，通过控制所述CIC滤波器和所述HB滤波器的抽取倍数实现不同的带宽的转换，其中，所述扫描频率步进小于或等于1/3RBW。
9.如权利要求8所述的数字化仪，其特征在于，所述频谱分析模块具体用于：
当3aMHz的RBW要分析的信号频率为fin时，按如下过程进行拼接：
设置RBW为1aMHz，获取的信号fin的功率为P_db1，信号fin-1aMHz的功率为P_db0，信号fin+1aMHz的功率为P_db2，其中，a为正整数；
3aMHz的RBW等效功率：
换算成dB值为：Pow_eqdB＝10*log10(Pow_eq)。

说明书全文

基于PXIe接口的数字化仪

技术领域

[0001] 本发明涉及信号分析领域，特别是涉及一种基于PXIe接口的数字化仪。

背景技术

[0002] 随着技术的发展，军用测试装备正朝向小型化、智能化发展，要求测试的功能不断增多，体积尽可能小。在测试装备中分析类仪器占有非常重要的地位，为了解决复杂的信号分析，往往需要进行多域分析，数字化仪为这种需求提供了技术保障。它是建立在信号数字化基础上的一项数字信号处理技术，为测试系统提供各种分析功能，包括示波器、矢量信号分析仪、频谱分析仪等多种功能，满足时域、解调域及频域的联合分析需求，从不同的角度对信号进行分析，为复杂测试系统的功能调试、故障诊断提供有效的支持。但是，在现有技术中，多功能、小型化是该装置研制的重点和难点。

发明内容

[0003] 本发明提供一种基于PXIe接口的数字化仪，以解决现有技术中的上述问题。

[0004] 本发明提供一种基于PXIe接口的数字化仪，包括：模拟信号处理与模拟/数字A/D转换电路单元，用于对输入的模拟信号进行调理，并进行A/D采集，将A/D采集后的数字信号输入到板载信号处理单元；触发管理单元，用于进行触发源分配，并进行触发类型管理；时钟管理单元，用于产生数字化仪各单元的时钟信号，并对时钟信号进行分配；板载信号处理单元，用于对A/D采集后的数字信号进行处理，输出信号速率可调的IQ数据流信号；捕获引擎单元，用于根据触发管理单元发送的触发信号和时钟管理单元发送的时钟信号向板载内存存储管理单元发送存储IQ数据流信号的控制指令；板载内存存储管理单元，用于根据捕获引擎单元的控制指令，将板载信号处理单元输出的IQ数据流信号进行存储；PXIe接口逻辑控制单元，用于与PXIe总线接口进行通信，接收控制单元通过PXIe总线接口发送的控制信号，根据控制信号对数字化仪内部各个单元的寄存器进行读写，实现对数字化仪中的各个单元的配置和控制；获取板载内存存储管理单元中存储的IQ数据流信号，通过PXIe总线接口将IQ数据流信号到分析单元；分析单元，用于根据IQ数据流信号进行示波、矢量信号分析和频谱分析。

[0005] 优选地，模拟信号处理与模拟/数字A／D转换电路单元具体包括：阻抗匹配模块、衰减器、滤波放大模块、以及A/D采集模块；阻抗匹配模块，用于对模拟信号进行终端匹配；衰减器，由30dB动态范围、以及0.5dB步进的衰减网络组成，用于对阻抗匹配模块输出的模拟信号进行衰减；滤波放大模块，包括：滤波器、开关、以及放大器，其中，滤波器用于对两种滤波方式进行选择，并对衰减器输出的模拟信号进行滤波，其中，两种滤波方式包括：低通方式和带通方式，低通方式完成100Hz～400MHz的模拟信号接收；带通方式完成296.4MHz～346.4MHz的模拟信号接收；开关以及放大器用于将模拟信号的幅度调整到A/D采集模块的接收范围内；A/D采集模块，用于进行A/D采集，将模拟信号转换为数字信号。

[0006] 优选地，触发源包括：外部可编程功能接口PFI触发、背板总线触发、信号通道0触发、以及板载信号处理单元触发；触发类型包括：立即触发、软件触发、以及数字触发。

[0007] 优选地，时钟管理单元具体包括：时钟产生模块，用于通过AD9511芯片将参考时钟经过锁相环PLL倍频至预定频率，然后经过预设的分频器分频至所需要的频率；时钟分配模块，用于将AD9511芯片产生的时钟信号分配给各单元。

[0008] 优选地，PXIe接口逻辑控制单元采用FPGA实现。

[0009] 优选地，板载信号处理单元具体包括：均衡滤波器、数字增益模块、数字偏移模块、直接数字控制DDC模块、数据处理模式选择模块、以及OSP触发模块；均衡滤波器，用于A/D采集后的数字信号进行均衡滤波；数字增益模块，用于对均衡滤波后的数字信号进行数字增益；数字偏移模块，用于数字增益后的数字信号进行数字偏移；DDC模块，用于对数字偏移后的数字信号进行处理，输出IQ数据流信号；数据处理模式选择模块，用于选择对IQ数据流信号进行处理的数据处理模式，其中，数据处理模式包括：实数数据处理模式和复数数据处理模式；板载信号处理单元触发模块，用于向触发管理单元发送IQ数据流信号，其中，IQ数据流信号作为板载信号处理单元触发的判断依据。

[0010] 优选地，DDC模块具体包括：频率转换模块，用于对数字偏移后的数字信号进行数字混频和下变频；小数分频重采样模块，用于对进行下变频后的数字信号进行小数分频重采样；滤波抽取模块，用于对输入的数字信号进行滤波抽取，输出IQ数据流信号。

[0011] 优选地，频率转换模块具体用于：根据预先设置的扫描频率范围和扫描频率步进对输入的A／D采集后的数字信号进行扫描，将数字信号分别与两路正交的数字振荡器信号相乘，完成数字混频和下变频；滤波抽取模块具体用于：通过级联积分梳状CIC滤波器、半带HB滤波器、以及有限长单位冲激响应FIR滤波器对输入的数字信号进行高频分量消除，获取同相分量I和正交分量Q，并根据同相分量I和正交分量Q获取IQ数据流信号，其中，IQ数据流信号包括：I信号参量、Q信号参量、M信号参量、P信号参量、以及F信号参量。

[0012] 优选地，控制单元具体包括：矢量分析模块，用于对IQ数据流信号进行载波同步与码同步，并对IQ数据流信号进行幅度补偿和相位补偿，通过测量滤波器进行滤波后，IQ数据流信号分成两路，一路通过码元检测形成参考信号，另一路为测量信号，将参考信号与测量信号进行比较，进行误差计算；频谱分析模块，用于通过滤波抽取模块中的CIC滤波器、HB滤波器、以及FIR滤波器获取原始频谱数据的分析带宽RBW，并通过鉴幅和FIR滤波获取原始频谱数据的显示带宽VBW，对原始频谱数据的进行检波，获取频谱数据，根据频谱数据进行频谱分析；并控制频率转换模块的扫描频率范围和扫描频率步进，其中，FIR滤波器系数不变，通过控制CIC滤波器和HB滤波器的抽取倍数实现不同的带宽的转换。

[0013] 优选地，扫描频率步进小于或等于1/3RBW。

[0014] 本发明有益效果如下：

[0015] 本发明实施例的技术方案能够提供高采样率、高分辨率的数字分析，模拟带宽高，并且具有板载信号处理器功能，能够实现DDC、重采样、FIR滤波抽取、IQ数据存储等功能，同时支持时钟同步、触发功能，支持多种解调方式，可广泛应用于射频通信、射频广播、卫星通信等各种通信系统及军事领域中的电子战接收机、雷达接收机、电子侦察等领域。

[0016] 上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。附图说明

[0017] 通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

[0018] 图1是本发明实施例的基于PXIe接口的数字化仪的结构示意图；

[0019] 图2是本发明实施例的模拟信号处理与A/D转换电路单元的结构示意图；

[0020] 图3是本发明实施例的板载信号处理单元的结构示意图；

[0021] 图4是本发明实施例的数字化仪控制单元整体工作流程图；

[0022] 图5是本发明实施例的示波器驱动接口功能示意图；

[0023] 图6是本发明实施例的驱动的功能结构示意图；

[0024] 图7是本发明实施例的数字正交抽取平台结构的示意图；

[0025] 图8是本发明实施例的矢量信号分析算法的结构示意图；

[0026] 图9是本发明实施例的基于FIR的频谱分析过程的示意图；

[0027] 图10是本发明实施例的以RBW为步进扫描导致幅度测量误差的示意图。

具体实施方式

[0028] 下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

[0029] 为了解决上述问题，本发明提供了一种基于PXIe接口的数字化仪，能够完成三域（时间域、频域、调制域）的分析功能，本发明实施例的数字化仪包括模拟信号处理与A/D转换电路单元、触发管理单元、时钟管理单元、板载信号处理OSP单元、板载内存存储管理单元和捕获引擎单元、以及PXIe接口逻辑控制单元；并采用IVI标准接口实现仪器互联，驱动功能接口函数遵循IVI-4.1_Scope示波器规范，与NI数字化仪产品相兼容；本发明实施例的数字化仪能够进行频谱分析和矢量分析，下述将分别给出频谱分析和矢量分析的框架结构。需要说明的是，本发明实施例还可以具有示波器功能，由于示波器功能相对比较简单，本发明实施例不进行过多的阐述。

[0030] 本发明实例使用通用数字信号处理的通用解调框架取代了原有的模拟解调方式，大大简化了信号分析仪的结构尺寸，实现PXIe紧凑体积下的宽频带示波器、矢量信号分析和频谱分析功能，为测试装备的小型化提供技术支持，同时为军用测试系统未来发展时域、解调域及频域的综合化的联合分析提供技术保障。

[0031] 以下结合附图以及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。

[0032] 根据本发明的实施例，提供了一种基于PXIe接口的数字化仪，图1是本发明实施例的基于PXIe接口的数字化仪的结构示意图，如图1所示，根据本发明实施例的基于PXIe接口的数字化仪包括：模拟信号处理与模拟/数字A／D转换电路单元10、触发管理单元11、时钟管理单元12、板载信号处理单元13、捕获引擎单元14、板载内存存储管理单元15、PXIe接口逻辑控制单元16、以及分析单元17，以下对本发明实施例的各个模块进行详细的说明。

[0033] 模拟信号处理与模拟/数字A/D转换电路单元10，用于对输入的模拟信号进行调理，并进行A/D采集，将A/D采集后的数字信号输入到板载信号处理单元13；

[0034] 模拟信号处理与模拟/数字A/D转换电路单元10具体包括：阻抗匹配模块、衰减器、滤波放大模块、以及A/D采集模块；

[0035] 阻抗匹配模块，用于对模拟信号进行终端匹配；

[0036] 衰减器，由30dB动态范围、以及0.5dB步进的衰减网络组成，用于对阻抗匹配模块输出的模拟信号进行衰减；

[0037] 滤波放大模块，包括：滤波器、开关、以及放大器，其中，滤波器用于对两种滤波方式进行选择，并对衰减器输出的模拟信号进行滤波，其中，两种滤波方式包括：低通方式和带通方式，低通方式完成100Hz～400MHz的模拟信号接收；带通方式完成296.4MHz～346.4MHz的模拟信号接收；开关以及放大器用于将模拟信号的幅度调整到A／D采集模块的接收范围内；

[0038] A/D采集模块，用于进行A/D采集，将模拟信号转换为数字信号。

[0039] 触发管理单元11，用于进行触发源分配，并进行触发类型管理；其中，触发源包括：外部可编程功能接口PFI触发、背板总线触发、信号通道0触发、以及板载信号处理单元13触发；触发类型包括：立即触发、软件触发、以及数字触发。

[0040] 时钟管理单元12，用于产生数字化仪各单元的时钟信号，并对时钟信号进行分配；

[0041] 时钟管理单元12具体包括：

[0042] 时钟产生模块，用于通过AD9511芯片将参考时钟经过锁相环PLL倍频至预定频率，然后经过预设的分频器分频至所需要的频率；

[0043] 时钟分配模块，用于将AD9511芯片产生的时钟信号分配给各单元。

[0044] 板载信号处理单元13，用于对A/D采集后的数字信号进行处理，输出信号速率可调的IQ数据流信号；

[0045] 板载信号处理单元13具体包括：均衡滤波器、数字增益模块、数字偏移模块、直接数字控制DDC模块、数据处理模式选择模块、以及OSP触发模块；

[0046] 均衡滤波器，用于A/D采集后的数字信号进行均衡滤波；

[0047] 数字增益模块，用于对均衡滤波后的数字信号进行数字增益；

[0048] 数字偏移模块，用于数字增益后的数字信号进行数字偏移；

[0049] DDC模块，用于对数字偏移后的数字信号进行处理，输出IQ数据流信号；其中，DDC模块具体包括：频率转换模块，用于对数字偏移后的数字信号进行数字混频和下变频；具体地，频率转换模块根据预先设置的扫描频率范围和扫描频率步进对输入的A/D采集后的数字信号进行扫描，将数字信号分别与两路正交的数字振荡器信号相乘，完成数字混频和下变频；

[0050] 小数分频重采样模块，用于对进行下变频后的数字信号进行小数分频重采样；

[0051] 滤波抽取模块，用于对输入的数字信号进行滤波抽取，输出IQ数据流信号。数据处理模式选择模块，用于选择对IQ数据流信号进行处理的数据处理模式，其中，数据处理模式包括：实数数据处理模式和复数数据处理模式；

[0052] 具体地，滤波抽取模块具体用于：通过级联积分梳状CIC滤波器、半带HB滤波器、以及有限长单位冲激响应FIR滤波器对输入的数字信号进行高频分量消除，获取同相分量I和正交分量Q，并根据同相分量I和正交分量Q获取IQ数据流信号，其中，IQ数据流信号包括：I信号参量、Q信号参量、M信号参量、P信号参量、以及F信号参量。

[0053] 板载信号处理单元13触发模块，用于向触发管理单元11发送IQ数据流信号，其中，IQ数据流信号作为板载信号处理单元13触发的判断依据。

[0054] 捕获引擎单元14，用于根据触发管理单元11发送的触发信号和时钟管理单元12发送的时钟信号向板载内存存储管理单元15发送存储IQ数据流信号的控制指令；

[0055] 板载内存存储管理单元15，用于根据捕获引擎单元14的控制指令，将板载信号处理单元13输出的IQ数据流信号进行存储；

[0056] PXIe接口逻辑控制单元16，用于与PXIe总线接口进行通信，接收控制单元通过PXIe总线接口发送的控制信号，根据控制信号对数字化仪内部各个单元的寄存器进行读写，实现对数字化仪中的各个单元的配置和控制；获取板载内存存储管理单元15中存储的IQ数据流信号，通过PXIe总线接口将IQ数据流信号到分析单元17；优选地，PXIe接口逻辑控制单元16采用FPGA实现。

[0057] 分析单元17，用于根据IQ数据流信号进行示波、矢量信号分析和频谱分析。

[0058] 分析单元17具体包括：

[0059] 矢量分析模块，用于对IQ数据流信号进行载波同步与码同步，并对IQ数据流信号进行幅度补偿和相位补偿，通过测量滤波器进行滤波后，IQ数据流信号分成两路，一路通过码元检测形成参考信号，另一路为测量信号，将参考信号与测量信号进行比较，进行误差计算；

[0060] 频谱分析模块，用于通过滤波抽取模块中的CIC滤波器、HB滤波器、以及FIR滤波器获取原始频谱数据的分析带宽RBW，并通过鉴幅和FIR滤波获取原始频谱数据的显示带宽VBW，对原始频谱数据的进行检波，获取频谱数据，根据频谱数据进行频谱分析；并控制频率转换模块的扫描频率范围和扫描频率步进，其中，FIR滤波器系数不变，通过控制CIC滤波器和HB滤波器的抽取倍数实现不同的带宽的转换。扫描频率步进小于或等于1/3RBW。

[0061] 以下结合附图，对本发明实施例的上述技术方案进行详细说明。

[0062] 本发明实施例公开了一种基于PXIe接口的多功能数字化仪，采用数字信号处理方式，可提供250MS/S高采样率、16bit高分辨率信号分析功能，硬件主要由模拟信号处理与A/D转换电路和FPGA信号处理IP组成，并采用IVI标准接口实现仪器互联。

[0063] 本发明实施例的数字化仪的结构如图1所示，主要包括模拟信号处理与A/D转换电路单元、触发管理单元、时钟管理单元、板载信号处理OSP单元、板载内存存储管理单元、捕获引擎单元、PXIe接口逻辑控制单元等七个硬件单元以及分析单元组成。以下分别对上述各个单元进行详细说明。

[0064] 1、模拟信号处理与A/D转换电路单元

[0065] 模拟信号处理与A／D转换电路单元完成输入模拟信号调理与A/D采集功能，图2是本发明实施例的模拟信号处理与A/D转换电路单元的结构示意图，如图2所示，包括阻抗匹配、衰减器、滤波放大网络及A/D采集等五部分组成。

[0066] 其中，阻抗匹配网络完成信号的终端匹配工作，避免信号的反射、振铃现象，增强系统的稳定性。

[0067] 衰减器由30dB动态范围、0.5dB步进的衰减网络组成，扩展系统的动态范围，使模块具有测量大信号的能力。

[0068] 滤波放大网络由滤波器、开关、放大器等组成，滤波放大网络分为两种滤波方式进行选择，低通方式、带通方式。低通方式完成100Hz～400MHz的信号接收，用于装置自身的信号采集分析；带通方式完成296.4MHz～346.4MHz的信号接收，主要用于本装置与下变频装置配接，作为合成仪器的场合，带通方式可提升合成仪器的信噪比，提升弱信号的分析能力；开关、放大器把信号的幅度调整到A/D可接收的较理想范围，便于A/D接收。

[0069] A/D采集是装置中非常重要的环节，A/D采集的效果直接影响后续信号分析结果，为此A/D采集是装置中A/D芯片选择高SFDR的AD9467芯片，采样率高达250MSPS，16bit分辨率，SFDR在300MHz时为90dBFs，接口为差分的LVDS。A/D采集的频谱纯度与电源关系密切，尤其是载波近端的杂散干扰，因此本装置对A/D供电既要满足电流要求，同时又要尽可能地减少纹波，装置采用两片LM1085系列稳压片分别提供+3.3V和+1.8V 电压。

[0070] 2、触发管理单元

[0071] 触发管理单元主要包括触发源分配、触发类型管理。其中，触发源由外部PFI1、背板总线触发、信号通道0触发、以及OSP触发等；触发类型包括立即触发、软件触发、数字触发。

[0072] 3、时钟管理单元

[0073] 时钟管理单元负责系统各部分时钟的产生和分配，时钟的产生主要是由AD9511芯片把100MHz参考时钟经过PLL倍频至1GHz，然后经过预设的分频器分频至所需要的频率；时钟的分配主要是把AD9511产生的时钟信号分配给各单元电路，如触发单元、模拟信号处理单元等。

[0074] 4、板载信号处理单元（OSP）

[0075] 板载信号处理单元OSP负责A/D采集后的数字信号处理，图3是本发明实施例的板载信号处理单元的结构示意图，如图3所示，包括正交下变频结构、NCO数控振荡器、滤波器、抽取结构、信号增益和偏置调整等几个方面。它包括实数和复数两种数据处理模式，把A/D采集后较高频率的信号下变频至较低的频率，同时支持1-16384的抽取因子（支持小数模式），输出信号速率可调的IQ信号，尤其是配合下变频装置组合的合成仪器，中频321.4MHz可以由OSP下变频至很低的频率，以便与后续信号分析、可满足用户多种需求。

[0076] 5、板载内存存储管理单元和捕获引擎单元

[0077] 板载内存存储管理单元配合捕获引擎单元，在用户设定的各种触发存储模式下，把OSP输出IQ数据流信号进行存储，支持多记录和连续采集功能，为示波器和频谱分析提供有效的数据流，同时本装置提供2Gb大容量DDR2存储功能，使用户对信号可进行更细腻的分析。

[0078] 6、PXIe接口逻辑控制单元

[0079] PXIe总线接口负责与PXIe零槽控制器进行通信，对装置内部各个寄存器进行读写，最终实现对AD9467等硬件的控制，通常可以采用专用接口芯片完成，它的优点是使用简单，协议比较完善，缺点是成本较高、体积大。考虑本装置通信方式比较简单，为节约成本，减少体积，本装置采用FPGA完成接口协议转换，接口程序主要采用ALTERA自带PCIe的IP核，再此基础上配合Ext_Access等封装成普通CPU读写方式的IP核。

[0080] 7、控制单元（该控制单元可以设置于上位机中）

[0081] 在本发明实施例中，控制单元包括：应用程序层、IVI驱动程序层、装置底层驱动程序层、操作系统和总线接口驱动程序。其中，应用程序层通过对驱动程序的调用，通过VISA库PXIe总线接口，实现对仪器的配置和控制。

[0082] 图4是本发明实施例的数字化仪控制单元整体工作流程图，如图4所示，本发明实施例的数字化仪上电开机后，启动自检操作，自检操作完成对数字化仪的验证操作，对系统中重要的部件进行检验，如果工作正常，则开始进入下一步操作流程，否则发出报警信号，表示数字化仪异常。正常操作流程时，数字化仪等待用户的命令，收到命令后，通过FPGA完成各种时序的转化工作，最后产生相应的信号。

[0083] 在本发明实施例中，上位机主要提供硬件参数配置，测量波形结果输出等IVI接口，被合成仪器调用。为与NI公司数字化仪驱动兼容，采用示波器驱动，接口函数遵循IVI-4.1_Scope示波器规范，图5是本发明实施例的示波器驱动接口功能示意图，图6是本发明实施例的驱动的功能结构示意图，如图5、6所示，所有的输入参数设置都是对底层参数设置的调用，然后再调用装置仪器驱动。底层参数设置装置要求对每一个参数都有对应的操作函数，必须对参数范围进行检查和保护。原始数据获取的是未折合的原始波形数组。通过测量算法，获得波形参数测量结果。

[0084] 8、分析单元（在本发明实施例中，分析单元可以设置于上位机中）[0085] （1）宽带矢量信号分析框架

[0086] 数字正交抽取平台

[0087] 在本发明实施例中，算法实现充分利用软件无线电的软件定义仪器的思想，高速A/D采集之后数据处理流程均采用数字信号处理算法，图7是本发明实施例的数字正交抽取平台结构的示意图，如图7所示，AD转换器位数16位，采样率最高可达250MHz，采用后A/D输出的数字信号经数字混频、低通及抽取达到降低信号频率和采样速率的目的。AD转换后的数字信号首先进入数字正交抽取下变频结构，输入信号分别与两路正交数字振荡器（NCO）信号相乘，完成数字混频，随后通过CIC、HB、FIR等滤波器消除高频分量，中间采用抽取结构达到降低信号采样速率的目的。输出的同相分量I和正交分量Q，进入特征提取单元分离出I、Q、M、P、F等信号参量，为矢量信号分析提供必要数据源。其中，图7中所示的数控NCO对应于图2中的DDC中的频率转换模块，CIC滤波器、HB滤波器、FIR滤波器、以及特征提取对应于图2中DDC中的滤波抽取模块。

[0088] 数字解调通用分析平台

[0089] 由于矢量调制类型较多，因此采用通用矢量解调技术作为宽带矢量信号分析的核心，以提高数字化仪对各种矢量调制的解调功能。图8是本发明实施例的矢量信号分析算法的结构示意图，如图8所示，主要包括测量信号解调单元、参考信号形成单元和误差分析单元。它实现通用信号解调功能，在该模型下只需要对通用解调器进行配置，即可支持大量的信号调制模式。

[0090] 正交抽取结构输出的IQ数据流首先进行载波同步与码同步，载波同步采用载波频偏计算算法，对信号数据流中的频偏失真进行修正，该算法可以达到很高的精度，也是硬件采用非同步数字本振的一个基础。随后数据流进入幅度补偿和相位补偿，主要补偿模拟信道产生的相位失真（群时延失真）和幅度失真，提升信号分析质量。测量滤波器实际就是ISI匹配滤波器，根据信号的不同，包括平方根升余弦滤波器、IS-95上下行测量滤波器等。匹配滤波器后的信号流分成两路，一路通过码流检测获得比特信息流，形成新的理想参考基带信号，后端的参考匹配滤波器随信号的调制性质改变，通用的有升余弦滤波器、IS-95上下行参考滤波器、高斯滤波器等；另一路用于与参考信号比较，进行误差计算，获得EVM（误差矢量幅度）、幅度误差、相位误差等信息。

[0091] （2）频谱分析框架

[0092] 基于FIR的频谱分析过程：

[0093] 图9是本发明实施例的基于FIR的频谱分析过程的示意图，如图9所示，基于FIR的频谱分析中，中频滤波器一般只有1～3个带宽可选择，相应的滤波器带宽称为频谱仪的“实时带宽”。AD采集转化为数字信号，经正交混频分解为I、Q两路信号，I、Q信号经CIC、半带抽取，滤除混频的和频（高频）信号，进入FIR滤波器，FIR滤波器对应于RBW滤波器，FIR滤波器系数不变，由于在不同的CIC、半带抽取下，进入FIR滤波器的数据率不同，从而导致FIR滤波器对应的模拟带宽不同从而实现不同的RBW带宽。鉴幅器对应于包络检波器，用于测量RBW滤波之后的信号幅度（能量）。VBW起到频谱平滑作用，实际中用“CIC+半带+FIR”实现，与RBW实现原理类似，FIR系数不变，通过控制CIC、半带抽取实现不同的VBW带宽。

[0094] 在FIR方式中，每改变一次扫描频率（NCO频率），存储一个频点的频谱数据，随着扫描频点的改变，可以获取全部频点上的频谱数据（原始频谱数据），原始频谱数据按照用户指定的扫描点数检波，即可获得最终频谱。

[0095] 基于FIR的频谱扫描过程比较容易理解，在此不再赘述，详细说明一下有关RBW带宽和扫频步进的关系问题，直接以RBW带宽为步进进行扫描时信号幅度测量误差偏大，而且无法扫出RBW滤波器形状（在RBW计量中，要求扫出滤波器形状）。实际上，扫频步进与RBW带宽之间是没有直接对应关系的，扫频步进是每次置频，本振信号改变的频率，而RBW带宽是所采用的中频滤波器的带宽，这一点从模拟频谱仪的斜坡发生器很容易看出来，如果拿RBW带宽为步进进行频谱扫描将会产生严重的幅度测量误差，图10是本发明实施例的以RBW为步进扫描导致幅度测量误差的示意图，如图10所示，假设输入信号位于fin位置，前一次置频滤波器中心频率位于f1，再次置频滤波器中心频率位于f1+RBW，若有f1

[0096] 从上面的解释已经不难看出，如果用小于RBW的步进进行扫频，则一个RBW带宽内就会有一个以上采样点，幅度测量误差就会大幅减小，如果扫频步进足够小，就可以扫描出滤波器的形状。一般扫频步进要小于1/3RBW，可满足工程需求。

[0097] 频谱仪的宽带RBW拼接技术

[0098] 为获取较好的信噪比，通常采样较窄的滤波器，这样对于小的RBW分析有利，本发明实施例中频滤波器为1.5MHz带宽，故3MHz的RBW滤波器的实现需要进行拼接，即采用1MHz的RBW的结果进行3次拼接。

[0099] 图10是本发明实施例的3MHz的RBW拼接的示意图，如图10所示，设输入信号的频率为F1，则第一次分析即左偏移1MHz的曲线，它与频率F1相交处功率很小，可以认为为0；第二次分析即偏移为0的曲线，它与频率F1相交处功率比曲线峰点值小3dB（功率为峰值的1/2）；第三次分析即右偏移为1MHz的曲线，它与频率F1相交处功率比曲线峰点值小
3dB（功率为峰值的1/2），这样三次功率的合成为0+1/2+1/2=1即峰值功率，当输入信号在其它位置时计算的过程类似。

[0100] 这里很重要的一点是1MHz的RBW所对应的滤波器曲线一定要准确，即3dB带宽为1MHz，否则合成的3MHz的rbw滤波器曲线会有较大误差。

[0101] 任意频率操作过程如下：

[0102] 当3MHz的RBW要分析的信号频率为fin时，按如下过程进行拼接：

[0103] 步骤1，设置RBW为1MHz，获取的信号fin的功率为P_db1,信号fin-1MHz的功率为P_db0，信号fin+1MHz的功率为P_db2；

[0104] 步骤2，3MHz的RBW等效功率：

[0105] 步骤3，换算成dB值为：Pow_eqdB＝10*log10(Pow_eq)。

[0106] 综上所述，本发明实施例的数字化仪能够提供250MS/S16bit的高采样率、高分辨率分析，模拟带宽高达400MHz，具有板载信号处理器功能，可实现DDC、重采样、FIR滤波抽取、IQ数据存储等功能，同时支持时钟同步、触发功能，提供BPSK、QAM、MSK、AM、FM等多种解调方式，可广泛应用于射频通信、射频广播、卫星通信等各种通信系统及军事领域中的电子战接收机、雷达接收机、电子侦察等领域。

[0107] 在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本发明也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。

[0108] 在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

[0109] 类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

[0110] 本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书（包括伴随的权利要求、摘要和附图）中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书（包括伴随的权利要求、摘要和附图）中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

[0111] 此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

[0112] 本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器（DSP）来实现根据本发明实施例的基于PXIe接口的数字化仪中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序（例如，计算机程序和计算机程序产品）。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

[0113] 应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。

标题	发布/更新时间	阅读量
数字示波器的FFT分析装置	2020-06-12	3
基于PXIe接口的数字化仪	2020-10-14	0
本地信号发生电路	2021-09-28	2
信号处理装置和信号处理方法	2021-03-07	0
多段位脉冲燃烧控制系统及方法	2020-07-12	2
一种灌区水渠液位测量装置	2023-01-03	2
MULTIPLE GRAPHICS PROCESSING UNIT PLATFORM	2020-08-09	2
基于双环路滤波的频率合成器	2021-01-27	1
Variable frequency divider	2022-12-10	0
ABSTELLFACH FÜR EINE KÜHLGERÄTETÜR	2023-02-17	2

基于PXIe接口的数字化仪

基于PXIe接口的数字化仪

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：

基于PXIe 接口的数字化仪