数字示波器的FFT分析装置
专利汇可以提供数字示波器的FFT分析装置专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种数字示波器的FFT分析装置，对多通道ADC采集的并行数据进行缓存，然后测量得到每个通道的 信号 频率 ，根据 抽取 系数计算得到倍频参数，对每个通道数据的频率信号进行倍频得到倍频信号，同步抽取模 块 从缓存的采集数据中读取各个通道的并行数据，根据倍频信号进行数据抽取，对单个通道的并行抽点数据进行平均得到每个通道的平均数据，对该平均数据进行FFT运算和缓存，由上位机读取进行显示。本发明通过对多通道多路并行ADC采集信号进行同步抽取后取平均值，降低通道噪声，使 输入信号 的 频谱 更利于观测。，下面是数字示波器的FFT分析装置专利的具体信息内容。
1.一种数字示波器的FFT分析装置，其特征在于，包括时钟模块、分频器模块、比较器模块、信号采集模块、相位校正模块、数据缓存模块、频率测量模块、倍频模块、同步抽取模块、FFT分析模块和上位机，其中相位校正模块、数据缓存模块、频率测量模块、倍频模块、同步抽取模块和FFT分析模块在FPGA中实现；
时钟模块用于生成N路采集时钟ad_clkn、1路频率测量参考时钟clks和1路倍频参考时钟clk0，其中n＝1,2,…,N，N表示采集模块的通道数量，将N路采集时钟ad_clkn分别输入信号采集模块的每片ADC进行时钟控制，以保证N通道信号同步采集，频率测量参考时钟clks和倍频参考时钟clk0分别发送给频率测量模块和倍频模块；
比较器模块用于接收输入的N个通道模拟信号进行阈值比较，得到与N路模拟信号频率相同、占空比为50％的方波信号Wn，将N路方波信号Wn发送至分频器模块；
分频器模块用于将接收到的N路方波信号Wn进行固定K分频，K的值需要令分频后信号的频率符合FPGA信号输入的频率范围，将分频后得到的信号 发送至FPGA中的频率测量模块用于频率测量；
信号采集模块用于对输入的N个通道模拟信号进行采集，信号采集模块包括N个ADC模块，每个ADC模块包含M片交替采集的ADC子模块，每个通道的模拟信号由对应ADC按照接收到的采集时钟ad_clkn进行信号采集，每个ADC模块并行输出M路数据和1路采集时钟ad_clkn至数据缓存模块，记第n个通道所采集的数据datan为Un1,Un2…,UnM，其中Unm表示第n个通道中第m路数据；
相位校正模块用于对信号采集模块的每片ADC进行相位校正，使每个ADC模块输出相位相同；
数据缓存模块包括N个FIFO，第n个FIFO对第n个通道的数据datan进行降速缓存，根据ad_clkn实现N个通道的数据datan同步输出；
频率测量模块用于从时钟控制模块接收频率测量参考时钟clks，从分频器模块接收方波信号 进行频率测量，得到N个通道数据对应的K分频后的频率 然后计算得到N个通道数据对应的频率 将N个频率 发送给同步抽取模块，将方波信号
转发至倍频模块；
倍频模块用于接收倍频参考时钟clk0和N个频率信号 分别对N个频率信号
进行K×Dn倍倍频得到倍频信号 将N个倍频信号 和对应的分频系数An输出至同步抽取模块，Dn表示从上位机接收的对第n个通道的倍频系数；
同步抽取模块用于从上位机接收FFT分析的信号周期数P，从倍频模块接收N个倍频信号 然后从数据缓存模块并行读取N个通道的数据datan，分别对每个通道的M路数据Unm根据对应的倍频信号 进行抽取，抽取方法如下：
设置每个通道的M路数据Unm的P个周期对应的闸门时间tn：
倍频信号 与闸门时间tn的闸门信号边沿对齐，在闸门时间tn内对数据Unm根据倍频信号 进行抽取，将倍频信号 每两个上升沿之间的数据作为一个数据序列提取出来，在闸门时间tn共计提取出Dsum个数据序列，Dsum＝P×K×Dn，记数据Unm中提取出的第d个数据序列为datanm[d]，d＝1,2,…,Dsum，记数据序列datanm[d]对应的分频系数为An[d]；
将每个通道提取出的数据按照以下计算公式进行平均，得到第n个通道的平均数据data′n：
其中data′n[d]表示平均数据data′n的第d个数据点，datanm[d][i]表示数据序列datanm[d]中的第i个数据，i＝1,2,…,An；
将得到的每个通道的平均数据data′n发送给FFT分析模块；
FFT分析模块包括N组FFT IP核和平均数据FIFO缓存模块，第n个FFT IP核用于接收第n个通道的平均数据data′n，对其进行FFT运算，得到FFT运算结果Fn；第n个平均数据FIFO缓存模块用于对第n个通道的平均数据data′n进行缓存，缓存之后可以发送至上位机进行波形显示与FFT运算结果进行对比；
上位机接收用户设置的FFT分析的信号周期数P和倍频系数Dn，将FFT分析的信号周期数P发送给同步抽取模块，将倍频系数Dn发送给倍频模块；从FFT 分析模块中读取每个通道的FFT运算结果Fn和缓存的平均数据data′n进行频谱显示。
2.根据权利要求1所述的FFT分析装置，其特征在于，所述相位校正模块的相位校正方法如下：
1)N个ADC模块同时对一个正弦信号源进行采集；
2)判断N个ADC模块的输出数据是否相同，如果相同则记载当前对每个ADC模块的相位调整值，相位校正完全，否则进入步骤3)；
3)以某一个ADC模块的输出数据为基准，控制另外N-1个ADC模块的相位调整值，调节输出信号相位，返回步骤2)。
3.根据权利要求1所述的FFT分析装置，其特征在于，所述频率测量模块的频率测量方法如下：
由频率测量参考时钟clks计数产生一个预设闸门信号，然后用方波信号 同步预设闸门信号产生实际闸门信号，频率测量参考时钟clks和方波信号 在实际闸门内计数，记频率测量参考时钟clks的频率为fs，实际闸门信号的时间内对标准时钟计数为Nums，对方波信号 的计数值为 则方波信号频率 的计算公式如下：
。
4.根据权利要求1所述的FFT分析装置，其特征在于，所述倍频模块包括N组周期计数器和小数分频器，其中第n个周期计数器用于采用倍频参考时钟clk0对频率信号 进行周期计数，记频率信号 一个周期内对倍频参考时钟clk0的计数值为Cn，将得到的计数值Cn发送给第n个小数分频器。
每个小数分频器包括除法器、加法器、比较器和分频器，其中第n个小数分频器中的除法器用于接收计数值Cn，计算Cn/(KDn)，记商为Sn、余数为Yn，将商Sn发送给分频器，将余数Yn发送给加法器；
加法器用于计算和值Sumn＝Sumn+Yn，Sumn的初始值为0，将得到的和值Sumn发送给比较器；
比较器用于将和值Sumn与倍频系数KDn进行比较，当Sumn＞KDn时，令Sumn＝Sumn-KDn，返回给加法器，且令标识flagn＝1，当Sumn≤KDn时，令标识flagn＝0；比较器将标识flagn发送给分频器。
分频器用于接收商Sn和标识flagn，根据标识flagn确定分频系数，当flagn＝1时分频系数为Sn-1，当flagn＝0时分频系数为Sn，根据分频系数对倍频参考时钟clk0进行分频，得到倍频信号 和分频系数An，分频系数An的表达式：
数字示波器的FFT分析装置
技术领域
背景技术
发明内容
具体实施方式
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| PLL电路 | 2020-05-08 | 2 |
| 使用锁相环和锁频环对压控振荡器进行校准以修整其增益 | 2020-06-02 | 1 |
| 低抖动、宽操作频带及适合低电压操作的频率合成系统 | 2021-07-19 | 2 |
| 一种宽锁定范围的注入锁定分频器 | 2020-12-07 | 1 |
| 太阳能电源注锁功率合成高压钠灯 | 2020-11-06 | 3 |
| 一种灌区水渠液位测量装置 | 2023-01-03 | 2 |
| Phase locked loop for controlling an optical recording device and method thereof | 2022-06-13 | 0 |
| Phase locked loop provided with digital control frequency multiple oscillator | 2023-12-29 | 2 |
| FREQUENCY DIVISION CORRECTION CIRCUIT, RECEPTION CIRCUIT, AND INTEGRATED CIRCUIT | 2020-07-05 | 1 |
| FRACTIONAL FREQUENCY DIVIDER | 2023-03-22 | 1 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
