纳米线晶体管的源电极和漏电极保护
阅读：652发布：2020-05-08
专利汇可以提供纳米线晶体管的源电极和漏电极保护专利检索，专利查询，专利分析的服务。并且本文的 实施例 描述了用于 半导体 器件的技术、系统和方法。 纳米线 晶体管可以包括：在衬底上方包括纳米线的 沟道 区、通过第一蚀刻停止层耦合到纳米线的第一端的源 电极 、以及通过第二蚀刻停止层耦合到纳米线的第二端的漏电极。栅电极可以在衬底上方，以控制沟道区的至少一部分中的 导电性 。第一间隔物可以在衬底上方在栅电极和源电极之间，并且第二间隔物可以在衬底上方在栅电极和漏电极之间。栅极介电层可以在沟道区和栅电极之间。可以描述和/或要求保护其他实施例。，下面是纳米线晶体管的源电极和漏电极保护专利的具体信息内容。
1.一种半导体器件，包括：
衬底；
在所述衬底上方包括纳米线的沟道区；
在所述衬底上方的源电极和漏电极，其中，所述源电极通过在所述源电极和所述纳米线之间的第一蚀刻停止层耦合到所述纳米线的第一端，并且所述漏电极通过在所述漏电极和所述纳米线之间的第二蚀刻停止层耦合到所述纳米线的第二端；
在所述衬底上方的栅电极，用以控制所述沟道区的至少一部分中的导电性；
在所述衬底上方在所述栅电极和所述源电极之间的第一间隔物，在所述衬底上方在所述栅电极和所述漏电极之间的第二间隔物；以及
在所述沟道区和所述栅电极之间的栅极介电层。
2.根据权利要求1所述的半导体器件，其中，所述纳米线是第一纳米线，并且所述沟道区还包括第二纳米线，所述源电极通过在所述源电极和所述第二纳米线之间的所述第一蚀刻停止层耦合到所述第二纳米线的第一端，并且所述漏电极通过在所述漏电极与所述第二纳米线之间的所述第二蚀刻停止层耦合到所述第二纳米线的第二端。
3.根据权利要求1-2中任一项所述的半导体器件，其中，所述第一蚀刻停止层在所述源电极的侧壁周围、在所述源电极和所述衬底之间，并且所述第二蚀刻停止层在所述漏电极的侧壁周围、在所述漏电极和所述衬底之间。
4.根据权利要求1-2中任一项所述的半导体器件，其中，所述栅电极在所述纳米线周围。
5.根据权利要求1-2中任一项所述的半导体器件，其中，所述纳米线晶体管是n型晶体管或p型晶体管。
6.根据权利要求1-2中任一项所述的半导体器件，其中，所述纳米线是矩形纳米线、圆形纳米线或纳米带。
7.根据权利要求1-2中任一项所述的半导体器件，其中，所述第一蚀刻停止层在所述源电极和所述纳米线之间的厚度小于25nm。
8.根据权利要求1-2中任一项所述的半导体器件，其中，所述纳米线包括Si、Ge、Sn、In、Ga、As、Al、InAs、SiGe、InGaAs、InP或金属氧化物。
9.根据权利要求1-2中任一项所述的半导体器件，其中，所述第一蚀刻停止层或所述第二蚀刻停止层掺杂有硼(B)或磷(P)。
10.根据权利要求1-2中任一项所述的半导体器件，其中，所述第一蚀刻停止层或所述第二蚀刻停止层包括掺杂硼的Si、掺杂硼的Ge、掺杂硼的SiGe、掺杂磷的Si、掺杂磷的Ge、或掺杂磷的SiGe。
11.根据权利要求1-2中任一项所述的半导体器件，其中，所述源电极、所述漏电极或所述栅电极包括金属材料、导电聚合物、掺杂磷(n+)的Si、多晶硅、硅化钛、掺杂硼的SiGe、或半导体材料和金属的合金。
12.根据权利要求1-2中任一项所述的半导体器件，其中，所述衬底包括硅、蓝宝石、玻璃、聚酰亚胺、SiC、GaN或AlN。
13.一种用于形成纳米线晶体管的方法，所述方法包括：
在衬底上方形成由牺牲层隔开的一个或多个鳍状物，其中，所述一个或多个鳍状物中的鳍状物是纳米线；
在所述一个或多个鳍状物和所述牺牲层上方图案化栅极区；
在所述栅极区周围形成第一间隔物和第二间隔物；
靠近于所述第一间隔物、靠近于所述一个或多个鳍状物的第一端并且在所述衬底上方形成第一蚀刻停止层，并且靠近于所述第二间隔物、靠近于所述一个或多个鳍状物的第二端并且在所述衬底上方形成第二蚀刻停止层；
在所述第一蚀刻停止层内形成源电极，并且在所述第二蚀刻停止层内形成漏电极；
去除所述牺牲层以暴露所述一个或多个鳍状物；
在所述第一间隔物和所述第二间隔物之间的所述一个或多个鳍状物周围形成栅极介电层；以及
在所述栅极介电层周围形成栅电极。
14.根据权利要求13所述的方法，其中，所述纳米线晶体管是n型晶体管或p型晶体管。
15.根据权利要求13-14中任一项所述的方法，其中，所述纳米线是矩形纳米线、圆形纳米线或纳米带。
16.根据权利要求13-14中任一项所述的方法，其中，所述纳米线包括Si、Ge、Sn、In、Ga、As、Al、InAs、SiGe、InGaAs、InP或金属氧化物。
17.根据权利要求13-14中任一项所述的方法，其中，所述第一蚀刻停止层或所述第二蚀刻停止层掺杂有硼(B)或磷(P)。
18.根据权利要求13-14中任一项所述的方法，其中，所述第一蚀刻停止层或所述第二蚀刻停止层包括掺杂硼的Si、掺杂硼的Ge、掺杂硼的SiGe、掺杂磷的Si、掺杂磷的Ge、或掺杂磷的SiGe。
19.根据权利要求13-14中任一项所述的方法，其中，所述源电极、所述漏电极或所述栅电极包括金属材料、导电聚合物、多晶硅、硅化钛、掺杂磷(n+)的Si、掺杂硼的SiGe、或半导体材料和金属的合金。
20.根据权利要求13-14中任一项所述的方法，其中，所述衬底包括硅、蓝宝石、玻璃、聚酰亚胺、SiC、GaN或AlN。
21.一种计算设备，包括：
处理器；以及
存储器设备，耦合到所述处理器，其中，所述存储器设备或所述处理器包括纳米线晶体管，所述纳米线晶体管包括：
衬底；
在所述衬底上方包括纳米线的沟道区；
在所述衬底上方的源电极和漏电极，其中，所述源电极通过在所述源电极和所述纳米线之间的第一蚀刻停止层耦合到所述纳米线的第一端，并且所述漏电极通过在所述漏电极和所述纳米线之间的第二蚀刻停止层耦合到所述纳米线的第二端；
在所述衬底上方的栅电极，用以控制所述沟道区的至少一部分中的导电性；
在所述衬底上方在所述栅电极和所述源电极之间的第一间隔物，在所述衬底上方在所述栅电极和所述漏电极之间的第二间隔物；以及
在所述沟道区和所述栅电极之间的栅极介电层。
22.根据权利要求21所述的计算设备，其中，所述纳米线是第一纳米线，并且所述沟道区还包括第二纳米线，所述源电极通过在所述源电极和所述第二纳米线之间的所述第一蚀刻停止层耦合到所述第二纳米线的第一端，并且所述漏电极通过在所述漏电极与所述第二纳米线之间的所述第二蚀刻停止层耦合到所述第二纳米线的第二端。
23.根据权利要求21-22中任一项所述的计算设备，其中，所述第一蚀刻停止层在所述源电极的侧壁周围、在所述源电极和所述衬底之间，并且所述第二蚀刻停止层在所述漏电极的侧壁周围、在所述漏电极和所述衬底之间。
24.根据权利要求21-22中任一项所述的计算设备，其中，所述纳米线是矩形纳米线、圆形纳米线或纳米带。
25.根据权利要求21-22中任一项所述的计算设备，其中，所述计算设备是可穿戴设备或移动计算设备，所述可穿戴设备或所述移动计算设备包括与所述处理器耦合的以下中的一种或多种：天线、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、盖革计数器、加速度计、陀螺仪、扬声器、或相机。
纳米线晶体管的源电极和漏电极保护
技术领域
背景技术
[0002] 在用于制造纳米线晶体管的栅极最后或替代栅极方案中，可以在已经形成源电极和漏电极之后形成栅极介电层和栅电极。因此，在形成栅电极期间可能会无意中部分地去除源电极或漏电极，从而导致晶体管特性较差和器件成品率降低。另外，包含在小尺寸内的纳米线晶体管的多个堆叠的纳米线以及具有类似于源电极或漏电极的材料的纳米线周围的牺牲层可能进一步使对源电极或漏电极的损坏更严重。附图说明
[0003] 通过以下具体实施方式并结合附图，将容易理解实施例。为了便于该描述，相似的附图标记表示相似的结构元件。在附图的图中，示例性而非限制性地示出了实施例。
[0004] 图1示意性地示出了根据一些实施例的包括在源电极或漏电极与包括纳米线的沟道区之间的蚀刻停止层的示例性纳米线晶体管。
[0005] 图2示出了根据一些实施例的用于形成包括在源电极或漏电极与包括纳米线的沟道区之间的蚀刻停止层的纳米线晶体管的过程。
[0006] 图3-9示出了根据一些实施例的用于形成包括在源电极或漏电极与包括纳米线的沟道区之间的蚀刻停止层的纳米线晶体管的过程的各个步骤。
[0007] 图10示意性地示出了根据一些实施例的实现本公开的一个或多个实施例的中介层。
[0008] 图11示意性地示出了根据一些实施例的根据本公开的实施例构建的计算设备。
具体实施方式
[0009] 当为纳米线晶体管形成栅电极时，可能在栅极最后制造方案中无意中去除纳米线晶体管的源电极的一部分或漏电极的一部分。一些当前的解决方案可以增加纳米线沟道的长度，或者增加间隔物的厚度以保护源电极或漏电极不被损坏。这样的解决方案可能导致具有减小的驱动电流、减小的栅极控制和减小的晶体管密度的更大的器件。
[0010] 在实施例中，可以在纳米线晶体管的沟道区中的源电极和纳米线之间形成蚀刻停止层。类似地，可以在沟道区中的漏电极和纳米线之间形成蚀刻停止层。蚀刻停止层可以包括与纳米线沟道中的材料相似的材料，具有一些添加的掺杂剂以提高其耐蚀刻性。这样的蚀刻停止层可以在不增加沟道长度或间隔物厚度的情况下防止和保护源电极或漏电极被无意地去除。
[0011] 本文的实施例可以提出一种包括纳米线晶体管的半导体器件。纳米线晶体管可以包括衬底、在衬底上方包括纳米线的沟道区、在衬底上方的源电极和漏电极。源电极可以通过在源电极和纳米线之间的第一蚀刻停止层耦合到纳米线的第一端，并且漏电极可以通过在漏电极和纳米线之间的第二蚀刻停止层耦合到纳米线的第二端。栅电极可以在衬底上方，以控制沟道区的至少一部分中的导电性。第一间隔物可以在衬底上方在栅电极和源电极之间，并且第二间隔物可以在衬底上方在栅电极和漏电极之间。栅极介电层可以在沟道区和栅电极之间。
[0012] 本文的实施例可以提出一种用于形成纳米线晶体管的方法。该方法可以包括在衬底上方形成由牺牲层隔开的一个或多个鳍状物，其中，一个或多个鳍状物中的鳍状物可以是纳米线。该方法可以进一步包括在一个或多个鳍状物和牺牲层上方图案化栅极区，以及在栅极区周围形成第一间隔物和第二间隔物。另外，该方法可以包括靠近于第一间隔物、靠近于一个或多个鳍状物的第一端并且在衬底上方形成第一蚀刻停止层，并且靠近于第二间隔物、靠近于一个或多个鳍状物的第二端并且在衬底上方形成第二蚀刻停止层。此外，该方法可以包括在第一蚀刻停止层内形成源电极，并且在第二蚀刻停止层内形成漏电极。此外，该方法可以包括去除牺牲层以暴露一个或多个鳍状物；在第一间隔物和第二间隔物之间的一个或多个鳍状物周围形成栅极介电层；以及在栅极介电层周围形成栅电极。
[0013] 本文的实施例可以提出一种计算设备。该计算设备可以包括处理器和耦合到处理器的存储器设备。存储器设备或处理器可以包括纳米线晶体管。纳米线晶体管可以包括衬底、在衬底上方的包括纳米线的沟道区。源电极和漏电极可以在衬底上方。源电极可以通过在源电极和纳米线之间的第一蚀刻停止层耦合到纳米线的第一端，并且漏电极可以通过在漏电极和纳米线之间的第二蚀刻停止层耦合到纳米线的第二端。栅电极可以在衬底上方，以控制沟道区的至少一部分中的导电性。第一间隔物可以在衬底上方在栅电极和源电极之间，并且第二间隔物在衬底上方在栅电极和漏电极之间。栅极介电层可以在沟道区和栅电极之间。
[0014] 在以下描述中，将使用本领域技术人员通常用于向本领域中其他技术人员传达其工作的主旨的术语来说明示例性实施方式的多个方面。但对于本领域技术人员来说，显然，本公开可以仅借助所述的方面的一些来实践。为了解释，阐述了特定数量、材料和配置以便提供对示例性实施方式的透彻理解。但对于本领域技术人员来说，显然，本公开可以在没有这些特定细节的情况下来实践。在其他实例中，省略或简化了公知的特征，以避免使得示例性实施方式难以理解。
[0015] 以最有助于理解本公开的方式将各种操作描述为依次的多个分离操作。但描述的顺序不应解释为暗示这些操作必定是顺序相关的。具体而言，这些操作不必按照所呈现的顺序来执行。
[0016] 为了本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
[0017] 本文所使用的术语“在……上方”、“在……下方”、“在……之间”、“在……之上”和“在……上”可以指一种材料层或部件相对于其他层或部件的相对位置。例如，设置在另一层上方或下方的一层可以与另一层直接接触，或者可以具有一个或多个中间层。而且，设置在两层之间的一层可以与两层直接接触，或者可以具有一个或多个中间层。相反，在第二层“上”的第一层与第二层直接接触。类似地，除非另有明确说明，否则设置在两个特征之间的一个特征可以与相邻特征直接接触，或可以具有一个或多个中间特征。
[0018] 该描述可以使用短语“在一个实施例中”或“在实施例中”，其可以分别指代相同或不同实施例中的一个或多个。此外，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。
[0019] 可以在本文中使用术语“与……耦合”及其派生词。“耦合”可以表示以下一个或多个。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以表示两个或更多个元件彼此间接接触，但是仍然彼此协作或相互作用，并且可以表示一个或多个其他元件被耦合或连接在被称为彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多个元件直接接触。
[0020] 在各种实施例中，短语“在第二特征上形成、沉积或以其他方式设置的第一特征”可以表示在第二特征上方形成、沉积或设置第一特征，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如，在第一特征和第二特征之间具有一个或多个其他特征)。
[0021] 在本公开引用“一个”或“第一”元素或其等同物的情况下，该公开包括一个或多个这样的元素，既不需要也不排除两个或更多个这样的元素。此外，用于标识的元素的顺序指示符(例如，第一、第二或第三)用于区分这些元素，并不指示或暗示这些元素的所需或限定数量，也不指示这些元素的特定位置或顺序，除非另有明确说明。
[0022] 本文使用的术语“电路”可以指代、是以下部件中的部分、或包括专用集成电路(ASIC)、电子电路、处理器(共享的、专用的或分组的)、和/或存储器(共享的、专用的或分组的)(其执行一个或多个软件或固件程序)、组合逻辑电路、和/或提供所述功能的其他适合的硬件部件。如本文所使用的，“计算机实施的方法”可以指代由一个或多个处理器、具有一个或多个处理器的计算机系统、诸如智能电话的移动设备(可以包括一个或多个处理器)、平板电脑、笔记本电脑、机顶盒、游戏机等执行的任何方法。
[0023] 本公开的实施方式可以在诸如半导体衬底的衬底上形成或执行。在一个实施方式中，半导体衬底可以是使用块状硅或绝缘体上硅子结构形成的晶体衬底。在其他实施方式中，可以使用可与硅结合或不与硅结合的替代材料形成半导体衬底，所述替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或III-V族或IV族材料的其他组合。尽管此处描述了可以形成衬底的材料的一些示例，但是可以用作可以在其上构建半导体器件的基础的任何材料都落入本公开的精神和范围内。
[0024] 可以在衬底上制造多个晶体管，例如金属氧化物半导体场效应晶体管(MOSFET或简称为MOS晶体管)。在本公开的各种实施方式中，MOS晶体管可以是平面晶体管、非平面晶体管或两者的组合。非平面晶体管包括诸如双栅极晶体管或三栅极晶体管的FinFET晶体管、以及诸如纳米带和纳米线晶体管的环绕或全环栅极晶体管。尽管本文描述的实施方式可以仅示出平面晶体管，但是应当注意，本公开也可以使用非平面晶体管来执行。
[0025] 每个MOS晶体管包括由至少两层(栅极介电层和栅电极层)形成的栅极叠层。栅极介电层可以包括一层或叠层。一层或多层可以包括氧化硅、二氧化硅(SiO2)和/或高k介电材料。高k介电材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以在栅极介电层中使用的高k材料的示例包括但不限于氧化铪、氧化硅铪、氧化镧、氧化镧铝、氧化锆、氧化硅锆、氧化钽、氧化钛、氧化钡锶钛、氧化钛钡、氧化钛锶、氧化钇、氧化铝、氧化钽钪铅和铌酸锌铅。在一些实施例中，当使用高k材料时，可以在栅极介电层上执行退火工艺以改善其质量。
[0026] 栅电极层形成在栅极介电层上，并且可以由至少一种P型功函数金属或N型功函数金属组成，这取决于晶体管是PMOS还是NMOS晶体管。在一些实施方式中，栅电极层可以由两个或多个金属层的叠层组成，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。可以出于其他目的包括其他金属层，例如阻挡层。
[0027] 对于PMOS晶体管，可用于栅电极的金属包括但不限于钌、钯、铂、钴、镍和导电金属氧化物(例如，氧化钌)。P型金属层将使得能够形成功函数在大约4.9eV与大约5.2eV之间的PMOS栅电极。对于NMOS晶体管，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金以及这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)。N型金属层将使得能够形成功函数在大约3.9eV与大约4.2eV之间的NMOS栅电极。
[0028] 在一些实施方式中，当作为沿着源极-沟道-漏极方向的晶体管的截面观察时，栅电极可以由“U”形结构组成，该“U”形结构包括基本平行于衬底的表面的底部部分和基本垂直于衬底的顶表面的两个侧壁部分。在另一实施方式中，形成栅电极的金属层中的至少一个可以简单地是基本平行于衬底的顶表面并且不包括基本垂直于衬底的顶表面的侧壁部分的平面层。在本公开的进一步的实施方式中，栅电极可以由U形结构和平面的非U形结构的组合组成。例如，栅电极可以由形成在一个或多个平面的非U形层顶上的一个或多个U形金属层组成。
[0029] 在本公开的一些实施方式中，一对侧壁间隔物可以形成在栅极叠层的括着栅极叠层的相对侧上。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅的材料形成。形成侧壁间隔物的工艺在本领域中是众所周知的，并且通常包括沉积和蚀刻工艺操作。在替代实施方式中，可以使用多个间隔物对；例如，可以在栅极叠层的相对侧上形成两对、三对或四对侧壁间隔物。
[0030] 如本领域中众所周知的，源极区和漏极区可以形成在与每个MOS晶体管的栅极叠层相邻的衬底内。源极区和漏极区可以通常使用注入/扩散工艺或蚀刻/沉积工艺形成。在前一工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底中以形成源极区和漏极区。激活掺杂剂并使它们进一步扩散进入衬底的退火工艺通常在离子注入工艺之后。在后一工艺中，可首先蚀刻衬底以在源极区和漏极区的位置处形成凹槽。然后可以执行外延沉积工艺以利用用于制造源极区和漏极区的材料填充凹槽。在一些实施方式中，源极区和漏极区可以使用诸如硅锗或碳化硅的硅合金来制造。在一些实施方式中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂原位掺杂。在其他实施例中，源极区和漏极区可以使用一种或多种替代半导体材料形成，例如锗或III-V族材料或合金。在另外的实施例中，可以使用一层或多层金属和/或金属合金来形成源极区和漏极区。
[0031] 将一种或多种层间电介质(ILD)沉积在MOS晶体管上方。ILD层可以使用其在集成电路结构中的适用性已知的介电材料形成，例如低k介电材料。可以使用的介电材料的示例包括但不限于二氧化硅(SiO2)、碳掺杂氧化物(CDO)、氮化硅、有机聚合物(例如全氟环丁烷或聚四氟乙烯)、氟硅酸盐玻璃(FSG)、以及有机硅酸盐，例如倍半硅氧烷、硅氧烷或有机硅酸盐玻璃。ILD层可以包括孔或气隙以进一步降低其介电常数。
[0032] 图1示意性地示出了根据一些实施例的示例性纳米线晶体管100，该示例性纳米线晶体管100包括在源电极103或漏电极105与包括纳米线(例如纳米线111或纳米线113)的沟道区之间的蚀刻停止层，例如蚀刻停止层112或蚀刻停止层114。为了清楚起见，下面可以将纳米线晶体管100、蚀刻停止层112、蚀刻停止层114、源电极103、漏电极105、纳米线111和纳米线113的特征描述为用于理解纳米线晶体管、蚀刻停止层、源电极、漏电极和纳米线的示例。此外，应理解，纳米线晶体管、蚀刻停止层、源电极、漏电极和纳米线的部件中的一个或多个可以包括来自以下描述中的附加和/或变化的特征，并且可以包括本领域普通技术人员将视为和/或称为纳米线晶体管、蚀刻停止层、源电极、漏电极和纳米线的任何器件。
[0033] 在实施例中，纳米线晶体管100可以是n型晶体管或p型晶体管。纳米线晶体管100可以包括衬底101、在衬底101上方包括纳米线111和纳米线113的沟道区、在衬底101上方的源电极103、在衬底101上方的漏电极105、蚀刻停止层112、蚀刻停止层114、栅电极107、在衬底101上方的在栅电极107和源电极103之间的间隔物115、以及在衬底101上方的在栅电极107和漏电极105之间的间隔物117。
[0034] 在实施例中，纳米线111或纳米线113可以是矩形纳米线、圆形纳米线或纳米带。纳米线111或纳米线113可以包括Si、Ge、Sn、In、Ga、As、Al、InAs、SiGe、InGaAs、InP或金属氧化物。
[0035] 在实施例中，源电极103可以通过在源电极103与纳米线111和纳米线113之间的蚀刻停止层112耦合到纳米线111和纳米线113的第一端。另外，蚀刻停止层112可以在源电极103的侧壁周围、在源电极103和衬底101之间。类似地，漏电极105可以通过在漏电极105与纳米线111和纳米线113之间的蚀刻停止层114耦合到纳米线111和纳米线113的第二端，并且蚀刻停止层114可以在漏电极105的侧壁周围、在漏电极105和衬底101之间。蚀刻停止层
112或蚀刻停止层114可以包括与纳米线111和纳米线113中的材料相似的材料，并具有一些添加的掺杂剂以提高耐蚀刻性。例如，蚀刻停止层112或蚀刻停止层114可以掺杂有硼(B)或磷(P)。在一些实施例中，蚀刻停止层112或蚀刻停止层114可以包括掺杂硼的Si、掺杂硼的Ge、掺杂硼的SiGe、掺杂磷的Si、掺杂磷的Ge或掺杂磷的SiGe。蚀刻停止层112或蚀刻停止层
114可以在源电极和纳米线之间具有小于25纳米(nm)的厚度。
112或蚀刻停止层114可以包括与纳米线111和纳米线113中的材料相似的材料，并具有一些添加的掺杂剂以提高耐蚀刻性。例如，蚀刻停止层112或蚀刻停止层114可以掺杂有硼(B)或磷(P)。在一些实施例中，蚀刻停止层112或蚀刻停止层114可以包括掺杂硼的Si、掺杂硼的Ge、掺杂硼的SiGe、掺杂磷的Si、掺杂磷的Ge或掺杂磷的SiGe。蚀刻停止层112或蚀刻停止层
114可以在源电极和纳米线之间具有小于25纳米(nm)的厚度。
[0036] 在实施例中，栅电极107可以在衬底101上方，以控制至少一部分沟道区(例如，纳米线111和纳米线113)中的导电性。栅电极107可以在纳米线111和纳米线113周围。栅极介电层(未示出)可以在例如纳米线111和纳米线113的沟道区与栅电极107之间。在一些实施例中，栅极介电层可以包括硅和氧；硅和氮；钇和氧；硅、氧和氮；铝和氧；铪和氧；钽和氧；或钛和氧。例如，栅极介电层可以包括氧化硅(SiO2)、氮化硅(SiNx)、氧化钇(Y2O3)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化铪(IV)(HfO2)、氧化钽(Ta2O5)、二氧化钛(TiO2)或其他材料。
[0038] 在实施例中，源电极103、漏电极105或栅电极107可以使用包括导电材料的一个或多个导电膜形成为单层或叠层。例如，源电极103、漏电极105或栅电极107可以包括金属材料、导电聚合物、多晶硅、硅化钛、磷(n+)掺杂的Si、硼掺杂的SiGe、或半导体材料和金属的合金。例如，源电极103、漏电极105或栅电极107可以包括金(Au)、铂(Pt)、钌(Ru)、铱(Ir)、钛(Ti)、铝(Al)、钼(Mo)、铜(Cu)、钽(Ta)、钨(W)、镍(Ni)、铬(Cr)、铪(Hf)、铟(In)、或Ti、Mo、Au、Pt、Al、Ni、Cu、Cr的合金、TiAlN、HfAlN或InAlO。源电极103、漏电极105或栅电极107可以包括氮化钽(TaN)、氮化钛(TiN)、铱钽合金(Ir-Ta)、氧化铟锡(ITO)等，和/或其组合。
[0039] 图2示出了根据一些实施例的用于形成纳米线晶体管的过程200，该纳米线晶体管包括在源电极或漏电极与包括纳米线的沟道区之间的蚀刻停止层。类似地，图3-9示出了用于形成包括在源电极或漏电极与包括纳米线的沟道区之间的蚀刻停止层的纳米线晶体管的过程的各个步骤。在实施例中，过程200可以用于形成包括在源电极或漏电极与包括纳米线的沟道区之间的蚀刻停止层的纳米线晶体管，类似于图1中的纳米线晶体管100。图3-9可以示出图2所示的过程200的更多细节。
[0040] 在框201处，过程200可以包括在衬底上方形成由牺牲层隔开的一个或多个鳍状物，其中，一个或多个鳍状物中的鳍状物是纳米线。例如，如图3所示，过程200可以包括在衬底301上方由牺牲层321隔开的鳍状物311和鳍状物313。鳍状物311或鳍状物313可以是纳米线。
[0041] 在框203处，过程200可以包括在一个或多个鳍状物和牺牲层上方图案化栅极区。例如，如图4所示，过程200可以包括在鳍状物311、鳍状物313和牺牲层321上方形成由虚设栅极323限定的栅极区。
[0042] 在框205处，过程200可以包括在栅极区周围形成第一间隔物和第二间隔物。例如，如图5所示，过程200可以包括在栅极区周围形成第一间隔物315和第二间隔物317，栅极区可以由虚设栅极323限定。
[0043] 在框207处，过程200可以包括靠近于第一间隔物、靠近于一个或多个鳍状物的第一端并且在衬底上方形成第一蚀刻停止层，以及靠近于第二间隔物、靠近于一个或多个鳍状物的第二端并且在衬底上方形成第二蚀刻停止层。例如，如图6所示，过程200可以包括形成第一蚀刻停止层312和第二蚀刻停止层314。第一蚀刻停止层312可以靠近于第一间隔物315、靠近于鳍状物311和鳍状物313的第一端并且在衬底301上方。第二蚀刻停止层314可以靠近于第二间隔物317、靠近于鳍状物311和鳍状物313的第二端并且在衬底301上方。
[0044] 在框209处，过程200可以包括在第一蚀刻停止层内形成源电极，以及在第二蚀刻停止层内形成漏电极。例如，如图7所示，过程200可以包括在第一蚀刻停止层312内形成源电极303，以及在第二蚀刻停止层314内形成漏电极305。
[0045] 在框211处，过程200可以包括去除牺牲层以暴露一个或多个鳍状物。例如，如图8所示，过程200可以包括去除牺牲层321以暴露鳍状物311和鳍状物313。另外，也可以去除牺牲层321上方的虚设栅极323。
[0046] 在框213处，过程200可以包括在第一间隔物和第二间隔物之间的一个或多个鳍状物周围形成栅极介电层。在框215处，过程200可以包括在栅极介电层周围形成栅电极。例如，如图9所示，过程200可以包括在第一间隔物315和第二间隔物317之间的鳍状物311和鳍状物313周围形成栅极介电层(未示出)，并进一步在栅极介电层周围形成栅电极307。
[0047] 图10示出了包括本公开的一个或多个实施例的中介层1000。中介层1000是用于将第一衬底1002桥接到第二衬底1004的居间衬底。第一衬底1002可以是例如支撑纳米线晶体管100的衬底，纳米线晶体管100包括在源电极103或漏电极105与包括纳米线111和纳米线113的沟道区之间的蚀刻停止层112或蚀刻停止层114，如图1所示。第二衬底1004可以是例如存储器模块、计算机母板或另一集成电路管芯。通常，中介层1000的目的是将连接扩展到更宽的间距或者将连接重新布线到不同的连接。例如，中介层1000可以将集成电路管芯耦合到随后可耦合到第二衬底1004的球栅阵列(BGA)1006。在一些实施例中，第一衬底1002和第二衬底1004附接到中介层1000的相反侧。在其他实施例中，第一衬底1002和第二衬底
1004附接到中介层1000的同一侧。在另外的实施例中，三个或更多个衬底通过中介层1000相互连接。
1004附接到中介层1000的同一侧。在另外的实施例中，三个或更多个衬底通过中介层1000相互连接。
[0048] 中介层1000可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或如聚酰亚胺的聚合物材料形成。在进一步的实施方式中，中介层可以由交替的刚性或柔性材料形成，其可以包括上述用于半导体衬底的相同材料，例如硅、锗、以及其它III-V族和IV族材料。
[0049] 中介层可以包括金属互连1008和过孔1010，包括但不限于穿硅过孔(TSV)1012。中介层1000还可以包括嵌入式器件1014，包括无源器件和有源器件。这样的器件包括但不限于电容器、去耦电容器、电阻器、电感器、保险丝、二极管、变压器、传感器和静电放电(ESD)器件。也可以在中介层1000上形成诸如射频(RF)器件、功率放大器、功率管理器件、天线、阵列、传感器和MEMS器件之类的更复杂的器件。
[0050] 根据本公开的实施例，本文公开的装置或过程可以用于制造中介层1000。
[0051] 图11示出了根据本公开的一个实施例的计算设备1100。计算设备1100可以包括多个部件。在一个实施例中，这些部件被附接到一个或多个母板上。在替代实施例中，将这些部件中的一些或全部制造到单个片上系统(SoC)管芯上，例如用于移动设备的SoC。计算设备1100中的部件包括但不限于集成电路管芯1102和至少一个通信逻辑单元1108。在一些实施方式中，在集成电路管芯1102内制造通信逻辑单元1108，而在其他实施方式中，在单独的集成电路芯片中制造通信逻辑单元1108，该单独的集成电路芯片可以被接合到与集成电路管芯1102共享或电子耦合的衬底或母板上。集成电路管芯1102可以包括处理器1104以及通常用作高速缓存的管芯上存储器1106，管芯上存储器1106可以由诸如嵌入式DRAM(eDRAM)或SRAM之类的技术提供。例如，处理器1104或管芯上存储器1106或集成电路管芯1102中的其他控制电路可以包括纳米线晶体管100或者按照图2所示的过程200形成的纳米线晶体管，该纳米线晶体管100包括在源电极103或漏电极105与包括纳米线111和纳米线113的沟道区之间的蚀刻停止层112或蚀刻停止层114，如图1所示。
[0052] 在实施例中，计算设备1100可以包括显示器或触摸屏显示器1124以及触摸屏显示器控制器1126。显示器或触摸屏显示器1124可以包括FPD、AMOLED显示器、TFT LCD、微发光二极管(μLED)显示器等。
[0053] 计算设备1100可以包括可以或可以不物理地和电地耦合到母板或在SoC管芯内制造的其他部件。这些其他部件包括但不限于易失性存储器1110(例如，动态随机存取存储器(DRAM))、非易失性存储器1112(例如，ROM或闪存)、图形处理单元1114(GPU)、数字信号处理器(DSP)1116、加密处理器1142(例如在硬件内执行加密算法的专用处理器)、芯片组1120、至少一个天线1122(在一些实施方式中，可以使用两个或更多个天线)、电池1130或其他电源、功率电子器件1131，稳压器(未示出)、全球定位系统(GPS)设备1128、指南针、运动协处理器或传感器1132(可以包括加速度计、陀螺仪和指南针)、麦克风(未示出)、扬声器1134、谐振器1135、相机1136、用户输入设备1138(例如键盘、鼠标、触控笔和触摸板)和大容量存储设备1140(例如硬盘驱动器、光盘(CD)、数字多功能磁盘(DVD)等)。在实施例中，各种部件可以包括纳米线晶体管100或者按照图2所示的过程200形成的纳米线晶体管，纳米线晶体管100包括在源电极103或漏电极105与包括纳米线111和纳米线113的沟道区之间的蚀刻停止层112或蚀刻停止层114，如图1所示。
[0054] 计算设备1100可以合并本文中未描述的其他传输、电信或无线电功能。在一些实施方式中，计算设备1100包括无线电设备，该无线电设备用于通过在空气或空间中调制和辐射电磁波在一定距离上进行通信。在进一步的实施方式中，计算设备1100包括用于通过在空气或空间中调制和辐射电磁波在一定距离上进行通信的发射器和接收器(或收发器)。
[0055] 通信逻辑单元1108实现了无线通信，用于往来于计算设备1100传送数据。术语“无线”及其派生词可以用于描述可以通过非固态介质借助使用调制电磁辐射传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可以不包含。通信逻辑单元1108可以实施多个无线标准或协议中的任意一个，包括但不限于，Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、红外(IR)、近场通信(NFC)、蓝牙、其派生物，以及被指定为3G、4G、5G及之后的任何其他无线协议。计算设备1100可以包括多个通信逻辑单元1108。例如，第一通信逻辑单元1108可以专用于近距离无线通信，例如Wi-Fi、NFC和蓝牙，并且第二通信逻辑单元1108可以专用于远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
[0056] 计算设备1100的处理器1104包括一个或多个器件，例如晶体管。术语“处理器”可以指代任何设备或设备的部分，其处理来自寄存器和/或存储器的电子数据，以将该电子数据转变为可以存储在寄存器和/或存储器中的其他电子数据。通信逻辑单元1108也可以包括一个或多个器件，例如晶体管。
[0057] 在另外的实施例中，容纳在计算设备1100内的另一部件可以包含根据当前公开的实施方式形成的诸如功率电子器件1131的一个或多个器件，例如纳米线晶体管100或者按照图2所示的过程200形成的纳米线晶体管，纳米线晶体管100包括在源电极103或漏电极105与包括纳米线111和纳米线113的沟道区之间的蚀刻停止层112或蚀刻停止层114，如图1所示。
[0058] 在各个实施例中，计算设备1100可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、非智能手机、平板电脑、平板电脑/膝上型混合电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码摄像机。在进一步的实施方式中，计算设备1100可以是处理数据的任何其他电子设备。
[0059] 以下提供一些非限制性示例。
[0060] 示例1可以包括包括纳米线晶体管的半导体器件，纳米线晶体管包括衬底；在衬底上方包括纳米线的沟道区；在衬底上方的源电极和漏电极，其中，源电极通过在源电极和纳米线之间的第一蚀刻停止层耦合到纳米线的第一端，并且漏电极通过在漏电极和纳米线之间的第二蚀刻停止层耦合到纳米线的第二端；在衬底上方的栅电极，用以控制沟道区的至少一部分中的导电性；在衬底上方在栅电极和源电极之间的第一间隔物，在衬底上方在栅电极和漏电极之间的第二间隔物；以及在沟道区和栅电极之间的栅极介电层。
[0061] 示例2可以包括示例1和/或本文的一些其他示例的半导体器件，其中，纳米线是第一纳米线，并且沟道区还包括第二纳米线，源电极通过在源电极和第二纳米线之间的第一蚀刻停止层耦合到第二纳米线的第一端，并且漏电极通过在漏电极与第二纳米线之间的第二蚀刻停止层耦合到第二纳米线的第二端。
[0062] 示例3可以包括示例1-2和/或本文的一些其他示例中任一个的半导体器件，其中，第一蚀刻停止层在源电极的侧壁周围、在源电极和衬底之间，并且第二蚀刻停止层在漏电极的侧壁周围、在漏电极和衬底之间。
[0063] 示例4可以包括示例1-2和/或本文的一些其他示例中任一个的半导体器件，其中，栅电极在纳米线周围。
[0064] 示例5可以包括示例1-2和/或本文的一些其他示例中任一个的半导体器件，其中，纳米线晶体管是n型晶体管或p型晶体管。
[0065] 示例6可以包括示例1-2和/或本文的一些其他示例中任一个的半导体器件，其中，纳米线是矩形纳米线、圆形纳米线或纳米带。
[0066] 示例7可以包括示例1-2和/或本文的一些其他示例中任一个的半导体器件，其中，第一蚀刻停止层在源电极和纳米线之间的厚度小于25nm。
[0067] 示例8可以包括示例1-2和/或本文的一些其他示例中任一个的半导体器件，其中，纳米线包括Si、Ge、Sn、In、Ga、As、Al、InAs、SiGe、InGaAs、InP或金属氧化物。
[0068] 示例9可以包括示例1-2和/或本文的一些其他示例中任一个的半导体器件，其中，第一蚀刻停止层或第二蚀刻停止层掺杂有硼(B)或磷(P)。
[0069] 示例10可以包括示例1-2和/或本文的一些其他示例中任一个的半导体器件，其中，第一蚀刻停止层或第二蚀刻停止层包括掺杂硼的Si、掺杂硼的Ge、掺杂硼的SiGe、掺杂磷的Si、掺杂磷的Ge、或掺杂磷的SiGe。
[0070] 示例11可以包括示例1-2和/或本文的一些其他示例中任一个的半导体器件，其中，源电极、漏电极或栅电极包括金属材料、导电聚合物、掺杂磷(n+)的Si、多晶硅、硅化钛、掺杂硼的SiGe、或半导体材料和金属的合金。
[0071] 示例12可以包括示例1-2和/或本文的一些其他示例中任一个的半导体器件，其中，衬底包括硅、蓝宝石、玻璃、聚酰亚胺、SiC、GaN或AlN。
[0072] 示例13可以包括一种用于形成纳米线晶体管的方法，该方法包括：在衬底上方形成由牺牲层隔开的一个或多个鳍状物，其中，一个或多个鳍状物中的鳍状物是纳米线；在一个或多个鳍状物和牺牲层上方图案化栅极区；在栅极区周围形成第一间隔物和第二间隔物；靠近于第一间隔物、靠近于一个或多个鳍状物的第一端并且在衬底上方形成第一蚀刻停止层，并且靠近于第二间隔物、靠近于一个或多个鳍状物的第二端并且在衬底上方形成第二蚀刻停止层；在第一蚀刻停止层内形成源电极，并且在第二蚀刻停止层内形成漏电极；去除牺牲层以暴露一个或多个鳍状物；在第一间隔物和第二间隔物之间的一个或多个鳍状物周围形成栅极介电层；以及在栅极介电层周围形成栅电极。
[0073] 示例14可以包括示例13和/或本文的一些其他示例的方法，其中，纳米线晶体管是n型晶体管或p型晶体管。
[0074] 示例15可以包括示例13-14和/或本文的一些其他示例中任一个的方法，其中，纳米线是矩形纳米线、圆形纳米线或纳米带。
[0075] 示例16可以包括示例13-14和/或本文的一些其他示例中任一个的方法，其中，纳米线包括Si、Ge、Sn、In、Ga、As、Al、InAs、SiGe、InGaAs、InP或金属氧化物。
[0076] 示例17可以包括示例13-14和/或本文的一些其他示例中任一个的方法，其中，第一蚀刻停止层或第二蚀刻停止层掺杂有硼(B)或磷(P)。
[0077] 示例18可以包括示例13-14和/或本文的一些其他示例中任一个的方法，其中，第一蚀刻停止层或第二蚀刻停止层包括掺杂硼的Si、掺杂硼的Ge、掺杂硼的SiGe、掺杂磷的Si、掺杂磷的Ge或掺杂磷的SiGe。
[0078] 示例19可以包括示例13-14和/或本文的一些其他示例中任一个的方法，其中，源电极、漏电极或栅电极包括金属材料、导电聚合物、多晶硅、硅化钛、掺杂磷(n+)的Si、掺杂硼的SiGe、或半导体材料和金属的合金。
[0079] 示例20可以包括示例13-14和/或本文的一些其他示例中任一个的方法，其中，衬底包括硅、蓝宝石、玻璃、聚酰亚胺、SiC、GaN或AlN。
[0080] 示例21可以包括一种计算设备，包括：处理器；以及耦合到处理器的存储器设备，其中，存储器设备或处理器包括纳米线晶体管，纳米线晶体管包括：衬底；在衬底上方包括纳米线的沟道区；在衬底上方的源电极和漏电极，其中，源电极通过在源电极和纳米线之间的第一蚀刻停止层耦合到纳米线的第一端，并且漏电极通过在漏电极和纳米线之间的第二蚀刻停止层耦合到纳米线的第二端；在衬底上方的栅电极，用以控制沟道区的至少一部分中的导电性；在衬底上方在栅电极和源电极之间的第一间隔物，在衬底上方在栅电极和漏电极之间的第二间隔物；以及在沟道区和栅电极之间的栅极介电层。
[0081] 示例22可以包括示例21和/或本文的一些其他示例的计算设备，其中，纳米线是第一纳米线，并且沟道区还包括第二纳米线，源电极通过在源电极和第二纳米线之间的第一蚀刻停止层耦合到第二纳米线的第一端，并且漏电极通过在漏电极与第二纳米线之间的第二蚀刻停止层耦合到第二纳米线的第二端。
[0082] 示例23可以包括示例21-22和/或本文的一些其他示例中任一个的计算设备，其中，第一蚀刻停止层在源电极的侧壁周围、在源电极和衬底之间并且第二蚀刻停止层在漏电极的侧壁周围、在漏电极和衬底之间。
[0083] 示例24可以包括示例21-22和/或本文的一些其他示例中任一个的计算设备，其中，纳米线是矩形纳米线、圆形纳米线或纳米带。
[0084] 示例25可以包括示例21-22和/或本文的一些其他示例中任一个的计算设备，其中，计算设备是可穿戴设备或移动计算设备，可穿戴设备或移动计算设备包括与处理器耦合的以下中的一种或多种：天线、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、盖革计数器、加速度计、陀螺仪、扬声器或照相机。
[0085] 示例26可以包括一种或多种计算机可读介质，该计算机可读介质具有指令，该指令用于在由一个或多个处理器执行该指令时执行示例13-20中任一项的方法以形成纳米线晶体管。
[0086] 示例27可以包括一种用于形成半导体器件的装置，该装置包括：用于在衬底上方形成由牺牲层隔开的一个或多个鳍状物的模块，其中，一个或多个鳍状物中的鳍状物是纳米线；用于在一个或多个鳍状物和牺牲层上方图案化栅极区的模块；用于在栅极区周围形成第一间隔物和第二间隔物的模块；用于靠近于第一间隔物、靠近于一个或多个鳍状物的第一端并且在衬底上方形成第一蚀刻停止层的模块，并且用于靠近于第二间隔物、靠近于一个或多个鳍状物的第二端并且在衬底上方形成第二蚀刻停止层的模块；用于在第一蚀刻停止层内形成源电极的模块；以及用于在第二蚀刻停止层内形成漏电极的模块；用于去除牺牲层以暴露一个或多个鳍状物的模块；用于在第一间隔物和第二间隔物之间的一个或多个鳍状物周围形成栅极介电层的模块；以及用于在栅极介电层周围形成栅电极的模块。
[0087] 示例28可以包括示例27和/或本文的一些其他示例的装置，其中，纳米线晶体管是n型晶体管或p型晶体管。
[0088] 示例29可以包括示例27-28和/或本文的一些其他示例中任一个的装置，其中，纳米线是矩形纳米线、圆形纳米线或纳米带。
[0089] 示例30可以包括示例27-28和/或本文的一些其他示例中任一个的装置，其中，纳米线包括Si、Ge、Sn、In、Ga、As、Al、InAs、SiGe、InGaAs、InP或金属氧化物。
[0090] 示例31可以包括示例27-28和/或本文的一些其他示例中任一个的装置，其中，第一蚀刻停止层或第二蚀刻停止层掺杂有硼(B)或磷(P)。
[0091] 示例32可以包括示例27-28和/或本文的一些其他示例中任一个的装置，其中，第一蚀刻停止层或第二蚀刻停止层包括掺杂硼的Si、掺杂硼的Ge、掺杂硼的SiGe、掺杂磷的Si、掺杂磷的Ge、或掺杂磷的SiGe。
[0092] 示例33可以包括示例27-28和/或本文的一些其他示例中任一个的装置，其中，源电极、漏电极或栅电极包括金属材料、导电聚合物、多晶硅、硅化钛、掺杂磷(n+)的Si、掺杂硼的SiGe、或半导体材料和金属的合金。
[0093] 示例34可以包括示例27-28和/或本文的一些其他示例中任一个的装置，其中，衬底包括硅、蓝宝石、玻璃、聚酰亚胺、SiC、GaN或AlN。
[0094] 各种实施例可以包括上述实施例的任何合适的组合，包括以结合形式(和)在上面描述的实施例的可替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括具有存储在其上的指令的一个或多个制造品(例如，非暂时性计算机可读介质)，所述指令在被执行时导致任一上述实施例的动作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何适当模块的装置或系统。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 点焊夹具 | 2020-05-08 | 855 |
| 蓄电器件用电极和蓄电器件 | 2020-05-08 | 786 |
| 一种柔性温控系统 | 2020-05-11 | 735 |
| 一种基于压电原理的风能发电装置及其实现方法 | 2020-05-11 | 137 |
| 具有大于出口间隙高度的进口间隙高度的数字流体盒 | 2020-05-08 | 27 |
| 在低温下具有高灵敏度的气体传感器装置及其制造方法 | 2020-05-08 | 855 |
| 氢气发生器 | 2020-05-08 | 976 |
| 超声换能器装置、声学生物识别成像系统及制造方法 | 2020-05-08 | 296 |
| PH传感器和用于pH传感器的校准方法 | 2020-05-08 | 338 |
| 包括具有薄膜晶体管和电容感测的双基底的数字微流体设备 | 2020-05-11 | 573 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈