栅极结构的制造方法
阅读：476发布：2024-02-23
专利汇可以提供栅极结构的制造方法专利检索，专利查询，专利分析的服务。并且本 发明 提供一种栅极结构的制造方法，其特征在于，包括步骤：在 半导体 衬底表面形成有栅极多晶 硅 层；在所述栅极 多晶硅 层上形成硬膜层；在硬膜层表面形成 硼 掺杂层；对所述半导体衬底进行磷 离子注入 ；将栅极结构图形转移至硼掺杂层和硬膜层；以硼掺杂层和硬膜层为掩膜 刻蚀 栅极多晶硅层，刻蚀过程中硼掺杂层被部分或全部消耗；去除硬膜层。由于在进行磷离子注入时，半导体衬底表面具有硼掺杂层，阻止了过量磷注入到栅极多晶硅层中，同时改变了磷在栅极多晶硅层中的分布，可以显著降低截止漏 电流 向增大的方向发散，同时又不影响N－MOS的其他性能。，下面是栅极结构的制造方法专利的具体信息内容。
1.一种栅极结构的制造方法，其特征在于，包括步骤：
在半导体衬底表面形成有栅极多晶硅层；
在所述栅极多晶硅层上形成硬膜层；
在硬膜层表面形成硼掺杂层；
对所述半导体衬底进行磷离子注入；
将栅极结构图形转移至硼掺杂层和硬膜层；
以硼掺杂层和硬膜层为掩膜刻蚀栅极多晶硅层，刻蚀过程中硼掺杂层被部 分或全部消耗；
去除硬膜层。
2.如权利要求1所述的栅极结构，其特征在于：所述硼掺杂层为硼掺杂的氮 化硅层。
3.如权利要求2所述的栅极结构，其特征在于：所述硼掺杂的氮化硅层的厚 度为100nm至400nm。
4.如权利要求3所述的栅极结构，其特征在于：所述以硼掺杂层和硬膜层为 掩膜刻蚀栅极多晶硅层的刻蚀方法为以二氟甲烷与六氟化硫的混合气体作 为刻蚀气体的等离子刻蚀，其中二氟甲烷的流量是20sccm至200sccm，六 氟化硫的流量为20sccm至200sccm，刻蚀的压力是2mTorr至100mTorr， 刻蚀时采用的RF功率是100W至1000W，刻蚀电压是50V至300V，刻蚀 的时间是10秒至100秒。
5.如权利要求1所述的栅极结构，其特征在于：所述硬膜层的材料为无定型 碳或氧化硅。
6.如权利要求1所述的栅极结构，其特征在于：所述将栅极结构图形转移至 硼掺杂层和硬膜层的方法为光刻法。
技术领域
背景技术
对于MOS管而言，当栅源电压等于零时MOS管不导电，即源漏极间加上 电压后，漏电流应为零，但由于PN结的反向电流存在，仍有很小的电流，称 为截止漏电流(Ioff)。
随着栅极长度的缩短，截止漏电流的问题变得越来越严重。每一代工艺 中，可允许晶体管截止漏电流比上一代增加3倍。为控制这些寄生的截止漏电 流以降低功耗等损失，对高性能半导体器件制造技术提出了更多的挑战。现 有的控制截止漏电流的方法是通过平阱分布(flat-well profile)或晕圈掺杂 (halo doping)对沟道区域进行主动掺杂。另一种技术是在掺杂的热处理阶段 降低掺杂原子的扩散总量。但是，这些技术都操作复杂。
中国发明专利第200510023017.X公开了一种应用金属氧化物半导体共振 隧穿器件的制造方法，包括步骤：在具有硬掩膜的衬底层上形成第一器件的 栅极结构；在栅极结构下面形成具有一定宽度用于支撑栅极结构的沟道；在 衬底层上淀积一层氧化物或介电层；在氧化物层上淀积一层掺杂多晶硅层； 和在第一器件与相邻器件之间的掺杂多晶硅层上形成凹陷的结区。
上述方法使用外延弧尖来底切栅极侠的单晶硅丙形成窄小的沟道或硅 柱，通过随后对刻蚀区的光氧化，源极和漏极区域通过隧道能垒从沟道分离， 虽然从而在一定程度上降低截止漏电流的强度，但截止漏电流仍然向增大的 方向发散，增加了器件功耗。
随着栅极长度的缩短，截止漏电流的问题变得越来越严重。每一代工艺 中，可允许晶体管截止漏电流比上一代增加3倍。为控制这些寄生的截止漏电 流以降低功耗等损失，对高性能半导体器件制造技术提出了更多的挑战。现 有的控制截止漏电流的方法是通过平阱分布(flat-well profile)或晕圈掺杂 (halo doping)对沟道区域进行主动掺杂。另一种技术是在掺杂的热处理阶段 降低掺杂原子的扩散总量。但是，这些技术都操作复杂。
中国发明专利第200510023017.X公开了一种应用金属氧化物半导体共振 隧穿器件的制造方法，包括步骤：在具有硬掩膜的衬底层上形成第一器件的 栅极结构；在栅极结构下面形成具有一定宽度用于支撑栅极结构的沟道；在 衬底层上淀积一层氧化物或介电层；在氧化物层上淀积一层掺杂多晶硅层； 和在第一器件与相邻器件之间的掺杂多晶硅层上形成凹陷的结区。
上述方法使用外延弧尖来底切栅极侠的单晶硅丙形成窄小的沟道或硅 柱，通过随后对刻蚀区的光氧化，源极和漏极区域通过隧道能垒从沟道分离， 虽然从而在一定程度上降低截止漏电流的强度，但截止漏电流仍然向增大的 方向发散，增加了器件功耗。
发明内容
针对现有技术的不足，本发明所要解决的技术问题是提供一种栅极结构 的制造方法，由此方法制造的MOS既减轻截止漏电流向增大的方向发散，又 保持N-MOS的其他性能。
为解决上述技术问题，本发明提供一种栅极结构的制造方法，其特征在 于，包括步骤：在半导体衬底表面形成有栅极多晶硅层；在所述栅极多晶硅 层上形成硬膜层；在硬膜层表面形成硼掺杂层；对所述半导体衬底进行磷离 子注入；将栅极结构图形转移至硼掺杂层和硬膜层；以硼掺杂层和硬膜层为 掩膜刻蚀栅极多晶硅层，刻蚀过程中硼掺杂层被部分或全部消耗；去除硬膜 层。
可选地，所述硼掺杂层为硼掺杂的氮化硅层。
可选地，所述硼掺杂的氮化硅层的厚度为100nm至400nm。
可选地，所述以硼掺杂层和硬膜层为掩膜刻蚀栅极多晶硅层的刻蚀方法 为以二氟甲烷与六氟化硫的混合气体作为刻蚀气体的等离子刻蚀，其中二氟 甲烷的流量是20sccm至200sccm，六氟化硫的流量为20sccm至200sccm， 刻蚀的压力是2mTorr至100mTorr，刻蚀时采用的RF功率是100W至1000W， 刻蚀电压是50V至300V，刻蚀的时间是10秒至100秒。
可选地，所述硬膜层的材料为无定型碳或氧化硅。
可选地，所述将栅极结构图形转移至硼掺杂层和硬膜层的方法为光刻法。
上述技术方案在进行磷离子注入时，半导体衬底表面具有硼掺杂层，由 于硼被证明可以减轻磷的穿透效应，因此硼掺杂层阻止了过量磷注入到栅极 多晶硅层中，同时改变了磷在栅极多晶硅层中的分布，可以显著降低截止漏 电流向增大的方向发散，同时又不影响N-MOS的性能。硼掺杂层还可以防止 其下的硬膜层在工艺过程中受到干扰。
硼掺杂层之下设有硬膜层，由于在刻蚀多晶硅层的过程中，硼掺杂层会 被全部或部分刻蚀，当硼掺杂层被大部分或完全刻蚀之后，硬膜层起到刻蚀 多晶硅层的掩膜的作用。
硼掺杂的主体采用氮化硅，其优点是性能稳定，工艺适应性强。
硬膜层的材料采用无定型碳，可以减少侧壁的粗糙程度，因而在后续刻 蚀栅极多晶硅层时，使用侧壁光滑的硬膜层可以提高刻蚀出的栅极结构宽度 的均一性。
附图说明
图1为本发明栅极结构的制造方法一个实施例流程图；
图2至图7为执行图1中步骤后半导体结构示意图；
图8为现有技术与本发明栅极结构的制造方法一个实施例中磷离子在栅 极多晶硅层中的分布对比示意图。
为解决上述技术问题，本发明提供一种栅极结构的制造方法，其特征在 于，包括步骤：在半导体衬底表面形成有栅极多晶硅层；在所述栅极多晶硅 层上形成硬膜层；在硬膜层表面形成硼掺杂层；对所述半导体衬底进行磷离 子注入；将栅极结构图形转移至硼掺杂层和硬膜层；以硼掺杂层和硬膜层为 掩膜刻蚀栅极多晶硅层，刻蚀过程中硼掺杂层被部分或全部消耗；去除硬膜 层。
可选地，所述硼掺杂层为硼掺杂的氮化硅层。
可选地，所述硼掺杂的氮化硅层的厚度为100nm至400nm。
可选地，所述以硼掺杂层和硬膜层为掩膜刻蚀栅极多晶硅层的刻蚀方法 为以二氟甲烷与六氟化硫的混合气体作为刻蚀气体的等离子刻蚀，其中二氟 甲烷的流量是20sccm至200sccm，六氟化硫的流量为20sccm至200sccm， 刻蚀的压力是2mTorr至100mTorr，刻蚀时采用的RF功率是100W至1000W， 刻蚀电压是50V至300V，刻蚀的时间是10秒至100秒。
可选地，所述硬膜层的材料为无定型碳或氧化硅。
可选地，所述将栅极结构图形转移至硼掺杂层和硬膜层的方法为光刻法。
上述技术方案在进行磷离子注入时，半导体衬底表面具有硼掺杂层，由 于硼被证明可以减轻磷的穿透效应，因此硼掺杂层阻止了过量磷注入到栅极 多晶硅层中，同时改变了磷在栅极多晶硅层中的分布，可以显著降低截止漏 电流向增大的方向发散，同时又不影响N-MOS的性能。硼掺杂层还可以防止 其下的硬膜层在工艺过程中受到干扰。
硼掺杂层之下设有硬膜层，由于在刻蚀多晶硅层的过程中，硼掺杂层会 被全部或部分刻蚀，当硼掺杂层被大部分或完全刻蚀之后，硬膜层起到刻蚀 多晶硅层的掩膜的作用。
硼掺杂的主体采用氮化硅，其优点是性能稳定，工艺适应性强。
硬膜层的材料采用无定型碳，可以减少侧壁的粗糙程度，因而在后续刻 蚀栅极多晶硅层时，使用侧壁光滑的硬膜层可以提高刻蚀出的栅极结构宽度 的均一性。
附图说明
图1为本发明栅极结构的制造方法一个实施例流程图；
图2至图7为执行图1中步骤后半导体结构示意图；
图8为现有技术与本发明栅极结构的制造方法一个实施例中磷离子在栅 极多晶硅层中的分布对比示意图。
具体实施方式
本实施例在半导体衬底表面设置硼掺杂层，阻止了过量磷注入到栅极多 晶硅层中，既可以显著降低截止漏电流向增大的方向发散，同时又不影响磷 注入后N-MOS的性能。
本专利的发明人发现，减小多晶硅的晶格尺寸以及在制造栅极结构时对 栅极多晶硅层进行硼掺杂，可以显著降低截止漏电流向增大的方向发散。但 目前熔炉生长的多晶硅的晶格尺寸控制已经到达一个瓶颈，难以继续减小多 晶硅的晶格，而对栅极多晶硅进行硼掺杂会显著降低N-MOS的性能，这是在 半导体制造工艺中不愿意被看到的结果。同时，发明人也发现，截止漏电流 向增大的方向发散与进行N型掺杂过程中对栅极多晶硅过量注入磷，以及磷 在栅极多晶硅中的分布密切相关，但是，通过调控离子注入设备来精确减少 磷的注入和改变磷的分布却是困难的。
正是基于上述发现，本实施例提供一种栅极结构的制造方法，其特征在 于，包括步骤：在半导体衬底表面形成有栅极多晶硅层；在所述栅极多晶硅 层上形成硬膜层；在硬膜层表面形成硼掺杂层；对所述半导体衬底进行磷离 子注入；将栅极结构图形转移至硼掺杂层和硬膜层；以硼掺杂层和硬膜层为 掩膜刻蚀栅极多晶硅层，刻蚀过程中硼掺杂层被部分或全部消耗；去除硬膜 层。可选地，所述硼掺杂层为硼掺杂的氮化硅层。可选地，所述硼掺杂的氮 化硅层的厚度为100nm至400nm。可选地，所述以硼掺杂层和硬膜层为掩膜 刻蚀栅极多晶硅层的刻蚀方法为以二氟甲烷与六氟化硫的混合气体作为刻蚀 气体的等离子刻蚀，其中二氟甲烷的流量是20sccm至200sccm，六氟化硫的 流量为20sccm至200sccm，刻蚀的压力是2mTorr至100mTorr，刻蚀时采用 的RF功率是100W至1000W，刻蚀电压是50V至300V，刻蚀的时间是10 秒至100秒。可选地，所述硬膜层的材料为无定型碳或氧化硅。可选地，所 述将栅极结构图形转移至硼掺杂层和硬膜层的方法为光刻法。
下面结合附图进行具体说明。
如图1所示，本实施例提供一种栅极结构的制造方法，其特征在于，包 括步骤：
S101，提供半导体衬底，所述半导体衬底表面形成有栅极多晶硅层；
S102，在所述栅极多晶硅层上形成硬膜层；
S103，在硬膜层表面形成硼掺杂层；
S104，对所述半导体衬底进行磷离子注入；
S105，将栅极结构图形转移至硼掺杂层和硬膜层；
S106，以硼掺杂层和硬膜层为掩膜刻蚀栅极多晶硅层，刻蚀过程中硼掺 杂层被部分或全部消耗；
S107，去除硬膜层。
下面结合附图对本实施例进行具体说明。
本实施例先执行步骤S101，提供表面形成有栅极多晶硅层202的半导体 衬底201，如图2所示。所述半导体衬底201为本领域常用的硅衬底。在半导 体衬底201上形成栅极多晶硅层202的方法可以是化学气相沉积或物理气相 沉积法。栅极多晶硅层202的厚度可以是50nm至200nm，具体例如50nm、 60nm、70nm、80nm、90nm、100nm、110nm、120nm、130nm、140nm、150nm、 160nm、170nm、180nm、190nm、200nm。
然后执行步骤S102，在栅极多晶硅层202上形成硬膜层203，形成如图3 所示的结构。所述硬膜层203的材料可以是无定形碳或氧化硅。硬膜层203 的厚度可以是50nm至150nm，具体例如50nm、60nm、70nm、80nm、90nm、 100nm、110nm、120nm、130nm、140nm、150nm。形成硬膜层203的方法可 以是化学气相沉积或物理气象沉积。形成硬膜层203的目的是，由于在刻蚀 栅极多晶硅层202的过程中，硼掺杂层会被全部或部分刻蚀，当硼掺杂层被 大部分或完全刻蚀之后，可以让硬膜层203起到刻蚀栅极多晶硅层202的掩 膜的作用。硼掺杂层的主体采用氮化硅材料，其优点是性能稳定，工艺适应 性强。硬膜层203的材料采用无定型碳，可以减少侧壁的粗糙程度，因而在 后续刻蚀栅极多晶硅层202时，使用侧壁光滑的硬膜层203可以提高刻蚀出 的栅极结构宽度的均一性。
然后执行步骤S103，在硬膜层203表面形成硼掺杂层204，形成如图4 所示的结构。所述硼掺杂层204可以是硼掺杂的氮化硅层或氮氧化硅层，其 厚度可以是100nm至400nm，具体例如100nm、120nm、140nm、160nm、180nm、 200nm、220nm、240nm、260nm、280nm、300nm、320nm、340nm、360nm、 380nm、400nm。形成硼掺杂层的方法可以是化学气相沉积或物理气相沉积法。 由于硼被证明可以减轻磷的穿透效应，因此硼掺杂层204在后续步骤中可以 阻止过量磷注入到栅极多晶硅层202中，同时改变了磷在栅极多晶硅层202 中的分布，从而降低截止漏电流向增大的方向发散，同时又不影响N-MOS的 性能。硼掺杂层204还可以防止其下的硬膜层203在工艺过程中受到干扰。
接着执行步骤S104，对所述半导体衬底201进行磷离子注入，即将磷离 子注入到栅极多晶硅层202中。进行磷离子注入的方法可以是半导体制造领 域常见的运用离子注入设备将高能磷离子植入栅极多晶硅层202中，从而改 变栅极多晶硅层202的电导率。
发明人发现，在栅极多晶硅层202中注入过多的磷会显著增加所制成的 半导体器件的截止漏电流，进而增加半导体器件的耗散功率，然而，如果磷 的注入量过少，又会降低半导体器件的性能，因此，需要在达到保证半导体 器件性能的最小离子注入量的同时，尽量少地注入磷离子。现有技术在进行 磷离子注入时，注入量首先要保证所制成的半导体器件的性能，在这种情况 下，无法通过对离子注入设备参数的精确调节超出最低注入量的部分。而本 实施例中，由于被注入的磷离子经过被硼掺杂的氮化硅层的阻挡，以及经过 硬膜层203的阻挡，进入栅极多晶硅层202的磷离子量减少。
接着执行步骤S105，将栅极结构图形转移至硼掺杂层204和硬膜层203。 步骤S105即通过光刻的方法在硼掺杂层204和硬膜层203上形成栅极图形， 形成图5所示的结构。所述光刻方法，是先在硼掺杂层204表面用旋涂法形 成光阻层；再以具有目标栅极图形的光掩模板为掩模，用紫外光照射光阻层； 接着用显影液处理被曝光的光阻层，在光阻层上形成目标栅极图形；再以具 有目标栅极图形的光阻层为掩膜，湿法刻蚀硼掺杂层204和硬膜层203。所述 湿法刻蚀硼掺杂层204和硬膜层203可以是在一次湿法刻蚀中完成，也可以 是分成两步，先刻蚀硼掺杂层204，再刻蚀硬膜层203。将硼掺杂层204和硬 膜层203光刻成栅极图形的目的，是为了形成刻蚀栅极多晶硅层202的掩膜 层。
然后执行步骤S106，以硼掺杂层204和硬膜层203为掩膜刻蚀栅极多晶 硅层202。所述的刻蚀可以是以二氟甲烷与六氟化硫的混合气体作为刻蚀气体 的等离子刻蚀，其中二氟甲烷的流量是20至200sccm，具体例如20sccm、 30sccm、40sccm、50sccm、60sccm、70sccm、80sccm、90sccm、100sccm、110sccm、 120sccm、130sccm、140sccm、150sccm、160sccm、170sccm、180sccm、190sccm、 200sccm；六氟化硫的流量为20至200sccm，具体例如20sccm、30sccm、40sccm、 50sccm、60sccm、70sccm、80sccm、90sccm、100sccm、110sccm、120sccm、 130sccm、140sccm、150sccm、160sccm、170sccm、180sccm、190sccm、200sccm。 刻蚀的压力是2至100mTorr，具体例如2mTorr、4mTorr、6mTorr、8mTorr、 10mTorr、20mTorr、30mTorr、40mTorr、50mTorr、60mTorr、70mTorr、80mTorr、 90mTorr、100mTorr；刻蚀时采用的RF功率是100至1000W，具体例如100W、 200W、300W、400W、500W、600W、700W、800W、900W、1000W；刻蚀 电压是50至300V，具体例如50V、100V、150V、200V、250V、300V；刻 蚀的时间是10至100秒，具体例如10秒、20秒、30秒、40秒、50秒、60 秒、70秒、80秒、90秒、100秒。采用上述刻蚀工艺，在对栅极多晶硅层202 进行等离子刻蚀时，硼掺杂层204也会被等离子体消耗，形成如图6所示的 结构。
虽然硼掺杂层204的消耗速率与栅极多晶硅层202被刻蚀的速率有所不 同，但硼掺杂层204比栅极多晶硅层202更薄，因此一般情况下，在栅极多 晶硅层202还未被刻蚀完时，硼掺杂层204已经完全被消耗，这时，硼掺杂 层204下的硬膜层203开始发挥作用，形成在硼掺杂层204被全部消耗之后 继续刻蚀栅极多晶硅层202的掩膜。因此，在上述参数条件下进行等离子刻 蚀可以避免后续去除硼掺杂层的步骤。
本实施例中，栅极多晶硅层202的厚度大于硼掺杂层204，以及这两层的 刻蚀速率差不足以使栅极多晶硅层202在硼掺杂层204被完全消耗之前完成 刻蚀，但是本领域人员知道，在选用不同的硼掺杂主体以及栅极多晶硅层202 与硼掺杂层204的厚度比时，有可能在硼掺杂层204被完全消耗之前，栅极 多晶硅层202已经完成了刻蚀。此时，需要继续刻蚀未被消耗的硼掺杂层204， 即在步骤S106中，在保持其他等离子刻蚀参数不变的情况下，增加刻蚀时间， 以达到完全去除硼掺杂层204的目的。
最后执行步骤S107，去除硬膜层203，形成如图7所示目标栅极结构。
并且如图8中左图所示，现有技术中，磷离子290在被注入的覆层中形 成正态分布。正是由于栅极多晶硅层202上覆盖了硬膜层203和硼掺杂层204， 使得栅极多晶硅层202成为了被注入覆层的下部，因而栅极多晶硅层202中 磷离子290的分布也发生了变化，形成如图8中右图所示的分布，即磷离子 290的浓度峰值不再位于多晶硅层202内，而位于硬膜层203或硼掺杂层204 内。正是由于磷离子在栅极多晶硅层202中的分布产生了变化，进一步减轻 了最终形成的半导体器件截止漏电流向增大的方向发散问题，提高了半导体 器件的性能。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本 领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。
本专利的发明人发现，减小多晶硅的晶格尺寸以及在制造栅极结构时对 栅极多晶硅层进行硼掺杂，可以显著降低截止漏电流向增大的方向发散。但 目前熔炉生长的多晶硅的晶格尺寸控制已经到达一个瓶颈，难以继续减小多 晶硅的晶格，而对栅极多晶硅进行硼掺杂会显著降低N-MOS的性能，这是在 半导体制造工艺中不愿意被看到的结果。同时，发明人也发现，截止漏电流 向增大的方向发散与进行N型掺杂过程中对栅极多晶硅过量注入磷，以及磷 在栅极多晶硅中的分布密切相关，但是，通过调控离子注入设备来精确减少 磷的注入和改变磷的分布却是困难的。
正是基于上述发现，本实施例提供一种栅极结构的制造方法，其特征在 于，包括步骤：在半导体衬底表面形成有栅极多晶硅层；在所述栅极多晶硅 层上形成硬膜层；在硬膜层表面形成硼掺杂层；对所述半导体衬底进行磷离 子注入；将栅极结构图形转移至硼掺杂层和硬膜层；以硼掺杂层和硬膜层为 掩膜刻蚀栅极多晶硅层，刻蚀过程中硼掺杂层被部分或全部消耗；去除硬膜 层。可选地，所述硼掺杂层为硼掺杂的氮化硅层。可选地，所述硼掺杂的氮 化硅层的厚度为100nm至400nm。可选地，所述以硼掺杂层和硬膜层为掩膜 刻蚀栅极多晶硅层的刻蚀方法为以二氟甲烷与六氟化硫的混合气体作为刻蚀 气体的等离子刻蚀，其中二氟甲烷的流量是20sccm至200sccm，六氟化硫的 流量为20sccm至200sccm，刻蚀的压力是2mTorr至100mTorr，刻蚀时采用 的RF功率是100W至1000W，刻蚀电压是50V至300V，刻蚀的时间是10 秒至100秒。可选地，所述硬膜层的材料为无定型碳或氧化硅。可选地，所 述将栅极结构图形转移至硼掺杂层和硬膜层的方法为光刻法。
下面结合附图进行具体说明。
如图1所示，本实施例提供一种栅极结构的制造方法，其特征在于，包 括步骤：
S101，提供半导体衬底，所述半导体衬底表面形成有栅极多晶硅层；
S102，在所述栅极多晶硅层上形成硬膜层；
S103，在硬膜层表面形成硼掺杂层；
S104，对所述半导体衬底进行磷离子注入；
S105，将栅极结构图形转移至硼掺杂层和硬膜层；
S106，以硼掺杂层和硬膜层为掩膜刻蚀栅极多晶硅层，刻蚀过程中硼掺 杂层被部分或全部消耗；
S107，去除硬膜层。
下面结合附图对本实施例进行具体说明。
本实施例先执行步骤S101，提供表面形成有栅极多晶硅层202的半导体 衬底201，如图2所示。所述半导体衬底201为本领域常用的硅衬底。在半导 体衬底201上形成栅极多晶硅层202的方法可以是化学气相沉积或物理气相 沉积法。栅极多晶硅层202的厚度可以是50nm至200nm，具体例如50nm、 60nm、70nm、80nm、90nm、100nm、110nm、120nm、130nm、140nm、150nm、 160nm、170nm、180nm、190nm、200nm。
然后执行步骤S102，在栅极多晶硅层202上形成硬膜层203，形成如图3 所示的结构。所述硬膜层203的材料可以是无定形碳或氧化硅。硬膜层203 的厚度可以是50nm至150nm，具体例如50nm、60nm、70nm、80nm、90nm、 100nm、110nm、120nm、130nm、140nm、150nm。形成硬膜层203的方法可 以是化学气相沉积或物理气象沉积。形成硬膜层203的目的是，由于在刻蚀 栅极多晶硅层202的过程中，硼掺杂层会被全部或部分刻蚀，当硼掺杂层被 大部分或完全刻蚀之后，可以让硬膜层203起到刻蚀栅极多晶硅层202的掩 膜的作用。硼掺杂层的主体采用氮化硅材料，其优点是性能稳定，工艺适应 性强。硬膜层203的材料采用无定型碳，可以减少侧壁的粗糙程度，因而在 后续刻蚀栅极多晶硅层202时，使用侧壁光滑的硬膜层203可以提高刻蚀出 的栅极结构宽度的均一性。
然后执行步骤S103，在硬膜层203表面形成硼掺杂层204，形成如图4 所示的结构。所述硼掺杂层204可以是硼掺杂的氮化硅层或氮氧化硅层，其 厚度可以是100nm至400nm，具体例如100nm、120nm、140nm、160nm、180nm、 200nm、220nm、240nm、260nm、280nm、300nm、320nm、340nm、360nm、 380nm、400nm。形成硼掺杂层的方法可以是化学气相沉积或物理气相沉积法。 由于硼被证明可以减轻磷的穿透效应，因此硼掺杂层204在后续步骤中可以 阻止过量磷注入到栅极多晶硅层202中，同时改变了磷在栅极多晶硅层202 中的分布，从而降低截止漏电流向增大的方向发散，同时又不影响N-MOS的 性能。硼掺杂层204还可以防止其下的硬膜层203在工艺过程中受到干扰。
接着执行步骤S104，对所述半导体衬底201进行磷离子注入，即将磷离 子注入到栅极多晶硅层202中。进行磷离子注入的方法可以是半导体制造领 域常见的运用离子注入设备将高能磷离子植入栅极多晶硅层202中，从而改 变栅极多晶硅层202的电导率。
发明人发现，在栅极多晶硅层202中注入过多的磷会显著增加所制成的 半导体器件的截止漏电流，进而增加半导体器件的耗散功率，然而，如果磷 的注入量过少，又会降低半导体器件的性能，因此，需要在达到保证半导体 器件性能的最小离子注入量的同时，尽量少地注入磷离子。现有技术在进行 磷离子注入时，注入量首先要保证所制成的半导体器件的性能，在这种情况 下，无法通过对离子注入设备参数的精确调节超出最低注入量的部分。而本 实施例中，由于被注入的磷离子经过被硼掺杂的氮化硅层的阻挡，以及经过 硬膜层203的阻挡，进入栅极多晶硅层202的磷离子量减少。
接着执行步骤S105，将栅极结构图形转移至硼掺杂层204和硬膜层203。 步骤S105即通过光刻的方法在硼掺杂层204和硬膜层203上形成栅极图形， 形成图5所示的结构。所述光刻方法，是先在硼掺杂层204表面用旋涂法形 成光阻层；再以具有目标栅极图形的光掩模板为掩模，用紫外光照射光阻层； 接着用显影液处理被曝光的光阻层，在光阻层上形成目标栅极图形；再以具 有目标栅极图形的光阻层为掩膜，湿法刻蚀硼掺杂层204和硬膜层203。所述 湿法刻蚀硼掺杂层204和硬膜层203可以是在一次湿法刻蚀中完成，也可以 是分成两步，先刻蚀硼掺杂层204，再刻蚀硬膜层203。将硼掺杂层204和硬 膜层203光刻成栅极图形的目的，是为了形成刻蚀栅极多晶硅层202的掩膜 层。
然后执行步骤S106，以硼掺杂层204和硬膜层203为掩膜刻蚀栅极多晶 硅层202。所述的刻蚀可以是以二氟甲烷与六氟化硫的混合气体作为刻蚀气体 的等离子刻蚀，其中二氟甲烷的流量是20至200sccm，具体例如20sccm、 30sccm、40sccm、50sccm、60sccm、70sccm、80sccm、90sccm、100sccm、110sccm、 120sccm、130sccm、140sccm、150sccm、160sccm、170sccm、180sccm、190sccm、 200sccm；六氟化硫的流量为20至200sccm，具体例如20sccm、30sccm、40sccm、 50sccm、60sccm、70sccm、80sccm、90sccm、100sccm、110sccm、120sccm、 130sccm、140sccm、150sccm、160sccm、170sccm、180sccm、190sccm、200sccm。 刻蚀的压力是2至100mTorr，具体例如2mTorr、4mTorr、6mTorr、8mTorr、 10mTorr、20mTorr、30mTorr、40mTorr、50mTorr、60mTorr、70mTorr、80mTorr、 90mTorr、100mTorr；刻蚀时采用的RF功率是100至1000W，具体例如100W、 200W、300W、400W、500W、600W、700W、800W、900W、1000W；刻蚀 电压是50至300V，具体例如50V、100V、150V、200V、250V、300V；刻 蚀的时间是10至100秒，具体例如10秒、20秒、30秒、40秒、50秒、60 秒、70秒、80秒、90秒、100秒。采用上述刻蚀工艺，在对栅极多晶硅层202 进行等离子刻蚀时，硼掺杂层204也会被等离子体消耗，形成如图6所示的 结构。
虽然硼掺杂层204的消耗速率与栅极多晶硅层202被刻蚀的速率有所不 同，但硼掺杂层204比栅极多晶硅层202更薄，因此一般情况下，在栅极多 晶硅层202还未被刻蚀完时，硼掺杂层204已经完全被消耗，这时，硼掺杂 层204下的硬膜层203开始发挥作用，形成在硼掺杂层204被全部消耗之后 继续刻蚀栅极多晶硅层202的掩膜。因此，在上述参数条件下进行等离子刻 蚀可以避免后续去除硼掺杂层的步骤。
本实施例中，栅极多晶硅层202的厚度大于硼掺杂层204，以及这两层的 刻蚀速率差不足以使栅极多晶硅层202在硼掺杂层204被完全消耗之前完成 刻蚀，但是本领域人员知道，在选用不同的硼掺杂主体以及栅极多晶硅层202 与硼掺杂层204的厚度比时，有可能在硼掺杂层204被完全消耗之前，栅极 多晶硅层202已经完成了刻蚀。此时，需要继续刻蚀未被消耗的硼掺杂层204， 即在步骤S106中，在保持其他等离子刻蚀参数不变的情况下，增加刻蚀时间， 以达到完全去除硼掺杂层204的目的。
最后执行步骤S107，去除硬膜层203，形成如图7所示目标栅极结构。
并且如图8中左图所示，现有技术中，磷离子290在被注入的覆层中形 成正态分布。正是由于栅极多晶硅层202上覆盖了硬膜层203和硼掺杂层204， 使得栅极多晶硅层202成为了被注入覆层的下部，因而栅极多晶硅层202中 磷离子290的分布也发生了变化，形成如图8中右图所示的分布，即磷离子 290的浓度峰值不再位于多晶硅层202内，而位于硬膜层203或硼掺杂层204 内。正是由于磷离子在栅极多晶硅层202中的分布产生了变化，进一步减轻 了最终形成的半导体器件截止漏电流向增大的方向发散问题，提高了半导体 器件的性能。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本 领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 半导体器件及其形成方法 | 2020-06-12 | 0 |
| 一种SRAM单元建模方法 | 2021-01-17 | 0 |
| 一种钒酸铋铁电薄膜电容的制备方法 | 2020-07-15 | 0 |
| 一种汽车发电机整流桥新型支架 | 2022-08-28 | 0 |
| 触控基板及其制备方法、触控显示面板、触控显示装置 | 2021-05-18 | 1 |
| 应用于III-V族衬底的复合栅介质层及其制作方法 | 2021-02-02 | 0 |
| 一种电压保护电路 | 2020-08-11 | 0 |
| SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE | 2021-03-28 | 0 |
| Method of manufacturing semiconductor device | 2022-09-14 | 1 |
| SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE | 2021-07-12 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈