基板支撑组件和处理腔室
阅读：1016发布：2020-05-14
专利汇可以提供基板支撑组件和处理腔室专利检索，专利查询，专利分析的服务。并且本文所述的实施方式一般涉及 基板 支撑 组件和处理腔室。在一个实施方式中，一种基板支撑组件包括：基部；以及ESC，所述ESC具有设置在所述基部之上的多个 二极管 。所述二极管提供快速 开关 速度，从而实现快速吸紧和松脱操作。，下面是基板支撑组件和处理腔室专利的具体信息内容。
1.一种基板支撑组件，其特征在于，包括：
基板支撑基部；以及
静电吸盘，所述静电吸盘设置在所述基板支撑基部之上，所述静电吸盘包括第一多个二极管和第二多个二极管。
2.如权利要求1所述的基板支撑组件，其中所述基板支撑基部包含金属。
3.如权利要求1所述的基板支撑组件，其中所述基板支撑基部包括形成在所述基板支撑基部中的通道。
4.如权利要求1所述的基板支撑组件，其中所述第一多个二极管和所述第二多个二极管以反平行方式交替地定位。
5.如权利要求1所述的基板支撑组件，其中所述第一多个二极管包括p-n结二极管或肖特基势垒二极管。
6.如权利要求5所述的基板支撑组件，其中所述第二多个二极管包括p-n结二极管或肖特基势垒二极管。
7.如权利要求1所述的基板支撑组件，其中所述静电吸盘进一步包括多个绝缘壁。
8.如权利要求7所述的基板支撑组件，其中所述多个绝缘壁中的每个绝缘壁包含陶瓷材料。
9.一种处理腔室，其特征在于，包括：
腔室盖；
底部；
侧壁，所述腔室盖、所述底部和所述侧壁限定处理容积；以及
基板支撑组件，所述基板支撑组件设置在所述处理容积中，所述基板支撑组件包括：
基板支撑基部；以及
静电吸盘，所述静电吸盘设置在所述基板支撑基部之上，所述静电吸盘包括第一多个二极管和第二多个二极管。
10.如权利要求9所述的处理腔室，其中所述第一多个二极管和所述第二多个二极管以反平行方式交替地定位。
11.如权利要求9所述的处理腔室，其中所述第一多个二极管包括p-n 结二极管或肖特基势垒二极管。
12.如权利要求11所述的处理腔室，其中所述第二多个二极管包括与所述第一多个二极管相同的二极管。
13.如权利要求9所述的处理腔室，其中所述静电吸盘进一步包括多个绝缘壁。
14.如权利要求13所述的处理腔室，其中所述多个绝缘壁中的每个绝缘壁包含陶瓷材料。
15.如权利要求13所述的处理腔室，其中所述多个绝缘壁中的每个绝缘壁包括氮化铝、氧化铝或氧化硅。
16.一种处理腔室，其特征在于，包括：
腔室盖；
底部；
侧壁，所述腔室盖、所述底部和所述侧壁限定处理容积；以及
基板支撑组件，所述基板支撑组件设置在所述处理容积中，所述基板支撑组件包括：
基板支撑基部；以及
静电吸盘，所述静电吸盘设置在所述基板支撑基部之上，所述静电吸盘包括：
第一二极管，所述第一二极管包括设置在阳极之上的阴极；以及
第二二极管，第二二极管与所述第一二极管相邻地设置，所述第二二极管包括设置在阴极之上的阳极。
17.如权利要求16所述的处理腔室，其中所述第一二极管进一步包括设置在所述阴极与所述阳极之间的耗尽区，并且所述第二二极管进一步包括设置在所述阴极与所述阳极之间的耗尽区。
18.如权利要求17所述的处理腔室，其中所述第一二极管的所述阴极包括n型半导体层，并且所述第二二极管的所述阴极包括n型半导体层。
19.如权利要求18所述的处理腔室，其中所述第一二极管的所述阳极包括p型半导体层，并且所述第二二极管的所述阳极包括p型半导体层。
20.如权利要求18所述的处理腔室，其中所述第一二极管的所述阳极包含金属，并且所述第二二极管的所述阳极包含金属。
基板支撑组件和处理腔室
技术领域
背景技术
[0002] 在诸如半导体基板和显示器的基板的处理中，在处理期间将基板保持在处理腔室中的基板载体或基板支撑件的基板支撑表面上。基板支撑表面可以包括静电吸盘(ESC)，静电吸盘具有能够被电偏置以将基板保持到基板支撑表面的一个或多个电极。一些ESC设计包括两个或更多个电极，两个或更多个电极被充电到不同电压以在支撑在ESC上的基板中产生电荷分离。由ESC在基板中引起的电荷分离产生静电吸紧力，其中带相反电荷的电极设置在ESC 中，从而将基板固定到基板载体或基板支撑件的基板支撑表面。
[0003] 常规的ESC的一个问题是当从ESC释放基板(松脱)时从基板和ESC移除电荷的困难。该困难可能源于无法完全地移除电荷或电荷移除得慢。
[0004] 因此，需要一种具有被很好地控制的吸紧力而吸紧和松脱时间快的改善的ESC。实用新型内容
[0005] 本文所述的实施方式一般涉及一种基于二极管的ESC。在一个实施方式中，一种基板支撑组件包括：基板支撑基部；以及ESC，所述ESC设置在所述基板支撑基部之上。所述ESC包括第一多个二极管和第二多个二极管。
[0006] 在另一个实施方式中，所述基板支撑基部可包含金属。
[0007] 在又一实施方式中，所述基板支撑基部可包括形成在所述基板支撑基部中的通道。
[0008] 在又一实施方式中，所述第一多个二极管和所述第二多个二极管可以反平行方式交替地定位。
[0009] 在又一实施方式中，所述第一多个二极管可包括p-n结二极管或肖特基势垒二极管。
[0010] 在又一实施方式中，所述第二多个二极管可包括p-n结二极管或肖特基势垒二极管。
[0011] 在又一实施方式中，所述静电吸盘可进一步包括多个绝缘壁。
[0012] 在又一实施方式中，所述多个绝缘壁中的每个绝缘壁可包含陶瓷材料。
[0013] 在另一个实施方式中，一种处理腔室包括：腔室盖；底部；侧壁，并且所述腔室盖、所述底部和所述侧壁限定处理容积。所述处理腔室进一步包括基板支撑组件，所述基板支撑组件设置在所述处理容积中。所述基板支撑组件包括：基板支撑基部；以及ESC，所述ESC设置在所述基板支撑基部之上。所述ESC包括第一多个二极管和第二多个二极管。
[0014] 在又一实施方式中，所述第二多个二极管可包括与所述第一多个二极管相同的二极管。
[0016] 在另一个实施方式中，一种处理腔室包括：腔室盖；底部；侧壁，并且所述腔室盖、所述底部和所述侧壁限定处理容积。所述处理腔室进一步包括基板支撑组件，所述基板支撑组件设置在所述处理容积中。所述基板支撑组件包括：基板支撑基部；以及ESC，所述ESC设置在所述基板支撑基部上方。所述ESC包括第一二极管，所述第一二极管包括设置在阳极之上的阴极。所述ESC包括第二二极管，所述第二二极管与所述第一二极管相邻地设置，所述第二二极管包括设置在阴极之上的阳极。
[0017] 在又一实施方式中，所述第一二极管进一步可包括设置在所述阴极与所述阳极之间的耗尽区，并且所述第二二极管可进一步包括设置在所述阴极与所述阳极之间的耗尽区。
[0018] 在又一实施方式中，所述第一二极管的所述阴极可包括n型半导体层，并且所述第二二极管的所述阴极可包括n型半导体层。
[0019] 在又一实施方式中，所述第一二极管的所述阳极可包括p型半导体层，并且所述第二二极管的所述阳极可包括p型半导体层。
[0020] 在又一实施方式中，所述第一二极管的所述阳极可包含金属，并且所述第二二极管的所述阳极可包含金属。
[0022] 为了能够详细地理解本公开的上述特征所用方式，上文简要地概述的本公开的更具体的描述可以参考实施方式进行，实施方式中的一些示出在附图中。然而，应当注意，附图仅示出了示例性实施方式，因此不应视为限制本公开的范围，因为本公开可以允许其它等效实施方式。
[0023] 图1是根据一个实施方式的处理腔室的示意性剖视图。
[0024] 图2是根据一个实施方式的图1的基板支撑组件的示意性剖视图。
[0025] 图3A-3B是根据一个实施方式的图2的二极管的示意性剖视图。
[0026] 图4A-4B是根据实施方式的图1的基于二极管的ESC的示意性剖视图。
[0027] 图5是根据一个实施方式的示出利用图1的基于二极管的ESC的吸紧操作的等效电路图。
[0028] 图6A-6C是根据实施方式的示出利用图1的基于二极管的ESC的松脱操作的等效电路图。
[0029] 为了便于理解，在可能情况下，使用相同的附图标记来表示附图中共有的相同元件。预期的是，一个实施方式的元件和特征可以有利地并入其它实施方式中，而无需进一步叙述。
具体实施方式
[0030] 本文所述的实施方式一般涉及基于二极管的ESC。在一个实施方式中，一种基板支撑组件包括：基板支撑基部；以及ESC，所述ESC具有设置在所述基部上的多个二极管。所述二极管提供快速开关速度，从而实现快速吸紧和松脱操作。
[0031] 图1是根据一个实施方式的处理腔室100的示意性剖视图。处理腔室100 可以是蚀刻腔室、沉积腔室或利用ESC来固定基板的任何合适的腔室。可适于受益于本公开的处理腔室100的一个示例是可从位于加利福尼亚州圣克拉拉的应用材料公司获得的AdvantEdgeTM MesaTM蚀刻或Sym3TM蚀刻处理腔室。预期的是，其它处理腔室，包括来自其它制造商的处理腔室，可以适于实践本公开的实施方式。
[0032] 如图1所示，处理腔室100包括底部102、侧壁104和设置在侧壁104 之上的腔室盖106，它们一起限定处理容积108。处理腔室100进一步包括设置在处理容积108中的衬里
110，以防止侧壁104受到处理化学品和/或处理副产物的损坏和污染。穿过侧壁104和衬里
110形成狭缝阀开口112，以允许基板(例如，基板103)通过。狭缝阀门114选择性地打开和关闭狭缝阀门开口112。
110，以防止侧壁104受到处理化学品和/或处理副产物的损坏和污染。穿过侧壁104和衬里
110形成狭缝阀开口112，以允许基板(例如，基板103)通过。狭缝阀门114选择性地打开和关闭狭缝阀门开口112。
[0033] 处理腔室100包括设置在处理容积108中的基板支撑组件101。基板支撑组件101包括基板支撑基部139和设置在基板支撑基部139之上的ESC 119。基板支撑基部139由导电和导热材料(诸如金属，例如铝)制造。基板支撑基部139由支撑件142支撑。升降装置116被配置为在处理和装载/卸载基板103期间相对于基板支撑组件101升高和降低设置在升降杆组件160上的升降杆118。升降杆组件160包括基部161和多个升降杆支架162。基板支撑组件101进一步包括电连接122，以用于将ESC 119连接到偏置电源120来产生吸紧力以将基板
103固定在ESC 119上。在图2、图3A和图3B中详细地描述了ESC 119。偏置电源120可以是任何合适的电源，诸如DC电源或 AC电源。
103固定在ESC 119上。在图2、图3A和图3B中详细地描述了ESC 119。偏置电源120可以是任何合适的电源，诸如DC电源或 AC电源。
[0036] 处理腔室100包括设置在腔室盖106外的天线组件132。天线组件132 可以通过匹配网络136耦合到射频(RF)等离子体电源134。在处理期间，天线组件132用由电源134提供的RF功率通电以用于点燃处理容积108内的处理气体以形成等离子体并在处理基板103期间维持等离子体。
[0037] 图2是根据一个实施方式的图1的基板支撑组件101的示意性剖视图。如图2所示，基板支撑组件101包括基板支撑基部139和设置在基板支撑基部139上的ESC 119。任选的粘合层(未示出)可以设置在ESC 119与基板支撑基部139之间，用于将ESC 119耦合到基板支撑基部139。ESC 119包括多个二极管202、204。二极管202、204可以是任何合适的二极管，例如p-n 结二极管或肖特基势垒二极管。二极管202和二极管204是相同类型的二极管。每个二极管202与二极管204相邻。二极管202被定位成使得电流沿第一方向流过二极管202。二极管204相对于二极管202旋转180度，因此电流沿与第一方向相反的第二方向流过二极管204。换句话说，相邻的二极管 202、204以反平行方式交替地定位。在一个实施方式中，二极管阵列202、 204设置在ESC 119中，并且阵列包括多行二极管202、204。设置在一行中的二极管202与设置在相邻行中的二极管202交错。设置在一行中的二极管 204与设置在相邻行中的二极管204交错。
[0038] ESC 119进一步包括多个绝缘壁205。每个二极管202与相邻的二极管 204由多个绝缘壁205中的绝缘壁205电绝缘。每个绝缘壁205由电绝缘材料(诸如陶瓷材料，例如氮化铝、氧化铝或氧化硅)制成。多个二极管202、204 连接到公共电势，例如，偏置电源120。基板103经由接地连接206连接到接地，接地连接206是在处理容积108中形成的等离子体。间隙
208形成在基板103与多个二极管202、204之间。图2示出了具有多个二极管202、204 的ESC
119可被偏置的方式。可以利用偏置ESC 119的不同方法，例如用于单极、双极或多极操作。
208形成在基板103与多个二极管202、204之间。图2示出了具有多个二极管202、204 的ESC
119可被偏置的方式。可以利用偏置ESC 119的不同方法，例如用于单极、双极或多极操作。
[0039] 在一个实施方式中，多个二极管202和多个二极管204联合地操作。换句话说，一个电触点，例如导电基板支撑基部139，用于使电流流过多个二极管202、204。在另一个实施方式中，多个二极管202、204的二极管对202、 204单独地操作。换句话说，对于每对二极管202、204，提供了不同的电触点，以用于使电流流过一对二极管202、204。通过单独地控制的一对二极管 202、204，可以实现吸紧和松脱操作的精确控制。
[0040] 图3A是根据一个实施方式的图2的二极管202的示意性剖视图。如图 3A所示，二极管202包括第一层302、设置在第一层302上的第二层304、设置在第二层304上的第三层306、设置在第三层306上的第四层308、以及设置在第四层308上的第五层310。第五层310是保护涂层，所述保护涂层在处理期间抵抗处理容积108的等离子体环境(如图1所示)。第五层310可以由Y2O3(氧化钇或钇氧化物)、Y4Al2O9(YAM)、Al2O3(氧化铝)、 Y3Al5O12(YAG)、YAlO3(YAP)、石英、SiC(碳化硅)、Si3N4(氮化硅)、Sialon、MN(氮化铝)、AlON(氧氮化铝)、TiO2(二氧化钛)、ZrO2(氧化锆)、TiC(碳化钛)、ZrC(碳化锆)、TiN(氮化钛)、TiCN(碳氮化钛)、Y2O3稳定的ZrO2(YSZ) 等。第五层310可以不存在于不利用基于卤素的等离子体的处理腔室中。第四层308由导电材料制成，诸如金属或导电聚合物。在一个实施方式中，第四层308由铝制成。第五层310和第四层308都是任选的。在一个实施方式中，二极管202是p-n结二极管。p-n结二极管202的第一层302是p型半导体层，诸如p型掺杂硅或锗层。p-n结二极管202的第三层306是n型半导体层，诸如n型掺杂硅或锗层。在一个实施方式中，第三层306是n型硅掺杂氮化铝层。在一个实施方式中，第三层306包括多于一个相，诸如非晶或多晶子层和结晶子层。结晶子层可以与第二层304接触，并且非晶或多晶子层可以与第四层308接触。p-n结二极管202的第二层304是p-n结区或耗尽区。
[0041] 在另一个实施方式中，二极管202是肖特基势垒二极管。肖特基势垒二极管202的第一层302是金属或金属合金层，诸如金和镍合金层、铝层或铂层。肖特基势垒二极管202的第三层306是n型半导体层，诸如n型掺杂硅或锗层。在一个实施方式中，第三层306是n型硅掺杂氮化铝层。在一个实施方式中，第三层306包括多于一个相，诸如非晶或多晶子层和结晶子层。结晶子层可以与第二层304接触，并且非晶或多晶子层可以与第四层308接触。肖特基势垒二极管202的第二层304是肖特基势垒区或耗尽区。第一层 302表示二极管202的阳极，并且第三层306表示二极管202的阴极。用于肖特基势垒二极管的符号在图3A中示出为与二极管202的层结构相邻。
[0042] 图3B是根据一个实施方式的图2的二极管204的示意性剖视图。如图 3B所示，二极管204包括任选的第四层308和第五层310、第三层306、设置在第三层306上的第二层304，以及设置在第二层304上的第一层302。在一个实施方式中，第三层306包括多于一个相，诸如非晶或多晶子层和结晶子层。结晶子层可以与第二层304接触，并且非晶或多晶子层可以与基板支撑基部139接触(如图2所示)。与二极管202相比，层302、304的位置被切换用于二极管204。在一个实施方式中，二极管204是p-n结二极管。p-n结二极管204的第一层302是p型半导体层，诸如p型掺杂硅或锗层。第一层 302表示二极管204的阳极。p-n结二极管204的第三层306是n型半导体层，诸如n型掺杂硅或锗层。在一个实施方式中，第三层306是n型硅掺杂氮化铝层。第三层306表示二极管204的阴极。p-n结二极管204的第二层304 是p-n结区或耗尽区。
[0043] 在另一个实施方式中，二极管204是肖特基势垒二极管。肖特基势垒二极管204的第一层302是金属或金属合金层，诸如金和镍合金层、铝层或铂层。肖特基势垒二极管204的第三层306是n型半导体层，诸如n型掺杂硅或锗层。在一个实施方式中，第三层306是n型硅掺杂氮化铝层。肖特基势垒二极管204的第二层304是肖特基势垒区或耗尽区。用于肖特基势垒二极管的符号在图3A中示出为与二极管202的层结构相邻。第一层302表示二极管204的阳极，并且第三层306表示二极管204的阴极。肖特基势垒二极管在图3B中示出为与二极管204的层结构相邻。由于二极管202的阴极和阳极的位置与二极管204的阴极和阳极的位置相反，因此与二极管204相比，电流沿相反方向在二极管202中流动。
[0044] 图4A-4B是根据实施方式的图1的基于二极管的ESC 119的示意性剖视图。如图4A所示，ESC 119包括第一多个二极管202和第二多个二极管204。第一多个二极管202和第二多个二极管204交替地设置在ESC 119上。每个二极管202包括设置在基板支撑基部139(如图1所示)之上的第一层302、设置在第一层302上并与第一层302接触的第二层304、设置在第二层304上并与第二层304接触的第三层306、设置在第三层306上并与第三层306接触的任选的第四层308，以及设置在第四层308上并与第四层308接触的任选的第五层310。每个二极管204包括设置在基板支撑基部139(如图1所示) 之上的第三层306、设置在第三层306上并与第三层306接触第二层304、设置在第二层304上并与第二层304接触的第一层302、设置在第一层302上并与第一层302接触的任选的第四层308，以及设置在第四层308上并与第四层308接触的任选的第五层310。二极管202的每一层与相邻二极管204 的任何层由绝缘壁205电绝缘。
[0045] 图4B是根据另一个实施方式的图1的基于二极管的ESC 119的示意性剖视图。如图4B所示，ESC 119包括第四层308和设置在第四层308上并与第四层308接触的第五层310。第四层308和第五层310设置在第一多个二极管202和第二多个二极管204之上。换句话说，第一多个二极管202和第二多个二极管204之间共用连续的第四层308。每个二极管202包括设置在基板支撑基部139(如图1所示)之上的第一层302、设置在第一层302上并与第一层302接触的第二层304，以及设置在第二层304上并与第二层304接触的第三层306。每个二极管
204包括设置在基板支撑基部139(如图1所示) 之上的第三层306、设置在第三层306上并与第三层306接触的第二层304、设置在第二层304上并与第二层304接触的第一层302。在一个实施方式中，第四层308和第五层310不存在。绝缘壁205使每个二极管202的层302、 304、
306与相邻二极管204的层306、304、302电绝缘。
204包括设置在基板支撑基部139(如图1所示) 之上的第三层306、设置在第三层306上并与第三层306接触的第二层304、设置在第二层304上并与第二层304接触的第一层302。在一个实施方式中，第四层308和第五层310不存在。绝缘壁205使每个二极管202的层302、 304、
306与相邻二极管204的层306、304、302电绝缘。
[0046] 图5是示出根据一个实施方式的利用图1的基于二极管的ESC 119的吸紧操作的等效电路图。如图5所示，两个反并联二极管202、204被示出为单独地连接到用于ESC 119(如图2所示)与基板103(如图2所示)之间的间隙 208(如图2所示)的等效电路。Cg1是二极管204之上的间隙208的部分的间隙电容，Rg1是二极管204之上的间隙208的部分的间隙电阻，I1是流过二极管204的电流，Cg2是在二极管202之上的间隙208的部分的间隙电容，Rg2是在二极管202之上方的间隙208的部分的间隙电阻，I2是流过二极管202 的电流，Rtop是ESC 119顶部电阻，VF1是在二极管204的耗尽区(第二层304) 上的正向偏置电压降，VB2是在二极管202的耗尽区(第二层304)上的反向偏置电压降，并且V0是由偏置电源施加的电压。正向偏置电压降VF1和反向偏置电压降VB2都非常小，诸如从约0.2V至约0.5V。通过小的正向偏置电压降和反向偏置电压降，实现了二极管202、204的快速切换，从而导致快速吸紧基板103。
[0047] 图6A-6C是示出根据实施方式的利用图1的基于二极管的ESC 119的松脱操作的等效电路图。如图6A所示，施加的电压从V0切换到零，即，电路短路以便快速放电和减小吸紧力。在一个实施方式中，对于模拟的导电顶涂层，Rtop为零，并且VF1等于VB2。在另一个实施方案中，Rtop不为零，并且 VF1通常基本上小于VB2。
[0048] 图6B是利用图1的基于二极管的ESC 119的松脱操作的简化等效电路图。图6C是利用图1的基于二极管的ESC 119的松脱操作的简化等效电路图。如图6C所示，两个并联电容器Cg1和Cg2由一个电容器Cg12表示，并且两个并联电阻器Rg1和Rg2由一个电阻器Rg12表示。Cg12和Rg12上的电压，即间隙，由VF限定。如图6C所示，二极管202沿向后方向偏置，而二极管204 沿向前方向偏置。当在松脱操作期间电流变为零时，由VF限定的瞬态松脱电压非常快地降低到零，诸如从约2秒到约10秒。随间隙电压的平方而变的吸紧力甚至更快地减小到零。
[0049] 通过在ESC中利用多个二极管，吸紧和松脱操作的速度增加。二极管可以是任何合适的二极管，诸如p-n结二极管或肖特基势垒二极管。在一个实施方式中，基于二极管的ESC可以用于在处理期间固定基板，诸如半导体基板、玻璃基板或任何合适的基板。在另一个实施方式中，基于二极管的ESC 可以用于固定除基板之外的物体。因为二极管的尺寸可以在纳米范围内，所以基于二极管的ESC可以具有物体固定表面，物体固定表面的尺寸的范围为从几微米到小于100毫米。在一个实施方式中，由基于二极管的ESC固定的物体可以具有尺寸，诸如直径、长度或宽度，范围为从几微米到小于100毫米。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 输配电杆塔防撞爆闪警示装置 | 2020-07-01 | 0 |
| 功率MOS晶体管内集成肖特基二极管的器件及制造方法 | 2021-08-21 | 0 |
| 具有静电放电损坏防护功能的高亮度发光二极管 | 2021-10-29 | 1 |
| 一种直流高压隔离检测方法 | 2020-10-26 | 1 |
| Voltage generating circuit using a Schottky barrier diode | 2022-09-22 | 0 |
| Semiconductor device and a method of manufacturing the same | 2021-12-02 | 2 |
| Manufacture of semiconductor device | 2022-10-13 | 0 |
| Method of fabricating a semiconductor device with Schottky barrier | 2022-08-03 | 3 |
| MULTI-FREQUENCY, MULTI-TARGET VEHICULAR RADAR SYSTEM USING DIGITAL SIGNAL PROCESSING | 2022-08-10 | 0 |
| 在共同基體上製造肖特基能障二極體及非晶形矽薄膜太陽電池之方法 | 2022-10-08 | 1 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
肖特基二极管热门专利
QQ群二维码
意见反馈
意见反馈