半导体封装件专利检索-半导体芯片半导体电气元件和设备专利检索查询-专利查询网

半导体封装件

阅读：1028发布：2020-06-09

专利汇可以提供半导体封装件专利检索，专利查询，专利分析的服务。并且提供了一种半导体封装件，所述半导体封装件包括：基底；主芯片，位于基底上；第一从芯片，位于主芯片的顶表面上并且使主芯片的顶表面部分地暴露，第一从芯片与主芯片具有相同的尺寸并且与主芯片具有相同的存储容量；以及第一芯片连接器，位于主芯片的暴露的顶表面上并且结合到主芯片和第一从芯片。，下面是半导体封装件专利的具体信息内容。

权利要求

1.一种半导体封装件，所述半导体封装件包括：
基底；
主芯片，位于基底上；
第一从芯片，位于主芯片的顶表面上并且使主芯片的顶表面部分地暴露，第一从芯片与主芯片具有相同的尺寸并且与主芯片具有相同的存储容量；以及
第一芯片连接器，位于主芯片的暴露的顶表面上并且结合到主芯片和第一从芯片。
2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
信号连接器，位于主芯片的暴露的顶表面上，信号连接器电连接到基底和主芯片。
3.根据权利要求2所述的半导体封装件，其中：
主芯片包括集成电路部分，并且集成电路部分电连接到信号连接器和第一芯片连接器。
4.根据权利要求2所述的半导体封装件，其中，主芯片包括：
第一信号垫，位于所述暴露的顶表面上并且结合到信号连接器；以及第二信号垫，位于所述暴露的顶表面上并且结合到第一芯片连接器。
5.根据权利要求1所述的半导体封装件，其中，第一芯片连接器包括键合引线或布线图案。
6.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
连接器，用于电源或接地，结合到第一从芯片和基底，连接器与主芯片分隔开。
7.根据权利要求6所述的半导体封装件，其中，所述连接器不电连接到主芯片中的集成电路部分。
8.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
第二从芯片，堆叠在第一从芯片上；以及
第二芯片连接器，位于主芯片的暴露的顶表面上并且电连接到主芯片和第二从芯片。
9.根据权利要求8所述的半导体封装件，其中，第二从芯片在与基底的顶表面垂直的方向上与第一从芯片对齐。
10.一种半导体封装件，所述半导体封装件包括：
基底；
主芯片，位于基底上，主芯片在平面图中具有第一区域和第二区域；以及第一从芯片，位于主芯片的第二区域的顶表面上，第一从芯片使第一区域暴露，其中：
主芯片包括：
第一垫，位于第一区域的顶表面上并且电连接到基底；以及
第二垫，位于第一区域的顶表面上并且电连接到第一从芯片，并且
第一从芯片与主芯片具有相同的尺寸并且与主芯片具有相同的形状。
11.根据权利要求10所述的半导体封装件，其中：
主芯片包括集成电路部分，并且
第一垫通过集成电路部分电连接到第二垫。
12.根据权利要求10所述的半导体封装件，其中，第一从芯片与主芯片具有相同的存储容量。
13.根据权利要求10所述的半导体封装件，所述半导体封装件还包括：
第二从芯片，堆叠在第一从芯片上；以及
第三从芯片，堆叠在第二从芯片上，
其中，第二从芯片和第三从芯片中的每个与主芯片具有相同的尺寸并且与主芯片具有相同的存储容量。
14.根据权利要求13所述的半导体封装件，所述半导体封装件还包括：
第三垫，位于第一区域的顶表面上并且电连接到第二从芯片；以及
第四垫，位于第一区域的顶表面上并且电连接到第三从芯片。
15.根据权利要求14所述的半导体封装件，其中：
第一垫和第四垫以第一间隔分隔开，
第二垫和第三垫以第二间隔分隔开，
第三垫和第四垫以第三间隔分隔开，并且
第一间隔比第二间隔和第三间隔小。
16.根据权利要求14所述的半导体封装件，其中：
第一垫和第四垫以第一间隔分隔开，
第二垫和第三垫以第二间隔分隔开，
第三垫和第四垫以第三间隔分隔开，并且
第三间隔比第一间隔和第二间隔大。
17.根据权利要求10所述的半导体封装件，所述半导体封装件还包括：
键合引线，用于电源或接地，其中：
键合引线结合到第一从芯片和基底，并且
键合引线与主芯片分隔开。
18.根据权利要求10所述的半导体封装件，所述半导体封装件还包括：
第一键合引线，结合到第一垫和基底的信号连接垫；以及
第二键合引线，结合到第二垫和第一从芯片的信号芯片垫。
19.一种半导体封装件，所述半导体封装件包括：
基底；
第一半导体芯片，位于基底上，第一半导体芯片在平面图中具有第一区域和第二区域；
第二半导体芯片，位于第一半导体芯片的第二区域的顶表面上，第二半导体芯片使第一区域暴露；
第一信号连接器，位于第一半导体芯片的第一区域的顶表面上，第一信号连接器结合到第一半导体芯片和基底；
第二信号连接器，位于第一半导体芯片的第一区域的顶表面上，第二信号连接器结合到第二半导体芯片；以及
第三连接器，用于电源或接地，位于第一半导体芯片的第二区域的顶表面上，第三连接器结合到基底。
20.根据权利要求19所述的半导体封装件，其中：
第一半导体芯片包括集成电路部分，并且
集成电路部分电连接到第一信号连接器和第二信号连接器。

说明书全文

半导体封装件

[0001] 于2018年2月1日在韩国知识产权局提交的第10-2018-0012948号且发明名称为“半导体封装件(Semiconductor Package)”的韩国专利申请通过引用全部包含于此。

技术领域

[0002] 实施例涉及一种半导体封装件。

背景技术

[0003] 可以提供一种半导体封装件以实现在电子产品中使用的半导体芯片。在半导体封装件中，半导体芯片可以安装在印刷电路板(PCB)上，并且可以使用键合引线或凸块将半导体芯片电连接到印刷电路板。

发明内容

[0004] 实施例涉及一种半导体封装件，所述半导体封装件包括：基底；主芯片，位于基底上；第一从芯片，位于主芯片的顶表面上并且使主芯片的顶表面部分地暴露，第一从芯片与主芯片具有相同的尺寸并且与主芯片具有相同的存储容量；以及第一芯片连接器，位于主芯片的暴露的顶表面上并且结合到主芯片和第一从芯片。

[0005] 实施例还涉及一种半导体封装件，所述半导体封装件包括：基底；主芯片，位于基底上，主芯片在平面图中具有第一区域和第二区域；以及第一从芯片，位于主芯片的第二区域的顶表面上，第一从芯片使第一区域暴露。主芯片可以包括：第一垫，位于第一区域的顶表面上并且电连接到基底；以及第二垫，位于第一区域的顶表面上并且电连接到第一从芯片。第一从芯片可以与主芯片具有相同的尺寸并且可以与主芯片具有相同的形状。

[0006] 实施例还涉及一种半导体封装件，所述半导体封装件包括：基底；第一半导体芯片，位于基底上，第一半导体芯片在平面图中具有第一区域和第二区域；第二半导体芯片，位于第一半导体芯片的第二区域的顶表面上，第二半导体芯片使第一区域暴露；第一信号连接器，位于第一半导体芯片的第一区域的顶表面上，第一信号连接器结合到第一半导体芯片和基底；第二信号连接器，位于第一半导体芯片的第一区域的顶表面上，第二信号连接器结合到第二半导体芯片；以及第三连接器，用于电源或接地，位于第一半导体芯片的第二区域的顶表面上，第三连接器结合到基底。附图说明

[0007] 通过参照附图详细描述示例实施例，特征对于本领域技术人员将变得明显，在附图中：

[0008] 图1A例示了示出根据示例实施例的半导体封装件的平面图；

[0009] 图1B例示了沿着图1A的线I-I'截取的剖视图；

[0010] 图1C例示了示出图1B的部分Z的放大图；

[0011] 图1D例示了沿着图1A的线II-II'截取的剖视图；

[0012] 图1E例示了示出根据示例实施例的半导体封装件的信号连接的示意图；

[0013] 图2A例示了示出根据示例实施例的半导体封装件的剖视图；

[0014] 图2B例示了示出图2A的部分Z'的放大图；

[0015] 图2C例示了示出根据示例实施例的半导体封装件的剖视图；

[0016] 图3例示了示出根据示例实施例的半导体封装件的剖视图；

[0017] 图4A例示了示出根据示例实施例的半导体封装件的平面图；

[0018] 图4B例示了沿着图4A的线I-I'截取的剖视图；

[0019] 图4C例示了沿着图4A的线II-II'截取的剖视图；以及

[0020] 图4D例示了示出图4C的部分Z″的放大图。

具体实施方式

[0021] 在本说明书中，同样的附图标记可以表示同样的组件。现在将在下面描述根据示例实施例的半导体封装件。

[0022] 图1A例示了示出根据示例实施例的半导体封装件1的平面图。图1B例示了沿着图1A的线I-I'截取的剖视图。图1C例示了示出图1B的部分Z的放大图。图1D例示了沿着图1A的线II-II'截取的剖视图。图1E例示了示出根据示例实施例的半导体封装件的信号连接的示意图。

[0023] 在附图中，虚线示意性地表示基底100内的布线。在附图中，第一方向D1、第二方向D2和第三方向D3可以被限定为与基底100的顶表面平行。第二方向D2可以与第一方向D1相反。第三方向D3可以与第一方向D1和第二方向D2交叉。第四方向D4可以与基底100的顶表面基本垂直。

[0024] 参照图1A和图1B，半导体封装件1可以包括基底100、第一半导体芯片200、第二半导体芯片300和模制层800。

[0025] 基底100可以包括印刷电路板。基底100可以在其顶表面上设置有连接垫(pad，或称为“焊盘”)111和119。连接垫111和119可以包括信号连接垫111和电源/接地连接垫119。信号连接垫111可以与电源/接地连接垫119分隔开并且与电源/接地连接垫119电绝缘。

[0026] 如图1B中所示，基底100可以在其底表面上设置有端子121和129。端子121和129可以包括信号端子121和与信号端子121电绝缘的电源/接地端子129。

[0027] 信号连接垫111可以通过布线(例如，130)电连接到对应的信号端子121。电源/接地端子129可以通过布线电连接到对应的电源/接地连接垫119。

[0028] 信号端子121和电源/接地端子129中的每个可以包括焊球。端子121和129可以结合到外部器件。外部电信号和/或数据(在下文中，称为信号)可以通过信号端子121发送到信号连接垫111，并且可以通过信号端子121从信号连接垫111接收电信号和/或数据。电源/接地连接垫119可以通过电源/接地端子129被提供有接地电压或电源电压。连接垫111和119以及端子121和129可以包括诸如金属的半导体材料。

[0029] 第一半导体芯片200可以设置在基底100上。第一半导体芯片200可以是主芯片。主芯片可以产生时钟信号。第一半导体芯片200可以具有顶表面200a、第一侧表面200b、第二侧表面200c、第三侧表面200d和第四侧表面200e。

[0030] 第一半导体芯片200的第一侧表面200b、第二侧表面200c、第三侧表面200d和第四侧表面200e中的每个可以与第四方向D4平行。第一半导体芯片200的第二侧表面200c可以与半导体芯片200的第一侧表面200b面对。第一半导体芯片200的第四侧表面200e可以与第一半导体芯片200的第三侧表面200d面对。当在平面图中观看时，第一半导体芯片200可以具有第一区域R1和第二区域R2。第一半导体芯片200可以被构造为使得第一区域R1与第一侧表面200b相邻，并且第二区域R2比第一区域R1靠近第二侧表面200c。

[0031] 第一半导体芯片200可以包括位于其顶表面200a上的信号垫211、212、213和214以及电源/接地垫219。信号垫211、212、213和214可以设置在第一半导体芯片200的第一区域R1上。第一信号连接器510可以设置在第一半导体芯片200的第一区域R1的顶表面200a上，并且结合到基底100的信号连接垫111。第一信号连接器510可以包括键合引线。键合引线可以包括诸如金或铝的金属。电源/接地垫219可以设置在第一半导体芯片200的第二区域R2上。电源/接地垫219可以与信号垫211、212、213和214绝缘。

[0032] 第二半导体芯片300可以设置在第一半导体芯片200上。第二半导体芯片300可以在其中包括集成电路，所述集成电路可以包括存储器电路。第二半导体芯片300可以覆盖第一半导体芯片200的第二区域R2。第二半导体芯片300可以堆叠在第一半导体芯片200上，这种布置可以减小半导体封装件1的尺寸。第二半导体芯片300可以暴露第一半导体芯片200的第一区域R1。第二半导体芯片300可以具有与第一半导体芯片200的尺寸和形状相同的尺寸和形状。在本说明书中，短语“相同的尺寸和形状”可以包括可能在制造工艺中发生的可容忍的误差。第二半导体芯片300可以具有与第一半导体芯片200的存储容量相同的存储容量。相反，第二半导体芯片300可以执行与第一半导体芯片200的功能不同的功能。

[0033] 在示例实施例中，第二半导体芯片300可以是从芯片。从芯片可以接收主芯片中产生的时钟信号。例如，第一半导体芯片200可以从第二半导体芯片300读取数据，或将数据写入到第二半导体芯片300。第二半导体芯片300可以响应来自第一半导体芯片200的请求。

[0034] 第一半导体芯片200可以具有与第二半导体芯片300的尺寸和形状相同的尺寸和形状。因此，第二半导体芯片300可以容易地堆叠在第一半导体芯片200上。

[0035] 半导体封装件1可以包括堆叠的多个第二半导体芯片300。例如，第一半导体芯片200和第二半导体芯片300的总数可以是2n(其中，n为等于或大于1的自然数)。多个第二半导体芯片300可以与第四方向D4平行且彼此对齐。因此，半导体封装件1的尺寸可以是紧凑的。在另一实施方式中，多个第二半导体芯片300可以与第四方向D4平行且彼此不对齐。多个第二半导体芯片300可以包括堆叠的第一从芯片310、第二从芯片320和第三从芯片330。
如上所述，第一从芯片310、第二从芯片320和第三从芯片330中的每个可以具有与第一半导体芯片200的尺寸和形状相同的尺寸和形状。第一从芯片310、第二从芯片320和第三从芯片
330中的每个可以具有与第一半导体芯片200的存储容量相同的存储容量。

[0036] 第一从芯片310可以包括第一信号芯片垫311和第一电源/接地芯片垫319。第一信号芯片垫311和第一电源/接地芯片垫319可以暴露在第一从芯片310的顶表面上。当在平面图中观看时，第一信号芯片垫311可以比第一电源/接地芯片垫319靠近第一半导体芯片200的第一侧表面200b。第二信号连接器520可以设置在第一从芯片310和第一半导体芯片200上，并且连接到第一从芯片310和第一半导体芯片200。例如，第二信号连接器520可以结合到第一从芯片310的第一信号芯片垫311。第二信号连接器520可以包括键合引线。

[0037] 第二从芯片320可以包括设置在第二从芯片320的顶表面上的第二信号芯片垫321和第二电源/接地芯片垫329。当在平面图中观看时，第二信号芯片垫321可以比第二电源/接地芯片垫329靠近第一半导体芯片200的第一侧表面200b。第三信号连接器530可以设置在第二从芯片320和第一半导体芯片200上。第三信号连接器530可以连接到第二信号芯片垫321和第一半导体芯片200。第三信号连接器530可以包括键合引线。

[0038] 第三从芯片330可以包括设置在第三从芯片330的顶表面上的第三信号芯片垫331和第三电源/接地芯片垫339。当在平面图中观看时，第三信号芯片垫331可以比第三电源/接地芯片垫339靠近第一半导体芯片200的第一侧表面200b。第四信号连接器540可以设置在第三从芯片330和第一半导体芯片200上以与第三从芯片330的第三信号芯片垫331连接。第四信号连接器540可以包括键合引线。这里，第二信号连接器520、第三信号连接器530和第四信号连接器540也可称为芯片连接器。

[0039] 第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540可以设置在第一半导体芯片200以及第一从芯片310、第二从芯片320和第三从芯片330的外部。第一半导体芯片200、第一从芯片310和第二从芯片320中的每个可以在其中不包括用于电连接的通电极(throughelectrode)。由于可以省略形成通电极的步骤，所以可以以高产率形成第一半导体芯片200、第一从芯片310和第二从芯片320。下面详细描述位于基底
100、第一半导体芯片200和第二半导体芯片300之间的信号连接。

[0040] 参照图1E，基底100可以传递并接收外部电信号。第一半导体芯片200可以在其中包括集成电路部分250和内部布线260。集成电路部分250可以包括诸如晶体管的器件。集成电路部分250可以用作缓冲电路。在另一实施方式中，集成电路部分250可以用作控制电路。内部布线260可以电连接到集成电路部分250。第一半导体芯片200的集成电路部分250可以通过信号垫211和第一信号连接器510电连接到基底100(例如，电连接到信号端子121)。第一半导体芯片200可以与基底100进行信号通信而不通过其它半导体芯片进行信号通信。在本说明书中，短语“半导体芯片的电连接”可以指集成电路部分的电连接。第二半导体芯片
300可以通过第一半导体芯片200的集成电路部分250来与基底100进行信号通信。第二半导体芯片300可以包括第一从芯片310、第二从芯片320和第三从芯片330。在第一从芯片310、第二从芯片320和第三从芯片330之间不会直接通信信号。

[0041] 如图1B、图1C和图1E中所示，信号垫211、212、213和214可以包括彼此分隔开的第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214。第一信号垫211可以通过第一信号连接器510电连接到基底100的信号连接垫111。第二信号连接器520可以结合到第二信号垫212。第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以通过内部布线260连接到集成电路部分250。第二信号垫212可以通过集成电路部分250电连接到第一信号垫211。在这种构造中，第一从芯片310可以通过信号端子121和第一半导体芯片200的集成电路部分250来与外部器件进行信号通信。同样地，第三信号连接器530可以结合到第三信号垫213。第二从芯片320可以通过第三信号垫213、集成电路部分250和第一信号垫211电连接到信号端子121。第四信号连接器540可以结合到第四信号垫214。第三从芯片
330可以通过第四信号垫214、集成电路部分250和第一信号垫211电连接到信号端子121。

[0042] 根据示例实施例，第一从芯片310、第二从芯片320和第三从芯片330中的每个可以具有与第一半导体芯片200的存储容量相同的存储容量。因此，第一信号芯片垫311的数量、第二信号芯片垫321的数量和第三信号芯片垫331的数量可以分别与第二信号垫212的数量、第三信号垫213的数量和第四信号垫214的数量容易地对应。第一信号芯片垫311、第二信号芯片垫321和第三信号芯片垫331可以使它们的布置分别与第二信号垫212、第三信号垫213和第四信号垫214容易地对应。因此，第一从芯片310、第二从芯片320和第三从芯片330可以容易地电连接到第一半导体芯片200。

[0043] 根据示例实施例，可以调整信号垫211、212、213和214的布置以防止信号连接器510、520、530和540之间的电短路。如图1A、图1B和图1C中所示，当在平面图中观看时，第一信号连接器510可以在第二方向D2上从第一信号垫211延伸，并且第二信号连接器520、第三信号连接器530和第四信号连接器540中的每个可以在第一方向D1上分别从第二信号垫
212、第三信号垫213和第四信号垫214延伸。当在平面图中观看时，第一信号垫211可以比第二信号垫212、第三信号垫213和第四信号垫214靠近第一半导体芯片200的第一侧表面
200b。因此，第一信号连接器510可以与第二信号连接器520、第三信号连接器530和第四信号连接器540分隔开，这种布置可以防止第一信号连接器510与第二信号连接器520、第三信号连接器530和第四信号连接器540的电短路。第四信号垫214可以比第二信号垫212和第三信号垫213靠近第一半导体芯片200的第一侧表面200b。第三信号垫213可以比第二信号垫
212靠近第一半导体芯片200的第一侧表面200b。因此，可以避免第二信号连接器520、第三信号连接器530和第四信号连接器540之间的电短路。

[0044] 根据示例实施例，可以调整信号垫211、212、213和214之间的间隔以防止信号连接器510、520、530和540之间的电短路。如图1C中所示，第一信号垫211和第四信号垫214可以以第一间隔A1彼此分隔开。第二信号垫212和第三信号垫213可以以第二间隔A2彼此分隔开。第三信号垫213和第四信号垫214可以以第三间隔A3彼此分隔开。将第三信号连接器530和第四信号连接器540彼此分离会构成挑战。在一些实施例中，第三间隔A3可以大于第一间隔A1和第二间隔A2中的每个。然后，第三信号连接器530和第四信号连接器540可以容易地彼此分隔开，这种构造可以防止第三信号连接器530与第四信号连接器540之间的电短路。当在平面图中观看时，第一信号连接器510可以在第二方向D2上从第一信号垫211延伸。因此，第一信号连接器510可以更容易地与第二信号连接器520、第三信号连接器530和第四信号连接器540分隔开。第一间隔A1可以比第二间隔A2和第三间隔A3中的每个小。因此，第三间隔A3可以足够大以防止第三信号连接器530与第四信号连接器540之间的接触。信号垫
211、212、213和214之间的间隔可以进行各种改变。

[0045] 第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以沿着第一方向D1彼此对齐。参照图1A，多个第一信号垫211可以与第三方向D3平行且彼此对齐地设置。可以设置多个第二信号垫212。多个第二信号垫212可以与第三方向D3平行且彼此对齐。多个第三信号垫213可以与第三方向D3平行且彼此对齐地设置。多个第四信号垫214可以与第三方向D3平行且彼此对齐地设置。信号垫211、212、213和214的平面布置可以进行改变。

[0046] 第一半导体芯片200中的集成电路部分250可以具有各种布置。例如，当在平面图中观看时，集成电路部分250可以被示出为与第一信号垫211和第四信号垫214等叠置。

[0047] 电源/接地垫219可以比信号垫211、212、213和214靠近第一半导体芯片200的第二侧表面200c、第三侧表面200d和第四侧表面200e中的一个。

[0048] 如图1A、图1B和图1D中所示，第一电源/接地连接器610可以设置在第一半导体芯片200的第二区域R2的顶表面200a上，并且结合到电源/接地垫219。

[0049] 第二电源/接地连接器620可以设置在第一从芯片310上，并且结合到第一电源/接地芯片垫319。第二电源/接地连接器620可以结合到电源/接地连接垫119中的一个。第二电源/接地连接器620可以与第一半导体芯片200分隔开。第一从芯片310可以不通过第一半导体芯片200的集成电路部分250而电接地或被提供电力。

[0050] 第三电源/接地连接器630可以设置在第二从芯片320上，并且结合到第二电源/接地芯片垫329。第三电源/接地连接器630可以结合到电源/接地连接垫119中的一个。第三从芯片330可以在其上设置有结合到第三电源/接地芯片垫339的第四电源/接地连接器640。第四电源/接地连接器640可以结合到电源/接地连接垫119中的一个。第三电源/接地连接器630和第四电源/接地连接器640可以与第一半导体芯片200分隔开。第二从芯片320和第三从芯片330可以不通过第一半导体芯片200的集成电路部分250而结合到基底100的电源/接地连接垫119。电源/接地垫219、第一电源/接地芯片垫319、第二电源/接地芯片垫329和第三电源/接地芯片垫339以及第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640可以在电连接和布置方面进行各种改变。

[0051] 第一粘合层410可以置于基底100与第一半导体芯片200之间。第二粘合层420可以设置在第一从芯片310与第一半导体芯片200的第二区域R2的顶表面200a之间。第二粘合层420可以沿着第一从芯片310的底表面延伸。第一电源/接地连接器610可以穿透第二粘合层
420。第二粘合层420可以不延伸到第一半导体芯片200的第一区域R1上，从而使信号垫211、
212、213和214暴露。第三粘合层430可以置于第一从芯片310与第二从芯片320之间。第四粘合层440可以置于第二从芯片320与第三从芯片330之间。粘合层410、420、430和440可以包括绝缘聚合物。

[0052] 模制层800可以设置在基底100上以覆盖第一半导体芯片200、第二半导体芯片300、第一信号连接器510、第二信号连接器520、第三信号连接器530、第四信号连接器540、第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640。模制层800可以包括诸如环氧基模塑料的绝缘聚合物。

[0053] 堆叠的第二半导体芯片300的数量可以进行各种改变。例如，可以省略第二从芯片320和第三从芯片330中的一个或更多个。当省略第二从芯片320时，可以不设置第三信号垫
213、第三信号连接器530和第三电源/接地连接器630。同样地，当省略第三从芯片330时，可以不设置第四信号垫214、第四信号连接器540和第四电源/接地连接器640。

[0054] 图2A例示了示出根据另一示例实施例的半导体封装件2的沿着图1A的线I-I'截取的剖视图。图2B例示了示出图2A的部分Z'的放大图。在下文中可以不重复以上阐述的描述。

[0055] 参照图1A、图2A和图2B，半导体封装件2可以包括基底100、第一半导体芯片200、第二半导体芯片300和模制层800(如图1B中所示)。第二半导体芯片300除了包括第一从芯片310、第二从芯片320和第三从芯片330之外，还可以包括第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370。基底100、第一半导体芯片200以及第一从芯片310、第二从芯片320和第三从芯片330可以与上面参照图1A至图1E描述的基底100、第一半导体芯片200以及第一从芯片310、第二从芯片320和第三从芯片330基本相同。第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370中的每个可以具有与第一半导体芯片200的尺寸和形状相同的尺寸和形状。第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370中的每个可以具有与第一半导体芯片200的存储容量相同的存储容量。

[0056] 第一半导体芯片200除了具有第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214之外，还可以具有第五信号垫215、第六信号垫216、第七信号垫217和第八信号垫218。如图2B中所示，第五信号垫215、第六信号垫216、第七信号垫217和第八信号垫218可以通过第一半导体芯片200的内部布线260电连接到集成电路部分250。第五信号连接器550可以设置在第四从芯片340上，并且结合到第五信号垫215和第四从芯片340的信号芯片垫341。第六信号连接器560可以结合到第六信号垫216和第五从芯片350的信号芯片垫351。
第七信号连接器570可以结合到第七信号垫217和第六从芯片360的信号芯片垫361。第八信号连接器580可以结合到第八信号垫218和第七从芯片370的信号芯片垫371。第四从芯片
340、第五从芯片350、第六从芯片360和第七从芯片370可以通过第一半导体芯片200的集成电路部分250与基底100进行信号通信。第五信号连接器550、第六信号连接器560、第七信号连接器570和第八信号连接器580可以是键合引线。

[0057] 如图2A中所示，第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370可以具有相应的电源/接地芯片垫349、359、369和379，电源/接地芯片垫349、359、369和379中的每个电连接到第五电源/接地连接器650、第六电源/接地连接器660、第七电源/接地连接器670和第八电源/接地连接器680中的对应的一个。第五电源/接地连接器650、第六电源/接地连接器660、第七电源/接地连接器670和第八电源/接地连接器680可以结合到电源/接地连接垫119。第五电源/接地连接器650、第六电源/接地连接器660、第七电源/接地连接器670和第八电源/接地连接器680可以是键合引线。第一从芯片310、第二从芯片320、第三从芯片330、第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370可以不通过第一半导体芯片200的集成电路部分250而电接地或被提供电力。

[0058] 图2C例示了示出根据另一示例实施例的半导体封装件3沿着图1A的线I-I'截取的剖视图。在下文中可以不重复以上阐述的描述。

[0059] 参照图2C，半导体封装件3可以包括基底100、第一半导体芯片200、第二半导体芯片300、第一信号连接器510、第二信号连接器520、第三信号连接器530、第四信号连接器540、第五信号连接器550、第六信号连接器560、第七信号连接器570、第八信号连接器580、第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630、第四电源/接地连接器640、第五电源/接地连接器650、第六电源/接地连接器660、第七电源/接地连接器670、第八电源/接地连接器680以及模制层800。基底100、第一半导体芯片200、第一从芯片310、第二从芯片320、第三从芯片330、第一信号连接器510、第二信号连接器520、第三信号连接器530、第四信号连接器540、第一电源/接地连接器610、第二电源/接地连接器
620、第三电源/接地连接器630以及第四电源/接地连接器640可以与上面参照图1A至图1E描述的基底100、第一半导体芯片200、第一从芯片310、第二从芯片320、第三从芯片330、第一信号连接器510、第二信号连接器520、第三信号连接器530、第四信号连接器540、第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630以及第四电源/接地连接器640基本相同。

[0060] 当在平面图中观看时，第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370中的每个可以从第三从芯片330在第一方向D1上偏移。第五信号连接器550可以结合到第三从芯片330的信号芯片垫331并结合到第四从芯片340的信号芯片垫341。第四从芯片340可以通过第三从芯片330和第四信号连接器540结合到第一半导体芯片200的集成电路部分250。同样地，第六信号连接器560、第七信号连接器570和第八信号连接器580可以分别结合到第五从芯片350、第六从芯片360和第七从芯片370。第五从芯片350、第六从芯片360和第七从芯片370中的每个可以通过第三从芯片330和第四信号连接器540结合到第一半导体芯片200的集成电路部分250。

[0061] 图3例示了示出根据另一示例实施例的半导体封装件4的沿着图1A的线I-I'截取的剖视图。在下文中可以不重复以上阐述的描述。

[0062] 参照图1A和图3，半导体封装件4除了包括基底100、第一半导体芯片200、第二半导体芯片300和模制层800之外，还可以包括第一绝缘图案710、第二绝缘图案720和第三绝缘图案730和第四绝缘图案740。第一绝缘图案710、第二绝缘图案720和第三绝缘图案730和第四绝缘图案740可以包括绝缘聚合物(例如，环氧基聚合物)。第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540以及第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640可以是布线图案。

[0063] 第一绝缘图案710可以设置在基底100上以覆盖第一半导体芯片200的第一侧表面200b和第二侧表面200c以及顶表面200a的一部分。第一绝缘图案710可以使信号垫211、
212、213和214以及电源/接地连接垫119暴露。

[0064] 第一信号连接器510和第一电源/接地连接器610可以设置在第一绝缘图案710上以覆盖第一绝缘图案710。例如，布线图案可以形成在第一绝缘图案710上，所述布线图案用作第一信号连接器510和第一电源/接地连接器610。布线图案可以包括诸如铜的金属。第一信号连接器510可以结合到第一信号垫211和信号连接垫111。第一电源/接地连接器610可以结合到电源/接地连接垫119中的一个并结合到电源/接地垫219。第一电源/接地连接器610可以与第一信号连接器510分隔开。

[0065] 第二绝缘图案720可以设置在基底100、第一半导体芯片200和第一绝缘图案710上，从而覆盖第一电源/接地连接器610和第一从芯片310的侧表面。第二绝缘图案720还可以延伸到第一从芯片310的顶表面的一部分上。第二绝缘图案720可以使第二信号垫212、第一信号芯片垫311、第一电源/接地芯片垫319和电源/接地连接垫119中的至少一个电源/接地连接垫暴露。第二信号连接器520和第二电源/接地连接器620可以设置在第二绝缘图案720上。例如，布线图案可以形成在第二绝缘图案720上，所述布线图案用作第二信号连接器
520和第二电源/接地连接器620。第二信号连接器520可以结合到第二信号垫212并结合到第一信号芯片垫311。第二电源/接地连接器620可以结合到电源/接地连接垫119中的一个并结合到第一电源/接地芯片垫319。第二电源/接地连接器620可以与第二信号连接器520分隔开。

[0066] 第三绝缘图案730可以设置在基底100和第一半导体芯片200上，从而覆盖第二信号连接器520和第二电源/接地连接器620。第三绝缘图案730还可以延伸到第二从芯片320的顶表面的一部分上。第三绝缘图案730可以使第三信号垫213、第二信号芯片垫321、第二电源/接地芯片垫329和电源/接地连接垫119中的至少一个电源/接地连接垫暴露。第三信号连接器530和第三电源/接地连接器630可以设置在第三绝缘图案730上以覆盖第三绝缘图案730。例如，布线图案可以形成在第三绝缘图案730上，所述布线图案用作第三信号连接器530和第三电源/接地连接器630。第三信号连接器530可以结合到第三信号垫213并结合到第二信号芯片垫321。第三电源/接地连接器630可以结合到电源/接地连接垫119中的一个并结合到第二电源/接地芯片垫329。第三电源/接地连接器630可以与第三信号连接器530分隔开。

[0067] 第四绝缘图案740可以设置在基底100和第一半导体芯片200上以覆盖第三信号连接器530和第三电源/接地连接器630。第四绝缘图案740可以使第四信号垫214、第三信号芯片垫331、第三电源/接地芯片垫339以及电源/接地连接垫119中的至少一个电源/接地连接垫暴露。第四信号连接器540和第四电源/接地连接器640可以设置在第四绝缘图案740上。在示例实施例中，布线图案可以形成在第四绝缘图案740上，所述布线图案可以用作第四信号连接器540和第四电源/接地连接器640。第四信号连接器540可以结合到第四信号垫214并结合到第三信号芯片垫331。第四电源/接地连接器640可以结合到电源/接地连接垫119中的一个并结合到第三电源/接地芯片垫339。第四电源/接地连接器640可以与第四信号连接器540分隔开。

[0068] 基底100、第一半导体芯片200、第二半导体芯片300和模制层800可以与上面参照图1A至图1E描述的基底100、第一半导体芯片200、第二半导体芯片300和模制层800基本相同。

[0069] 图4A例示了示出根据另一示例实施例的半导体封装件5的平面图。图4B例示了沿着图4A的线I-I'截取的剖视图。图4C例示了沿着图4A的线II-II'截取的剖视图。图4D例示了示出图4C的部分Z″的放大图。在下文中可以不重复以上阐述的描述。

[0070] 参照图4A至图4B，半导体封装件5可以包括基底100、第一半导体芯片200、第二半导体芯片300和模制层800。基底100、第一半导体芯片200、第二半导体芯片300和模制层800可以与上面参照图1A至图1E描述的基底100、第一半导体芯片200、第二半导体芯片300和模制层800基本相同。

[0071] 当在平面图中观看时，第一半导体芯片200可以包括第一区域R1、第二区域R2和第三区域R3。第一区域R1可以比第二区域R2靠近第一半导体芯片200的第一侧表面200b。第三区域R3可以比第二区域R2靠近第一半导体芯片200的第三侧表面200d。

[0072] 第二半导体芯片300可以设置在第一半导体芯片200的第二区域R2上。当在平面图中观看时，第二半导体芯片300可以从第一半导体芯片200在第一方向D1上偏移。如图4A和图4C中所示，第二半导体芯片300还可以从第一半导体芯片200在第三方向D3上偏移。第二半导体芯片300可以使第一半导体芯片200的第一区域R1和第三区域R3的顶表面200a暴露。第二半导体芯片300可以覆盖第一半导体芯片200的第二区域R2。

[0073] 第一半导体芯片200可以包括第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214以及电源/接地垫219。第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以设置在第一半导体芯片200的第一区域R1和第三区域R3上。位于第一半导体芯片200的第一区域R1上的第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以分别具有与上面参照图1A至图1E描述的第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214的布置和电连接相同的布置和电连接。下面描述位于第一半导体芯片200的第三区域R3上的信号垫211、212、213和214的布置和电连接。

[0074] 如图4C和图4D中所示，第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以暴露在第一半导体芯片200的第三区域R3的顶表面200a上。当在平面图中观看时，位于第一半导体芯片200的第三区域R3上的第一信号垫211可以比第二信号垫212、第三信号垫213和第四信号垫214靠近第一半导体芯片200的第三侧表面200d。第四信号垫214可以比第二信号垫212和第三信号垫213靠近第一半导体芯片200的第三侧表面200d。第三信号垫213可以比第二信号垫212靠近第一半导体芯片200的第三侧表面200d。第一信号垫211与第四信号垫214之间的间隔B1可以比第二信号垫212与第三信号垫213之间的间隔B2以及第三信号垫213与第四信号垫214之间的间隔B3小。第三信号垫213与第四信号垫214之间的间隔B3可以比第一信号垫211与第四信号垫214之间的间隔B1以及第二信号垫212与第三信号垫213之间的间隔B2大。如图4D中所示，第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以通过内部布线260结合到集成电路部分250。第二信号垫212、第三信号垫213和第四信号垫214可以通过集成电路部分250电连接到第一信号垫211。

[0075] 第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540可以设置在第一半导体芯片200的第一区域R1和第三区域R3上。第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540可以使它们的电连接分别与上面参照图1A至图1E描述的第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540的电连接一致。例如，第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540可以分别结合到第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214。

[0076] 第一半导体芯片200可以不仅通过位于第一区域R1上的第一信号垫211，而且通过位于第三区域R3上的第一信号垫211电连接到基底100。在这样的构造中，可以自由地布置和设计第一半导体芯片200内的集成电路部分250和内部布线260。

[0077] 第一从芯片310可以不仅通过位于第一区域R1上的第二信号垫212，而且通过位于第三区域R3上的第二信号垫212电连接到第一半导体芯片200。第二从芯片320可以通过位于第一区域R1上的第三信号垫213和位于第三区域R3上的第三信号垫213电连接到第一半导体芯片200。第三从芯片330可以通过位于第一区域R1上的第四信号垫214和位于第三区域R3上的第四信号垫214电连接到第一半导体芯片200。因此，可以更自由地布置和设计第一从芯片310、第二从芯片320和第三从芯片330中的每个内的集成电路部分。

[0078] 电源/接地垫219可以设置为与第一半导体芯片200的第二侧表面200c和第四侧表面200e中的一个相邻。第一半导体芯片200可以通过第一电源/接地连接器610结合到基底100的电源/接地连接垫119。第一电源/接地芯片垫319、第二电源/接地芯片垫329和第三电源/接地芯片垫339以及第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640可以与上面参照图1A至图1C描述的第一电源/接地芯片垫319、第二电源/接地芯片垫329和第三电源/接地芯片垫339以及第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640具有基本相同的电连接。

[0079] 第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540以及第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640可以是键合引线。在另一实施方式中，第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540以及第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640中的一个或更多个可以形成为如上面参照图3描述的布线图案。

[0080] 通过总结和回顾，随着电子工业的发展，越来越希望半导体芯片具有高性能和紧凑的集成电路。

[0081] 如上所述，实施例涉及一种包括堆叠的半导体芯片的半导体封装件。

[0082] 实施例可以提供一种紧凑的半导体封装件。

[0083] 实施例可以提供一种具有高性能的半导体封装件。

[0084] 根据实施例，从芯片可以堆叠在第一半导体芯片上。因此，半导体封装件变得紧凑。第一半导体芯片可以具有与从芯片的尺寸和存储容量相同的尺寸和存储容量。因此，从芯片可以容易地通过连接器电连接到第一半导体芯片的集成电路部分。可以以高产率来制造第一半导体芯片和从芯片。

[0085] 在这里已经公开了示例实施例，虽然采用了特定的术语，但是使用它们并将仅以一般的和描述性的含义来对它们进行解释，而不是为了限制的目的。在一些情形下，如本领域的普通技术人员将清楚的是，自提交本申请之时起，除非另外明确指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离权利要求书中阐述的本发明的精神和范围的情况下，可以做出形式上和细节上的各种变化。

标题	发布/更新时间	阅读量
半导体封装件	2020-05-08	395
一种集成电路卡结构	2020-05-08	667
集成电路（IC）芯片装置	2020-05-08	644
包含划道的半导体芯片	2020-05-08	855
一种显示基板、制备方法及其相关转移方法	2020-05-08	993
半导体封装件及其制造方法以及制造再分布结构的方法	2020-05-11	714
扇出型半导体封装件	2020-05-08	390
一种上转换光转换型LED的结温测量方法	2020-05-08	408
一种半导体功率测试夹具	2020-05-08	659
SIP模组和电子设备	2020-05-08	764

半导体封装件

半导体封装件

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：