提升存储器效率的电路与方法专利检索-电路电路专利检索查询-专利查询网

提升 存储器效率的电路与方法

阅读：898发布：2023-01-26

专利汇可以提供提升存储器效率的电路与方法专利检索，专利查询，专利分析的服务。并且本发明实施例涉及提升存储器效率的电路与方法。一种电路包含：第一节点，其用于接收第一电流；第一电阻元件，其接收所述第一电流的第一分支电流；数个第一晶体管，其各包含连接到所述第一电阻元件的第二端的第一端子；第二电阻元件，其连接到所述第一节点且接收所述第一电流的第二分支电流；第二节点，其用于接收第二电流；第二晶体管，其包含第一端子，所述第二晶体管的所述第一端子连接到所述第二节点且接收所述第二电流的第一分支电流；第三电阻元件，其连接到所述第二节点且接收所述第二电流的第二分支电流；其中通过所述第二电阻元件的电阻及所述第三电阻元件的电阻来调整所述第一电流的温度系数。，下面是提升存储器效率的电路与方法专利的具体信息内容。

权利要求

1.一种电路，其包括：
第一节点，其用于接收第一电流；
第一电阻元件，其包含第一端及第二端，所述第一端连接到所述第一节点且接收所述第一电流的第一分支电流，所述第一分支电流具有第一量值；
数个第一晶体管，其各包含连接到所述第一电阻元件的所述第二端的第一端子；
第二电阻元件，其连接到所述第一节点且接收所述第一电流的第二分支电流，所述第二分支电流具有第二量值，所述第二电阻元件为可调电阻元件；
第二节点，其用于接收具有相同于所述第一电流的量值的第二电流，所述第二节点及所述第一节点保持相等电位；
第二晶体管，其包含第一端子，所述第二晶体管的所述第一端子连接到所述第二节点且接收所述第二电流的第一分支电流，所述第二电流的所述第一分支电流具有所述第一量值；及
第三电阻元件，其连接到所述第二节点且接收所述第二电流的第二分支电流，所述第二分支电流具有所述第二量值，所述第三电阻元件为可调电阻元件；
其中通过所述第二电阻元件的电阻及所述第三电阻元件的电阻来调整所述第一电流的温度系数。

说明书全文

提升存储器效率的电路与方法

技术领域

[0001] 本发明实施例涉及一种提升存储器效率的电路与方法。

背景技术

[0002] 半导体装置用于包含蜂窝式电话及个人计算装置的电子应用的集成电路中。熟知半导体装置为存储元件，例如磁阻性随机存取存储器(MRAM)、电阻性随机存取存储器(RRAM)、快闪存储器等等。可在写入操作或读取操作期间经由字线来存取半导体存储元件。

发明内容

[0003] 根据本发明的实施例，一种电路包括：第一节点，其用于接收第一电流；第一电阻元件，其包含第一端及第二端，所述第一端连接到所述第一节点且接收所述第一电流的第一分支电流，所述第一分支电流具有第一量值；数个第一晶体管，其各包含连接到所述第一电阻元件的所述第二端的第一端子；第二电阻元件，其连接到所述第一节点且接收所述第一电流的第二分支电流，所述第二分支电流具有第二量值，所述第二电阻元件为可调电阻元件；第二节点，其用于接收具有相同于所述第一电流的量值的第二电流，所述第二节点及所述第一节点保持相等电位；第二晶体管，其包含第一端子，所述第二晶体管的所述第一端子连接到所述第二节点且接收所述第二电流的第一分支电流，所述第二电流的所述第一分支电流具有所述第一量值；及第三电阻元件，其连接到所述第二节点且接收所述第二电流的第二分支电流，所述第二分支电流具有所述第二量值，所述第三电阻元件为可调电阻元件；其中通过所述第二电阻元件的电阻及所述第三电阻元件的电阻来调整所述第一电流的温度系数。

[0004] 根据本发明的实施例，一种半导体装置包括：存储器阵列；及调变电路，其经配置以在所述存储器阵列的读取操作期间产生具有正温度系数的第一电压及在所述存储器阵列的写入操作期间产生具有负温度系数的第二电压，所述调变电路包括：第一节点，其用于接收第一电流；第一电阻元件，其包含第一端及第二端，所述第一端连接到所述第一节点且接收所述第一电流的第一分支电流，所述第一分支电流具有正温度系数；数个第一晶体管，其各包含连接到所述第一电阻元件的所述第二端的第一端子；及第二电阻元件，其连接到所述第一节点且接收所述第一电流的第二分支电流，所述第二分支电流具有负温度系数，其中所述第二电阻元件为可调电阻元件，所述第二电阻元件经调整以在所述读取操作期间产生具有所述正温度系数的所述第一电压及在所述写入操作期间产生具有所述负温度系数的所述第二电压。

[0005] 根据本发明的实施例，一种方法包括：提供调变电路，所述调变电路经配置以产生温度相依电压且提供所述温度相依电压到存储器阵列；确定所述存储器阵列的操作模式；响应于所述存储器阵列的读取操作而提供具有正温度系数的第一电压到所述存储器阵列；
及响应于所述存储器阵列的写入操作而提供具有负温度系数的第二电压到所述存储器阵列。
附图说明

[0006] 在结合附图阅读时，从以下详细描述最佳理解本揭露的方面。应注意，根据行业标准做法，各种构件未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种构件的尺寸。

[0007] 图1为根据本揭露的实施例的半导体装置的图式。

[0008] 图2为绘示根据本揭露的一些实施例的图1中所展示的温度系数调变(TCM)电路的输出电压VREF的温度相依性的图式。

[0009] 图3A为根据本揭露的一些实施例的图1中所展示的TCM电路的电路图。

[0010] 图3B为根据本揭露的一些实施例的图1中所展示的TCM电路中的例示性可变电阻元件的图式。

[0011] 图4为绘示输出电压VREF的模拟结果的图式。

[0012] 图5A及5B为根据本揭露的其他实施例的半导体装置的图式。

[0013] 图6为展示根据本揭露的一些实施例的操作存储器装置的方法的流程图。

具体实施方式

[0014] 以下揭露提供用于实施所提供标的的不同特征的诸多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露。当然，此些仅为实例且不意在限制。例如，在以下描述中，使第一构件形成于第二构件上方或第二构件上可包含其中形成直接接触的所述第一构件及所述第二构件的实施例，且也可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复是为了简单及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。

[0015] 此外，为便于描述，空间相对术语(例如“下面”、“下方”、“下”、“上方”、“上”及其类似者)在本文中可用于描述元件或构件与另一(些)元件或构件的关系，如图中所绘示。空间相对术语除涵盖图中所描绘的定向之外，还意欲涵盖装置在使用或操作中的不同定向。可依其他方式定向设备(旋转90度或依其他定向)且也可因此解译本文中所使用的空间相对描述词。

[0016] 尽管阐述本揭露的广泛范围的数字范围及参数为近似值，但应尽可能精确地报告具体实例中所阐述的数值。然而，任何数值固有地含有由各自试验测量中所见的标准差必然所致的特定误差。此外，如本文中所使用，术语“约”一般意味着在给定值或范围的10％、5％、1％或0.5％内。替代地，如一般技术人员所考量，术语“约”意味着在平均值的可接受标准差内。除在操作/工作实例中之外，或除非另有明确说明，否则本文中所揭露的所有数值范围、数量、值及百分比(例如材料数量、持续时间、温度、操作条件、数量比及其类似者的数值范围、数量、值及百分比)应被理解为在所有例项中由术语“约”修饰。因此，除非有相反指示，否则本揭露及附随权利要求书中所阐述的数值参数为可根据期望变动的近似值。至少，各数值参数至少应根据所报告的有效数字的位数且通过应用普通舍入技术来解释。范围在本文中可表示为自一端点到另一端点或介于两个端点之间。除非另有说明，否则本文中所揭露的所有范围包含端点。

[0017] 在一些既有存储器装置中，字线需要保持高电压电平以为最坏情况做准备，其导致相对较高功耗。此外，恒定高电压电平会影响包含金属氧化物半导体场效晶体管(MOSFET)(其具有时间相依介电质崩溃(TDDB)性质)的存储装置的可靠性。因此，可期望具有一种提升存储器效率的电路及方法。

[0018] 图1为根据本揭露的实施例的半导体装置10的图式。参考图1，半导体装置10包含存储器阵列100、调节器200及温度系数调变(TCM)电路300。为简洁起见，存储器阵列100仅由电容器Cload_WL及字线驱动器102绘示。字线驱动器102可用于驱动连接到存储器阵列100中的行存储器单元(图中未展示)的导电路径。电容器Cload_WL可被视为连接字线驱动器102的导电路径的负载。存储器阵列100可包括多个字线驱动器用于驱动连接到存储器阵列100中的存储器单元的多个导电路径。

[0019] TCM电路300经配置以产生输出电压VREF且在输出端D处提供输出电压VREF到调节器200。输出电压VREF响应于存储器阵列100的操作模式而切换于正温度系数与负温度系数之间。具体来说，TCM电路300在存储器阵列100的读取操作期间产生具有正温度系数的第一输出电压VREF及在存储器阵列100的写入操作期间产生具有负温度系数的第二输出电压VREF。
就正温度系数来说，第一输出电压VREF随温度升高而增大，且反之亦然。相比来说，就负温度系数来说，第二输出电压VREF随温度降低而增大，且反之亦然。将参考图3A来详细讨论TCM电路300。

[0020] 调节器200经配置以响应于在读取操作期间由TCM电路300产生的第一输出电压VREF而提供第一调节电压VRWL及响应于在写入操作期间由TCM电路300产生的第二输出电压VREF而提供第二调节电压VRWL。在本实施例中，调节器200可为线性调节器，例如低压降(LDO)调节器。LDO调节器可产生接近LDO调节器的供应电压的稳定输出电压。根据一些实施例，调节器200包含比较器202、晶体管P及包含电阻元件Rx及Ry的电压分压器。

[0021] 比较器202的第一输入端子(反相端子)自TCM电路300接收输出电压VREF。比较器202的第二输入端子(非反相端子)连接到电阻元件Rx与Ry之间的抽头。在本实施例中，比较器202包含具有A1的增益的运算放大器。

[0022] 晶体管P包含p沟道金属氧化物半导体(PMOS)晶体管。晶体管P的栅极接收比较器202的输出。晶体管P的源极接收电源电压Vdd。晶体管P的漏极连接到电阻元件Rx的第一端。
调节器200在晶体管P的漏极端子处提供调节电压VRWL。晶体管P可充当可调电阻器：栅极相对于源极变得越负，源极-漏极电阻变得越小以导致从Vdd朝向漏极流动的较高电流。因此，调节电压VRWL随输出电压VREF增大而增大，且反之亦然。

[0023] 电压分压器连接于晶体管P的漏极与参考电压电平(接地)之间。电阻元件Rx的第二端连接到抽头。电阻元件Ry的第一端也连接到抽头。电阻元件Ry的第二端连接到接地。抽头电压V1及调节电压VRWL遵守以下方程式：

[0024]

[0025] 比较器202比较电压VREF与抽头电压V1。如先前所讨论，调节电压VRWL随输出电压VREF增大而增大，且反之亦然。因此，调节电压VRWL也如输出电压VREF般为温度相依的。因此，调节电压VRWL在存储器阵列100的读取操作期间具有正温度系数及在存储器阵列100的写入操作期间具有负温度系数。

[0026] 存储器阵列100包含数个驱动器及存储器单元阵列。为方便起见，仅展示由电容器Cload_WL及字线驱动器102表示的存储器单元。字线驱动器102响应于来自调节器200的调节电压VRWL而在相关联字线上提供电压VWL以促进选定单元Cload_WL的存取操作(由ILOAD表示)。类似地，电压VWL也如调节电压VRWL及输出电压VREF般为温度相依的。此外，电压VWL在存储器阵列100的读取操作期间具有正温度系数及在存储器阵列100的写入操作期间具有负温度系数。

[0027] 图2为绘示根据本揭露的一些实施例的图1中所展示的TCM电路300的输出电压VREF的温度相依性的图式。参考图2，线21及线22表示分别在存储器的读取操作及写入操作期间的不同温度(以摄氏度为单位)处的输出电压VREF或电压VWL(VREF/VWL)。线21具有正斜率，其意味着VREF/VWL在存储器的读取操作期间具有正温度系数(PTC)。线22具有负斜率，其意味着VREF/VWL在存储器的写入操作期间具有负温度系数(NTC)。与使字线电压VWL保持相对较高电平的既有方法相比，具有可切换于PTC与NTC之间的VREF/VWL的半导体装置10达成高效率功率管理。例如，存储器阵列100可包含自旋转移力矩(STT)MRAM，其使用自旋对准及极化电子来直接改变磁域。具体来说，在STT-MRAM中，可使用自旋极化电流来修改或翻转磁穿隧接面中的自由磁性层的定向。可通过使电流通过固定磁性层来产生自旋极化电流。接着，自旋极化电流中的电子可由固定磁性层自旋对准及极化。当自旋极化电流通过自由磁性层时，自旋极化电流中的电子的角动量可改变自由磁性层的定向。在STT MRAM的存取操作期间可能出现关于温度的两个问题。

[0028] 关于存储器的读取操作，穿隧磁阻(TMR)在高温处减小，且因此减小读取边际。因此，在存储器的读取操作期间，需要较高输出电压VREF来增大较高温度处的读取边际。因此，在读取操作期间，TCM电路300经布置以产生具有正温度系数的电压VREF及VWL(即，图2中的线21)以在温度改变到较高温度时增大读取边际。应注意，线21具有正斜率，因此，电压VREF及VWL展现正温度系数。

[0029] 关于存储器的写入操作，存储器的MTJ易于在高温(例如125℃)处翻转且变得难以在低温(例如-40℃)处翻转，因为能量阻障(Eb)随温度升高而减小。因此，在存储器的写入操作期间，在较低温度处需要较高输出电压VREF。因此，在写入操作期间，TCM电路300经布置以产生具有负温度系数的电压VREF及VWL(即，图2中的线22)以在温度改变到较低温度时易于写入操作。应注意，线22具有负斜率，因此，电压VREF及VWL展现负温度系数。

[0030] 图3A为根据本揭露的一些实施例的图1中所绘示的TCM电路300的电路图。TCM电路300在PTC模式中操作且响应于存储器阵列100的读取操作而产生PTC VREF，及在NTC模式中操作且响应于存储器阵列100的写入操作而产生NTC VREF。参考图3A，TCM电路300包含第一部分310、第二部分320、输出级330及比较器302。

[0031] 第一部分310包含晶体管P1、第一电阻元件314、第二电阻元件316及多个第一晶体管QA。在本实施例中，晶体管P1包含PMOS晶体管。晶体管P1的栅极连接到比较器302的输出端C。晶体管P1的源极接收供应电压Vdd。晶体管P1漏极连接到第一节点A，第一节点A继而连接到比较器302的输入端子。晶体管P1在接通时将具有量值I的第一电流311从Vdd传导向第一节点A。第一电流311在第一节点A处被分成具有第一量值I1的第一分支电流313及具有第二量值I2的第二分支电流315。在实施例中，比较器302包含运算放大器。理想地，无电流流入到比较器302的输入端子中。因此，I＝I1+I2。

[0032] 第一分支电流313流动通过第一电阻元件314而朝向第一晶体管QA。在本实施例中，各第一晶体管QA包含正-负-正(pnp)型晶体管。另外，第一晶体管QA的数目为N，N为大于一(1)的自然数。在实施例中，N为7或8。第一电阻元件314的第一端连接到第一节点A且接收第一分支电流313。第一电阻元件314的第二端连接到第一晶体管QA的发射极。各第一晶体管QA的基极及集电极一起连接到接地。因此，各第一晶体管QA的发射极电流为I1/N。第一电阻元件314具有电阻R1。

[0033] 第二分支电流315流动通过第二电阻元件316。第二电阻元件316连接于第一节点A与接地之间。第二电阻元件316具有电阻R2。

[0034] 除(例如)单一第二晶体管QB替换N个第一晶体管QA及第一电阻元件314之外，第二部分320的电路结构类似于第一部分310。第二晶体管QB具有大体上相同于第一晶体管QA的电特性。在本实施例中，第二晶体管QB还包含pnp型晶体管。第二晶体管QB的发射极连接到第二节点B，第二节点B继而连接到比较器302的另一输入端子。第二晶体管QB的基极及集电极一起连接到接地。除第二晶体管QB之外，第二部分320还包含第二电阻元件326。第二电阻元件326连接于第二节点B与接地之间，且具有相同于第一部分310中的第二电阻元件316的电阻R2。

[0035] 在第二部分320中，第二节点B接收具有相同于第一电流311的量值I的第二电流321。第二电流321在第二节点B处被分成第一分支电流323及第二分支电流325。第一分支电流323及第二分支电流325分别流动朝向第二晶体管QB及第二电阻元件326。由于比较器302用于使第一节点A及第二节点B保持相等电位，且进一步由于第二电阻元件326具有相同电阻R2，所以第二分支电流325具有相同于第一部分310中的第二分支电流315的量值I2。因此，流入到第二晶体管QB中的第一分支电流323具有相同于第一部分310中的第一分支电流313的量值I1。

[0036] 输出级330包含另一晶体管P1及第三电阻元件332。第三电阻元件332具有电阻R3且连接于节点D与接地之间。晶体管P1在被接通时将来自Vdd的电流IREF传导通过节点D而朝向第三电阻元件332。电流IREF具有相同于第一电流311及第二电流321的量值I。TCM电路300在节点D处提供输出电压VREF。

[0037] 第一部分310的第二电阻元件316及第二部分320的第二电阻元件326包含可变电阻器。可变电阻器促进输出电压VREF切换于正温度系数与负温度系数之间，如下文将讨论。

[0038] 第一部分310中的第一分支电流I1可通过应用克希何夫(Kirchhoff)定律来获得且表示为以下方程式(1)。

[0039]

[0040] 其中VA及VB分别表示第一节点A及第二节点B处的电压电平，且VEB1及VEB2分别表示第一晶体管QA及第二晶体管QB的发射极-基极电压。通过比较器302的功能，VA等于VB。

[0041] 此外，各第一晶体管QA中的集电极电流IC1及第二晶体管QB中的集电极电流IC2表示如下。

[0042]

[0043]

[0044] 其中，IS表示第一晶体管QA及第二晶体管QB的饱和电流，且VT表示第一晶体管QA及第二晶体管QB的热电压。

[0045] 由于第一晶体管QA的数目与第二晶体管QB的数目的比率为N，所以IC2大体上为IC1的N倍。以下方程式(3)展示将IC2除以IC1的结果。

[0046]

[0047] 通过取得两侧的自然对数来获得方程式(4)。

[0048] VEB2-VEB1＝VTln(N) 方程式(4)

[0049] 基于方程式(4)来将方程式(1)改写为：

[0050]

[0051] 热电压VT确定如下。

[0052]

[0053] 其中k表示波兹曼(Boltzmann)常数，T表示绝对温度，且q表示电子的电荷量。

[0054] 因此，热电压VT随温度T升高而增大，且因此具有正温度系数。在实施例中，热电压VT的温度系数为每摄氏度约0.075毫伏特(mV)。同样地，第一分支电流I1具有正温度系数，因为I1随热电压VT增大而增大。

[0055] 第一部分310中的第二分支电流I2可通过应用克希何夫定律来获得且表示为以下方程式(6)。

[0056]

[0057] 电压VEB2随温度升高而减小，且因此具有负温度系数。在实施例中，电压VEB2的温度系数为每摄氏度约-0.16mV。同样地，第二分支电流I2具有负温度系数，因为I2随电压VEB2增大而增大。

[0058] 可基于方程式(5)及(6)来将第一电流I计算如下：

[0059]

[0060] 基于方程式(7)来将输出电压VREF确定如下。

[0061]

[0062] 通过调整R3/R2及R2/R1的电阻比，输出电压VREF可具有正温度系数(PTC)、负温度系数(NTC)或零温度系数(ZTC)。R2/R1的电阻比决定输出电压VREF的温度系数为PTC、NTC或ZTC，而R3/R2的电阻比决定输出电压VREF的量值。就ZTC来说，输出电压VREF可为子带隙电压，其促进高效率功率管理。例如，在读取操作期间，控制器(图中未展示)可调电阻元件316及326以增大电阻R2以使输出电压VREF的温度系数为PTC。在写入操作期间，控制器可调整电阻元件316及326以减小电阻R2以使输出电压VREF的温度系数为NTC。

[0063] 与提供相对较高字线电压的一些既有方法相比，本揭露的TCM电路300的优点在于字线上的功耗效率更高且存储器阵列的写入效率及读取效率被最佳化。此外，由于调节电压VRWL及因此字线电压VWL未保持较高电压电平，所以可最小化跨宽温度范围的选定晶体管的栅极氧化物上的电压应力。实际上，可最小化对具有TDDB MOSFET的存储器的影响且可提升存储器的可靠性。

[0064] 在本揭露的一些实施例中，电阻元件316、326及332为可调电阻元件。TCM电路300中的第二电阻元件316、326的电阻R2及第三电阻元件332的电阻R3经编程/调整以切换输出电压VREF的温度相依性于PTC与NTC之间。因此，第二电阻元件316、326及第三电阻元件332用作可变电阻器，如图3中所绘示。

[0065] 图3B为图1中所展示的TCM电路300中的例示性可变电阻元件的图式。参考图3B，可变电阻元件(例如第二电阻元件316)包含串联连接于节点P与Q之间且由开关S1、S2及S3控制的多个电阻元件342。在本实施例中，各电阻元件342具有电阻R。在其他实施例中，电阻元件342可各具有不同电阻。在操作中，闭合开关S1、S2及S3越多，节点P与Q之间提供的所得电阻越小，且反之亦然。例如，如果无开关闭合，那么节点P与Q之间的所得电阻为3R。如果闭合一个开关，那么节点P与Q之间的所得电阻为2R。因此，在读取操作期间，可变电阻元件中的大量开关打开以提供相对较大电阻。在实施例中，R2与R1的比率为约10，其鉴于方程式(8)来呈现PTC VREF。相比来说，在写入操作期间，可变电阻元件中的大量开关闭合以提供相对较小电阻。在实施方案中，R2与R1的比率为约1，其呈现NTC VREF。

[0066] 图4为绘示输出电压VREF的模拟结果的图式。通过使用集成电路模拟过程(SPICE)模拟器来进行模拟。参考图4，线41到45展示从-40℃到125℃的温度范围内的具有不同温度系数的输出电压VREF。由线41、42、线43及线44、45表示的输出电压VREF分别具有NTC、ZTC及PTC。模拟结果表明，室温处的所要输出电压VREF为约618mV。

[0067] 图5A及5B分别为根据本揭露的其他实施例的半导体装置51及52的图式。参考图5A，除TCM电路300之外，半导体装置51还包含驱动电路500及存储器阵列600。

[0068] 驱动电路500包含晶体管N2。在本实施例中，晶体管N2包含PMOS晶体管。晶体管N2的栅极接收输出电压VREF。晶体管N2的漏极连接到位线608。晶体管N2的源极从电流源502接收电流。输出电压VREF控制从电流源502流动通过晶体管N2而朝向位线608的电流，且因此控制位线608上的位线电压。

[0069] 在本实施例中，存储器阵列600包含MRAM。为简洁起见，仅展示代表性MRAM单元。MRAM单元包含磁穿隧接面(MTJ)604及选择晶体管N1。MTJ 604包含由穿隧阻障层分离的两个铁磁层(固定层及自由层)。自由层连接到位线608。在本实施例中，选择晶体管N1包含NMOS晶体管。选择晶体管N1可为PMOS晶体管。选择晶体管N1的栅极接收字线612上的字线电压。选择晶体管N1的漏极连接到MTJ 604的固定层。选择晶体管N1的源极连接到源极线610。

[0070] 参考图5B，除(例如)晶体管N2为NMOS晶体管之外，半导体装置52类似于半导体装置51。晶体管N2的源极从电流源502接收电流。晶体管N2的漏极连接到源极线610。输出电压VREF控制从电流源502流动通过晶体管N2而朝向源极线610的电流，且因此控制源极线610上的源极线电压。

[0071] 在图5B中，存储器阵列600还包含MRAM。为简洁起见，仅展示代表性MRAM单元。MRAM单元包含磁穿隧接面(MTJ)604及选择晶体管N1。MTJ 604包含由穿隧阻障层分离的两个铁磁层(固定层及自由层)。自由层连接到位线608。在本实施例中，选择晶体管N1包含NMOS晶体管。选择晶体管N1可为PMOS晶体管。选择晶体管N1的栅极接收字线612上的字线电压。选择晶体管N1的漏极连接到MTJ 604的固定层。选择晶体管N1的源极连接到源极线610。

[0072] 在一些既有方法中，在读取操作期间，将恒定电压VREAD施加到与MRAM单元相关联的位线或源极线中的一个。在写入逻辑零(0)的写入操作期间，将恒定电压VDD施加到位线，且在写入逻辑(1)的写入操作期间，将恒定电压VDD施加到源极线。由于此些恒定电压VREAD及VDD为不与温度相依，所以此些既有方法无法像根据本揭露的半导体装置51及52般高效率管理功率。

[0073] 图6为展示根据本揭露的一些实施例的操作存储器装置的方法的流程图800。方法经配置以切换TCM电路的输出电压于正温度系数与负温度系数之间。

[0074] 参考图6，在操作2中，提供TCM电路。将TCM电路连接到存储器装置的存储器阵列。TCM电路经配置以产生温度相依电压。在实施例中，经由字线将温度相依电压提供到存储器阵列。在另一实施例中，经由位线将温度相依电压提供到存储器阵列。在又一实施例中，经由源极线将温度相依电压提供到存储器阵列。

[0075] 在操作4中，确定存储器阵列是否在读取模式中操作。如果为肯定的，那么在操作6中由TCM电路产生具有正温度系数的电压且将其提供到存储器阵列。

[0076] 如果在操作4中确定存储器阵列不在读取模式中操作，那么在操作8中进一步确定存储器阵列是否在写入模式中操作。如果为肯定的，那么在操作10中由TCM电路产生具有负温度系数的电压且将其提供到存储器阵列。如果为否定的，那么存储器阵列可处于空闲状态、保持状态处或在再新模式中操作。

[0077] 可频繁检查存储器阵列以确定其是否在存取模式(即，读取模式或写入模式)中操作。因此，在存储器通电时重复上述操作2、4、6、8及10。此外，操作4及8可交换顺序。

[0078] 在实施例中，通过使电流流动通过电阻元件来产生温度相依电压。电流包含具有正温度系数的第一分量(第一分支电流)及具有负温度系数的第二分量(第二分支电流)。第一分支电流流动通过具有第一电阻的第一电阻元件。第二分支电流流动通过具有第二电阻的第二电阻元件。可通过调整第二电阻与第一电阻的比率来切换温度相依电压于正温度系数与负温度系数之间。

[0079] 在一些实施例中，本揭露提供一种电路，其包括第一节点、第一电阻元件、数个第一晶体管、第二电阻元件、第二节点及第二晶体管。所述第一节点接收第一电流。所述第一电阻元件包含第一端及第二端。所述第一端连接到所述第一节点且接收所述第一电流的第一分支电流。所述第一分支电流具有第一量值。所述第一晶体管的各者包含连接到所述第一电阻元件的所述第二端的第一端子。所述第二电阻元件连接到所述第一节点且接收所述第一电流的第二分支电流。所述第二电阻元件为可调电阻元件。所述第二分支电流具有第二量值。所述第二节点接收第二电流。所述第二电流具有相同于所述第一电流的量值。所述第二节点及所述第一节点保持相等电位。所述第二晶体管包含第一端子。所述第二晶体管的所述第一端子连接到所述第二节点且接收所述第二电流的第一分支电流。所述第二电流的所述第一分支电流具有所述第一量值。所述第一电流的所述第一分支电流具有正温度系数，且所述第一电流的所述第二分支电流具有负温度系数。第三电阻元件连接到所述第二节点且接收所述第二电流的第二分支电流，所述第二分支电流具有所述第二量值，所述第三电阻元件为可调电阻元件。通过所述第二电阻元件的电阻及所述第三电阻元件的电阻来调整所述第一电流的所述温度系数。

[0080] 在一些实施例中，本揭露提供一种半导体装置，其包括存储器阵列及调变电路。所述调变电路经配置以在所述存储器阵列的读取操作期间产生具有正温度系数的第一电压及在所述存储器阵列的写入操作期间产生具有负温度系数的第二电压。所述调变电路包括第一节点、第一电阻元件、数个第一晶体管及第二电阻元件。所述第一节点接收第一电流。所述第一电阻元件包含第一端及第二端。所述第一端连接到所述第一节点且接收所述第一电流的第一分支电流。所述第一分支电流具有正温度系数。所述第一晶体管的各者包含连接到所述第一电阻元件的所述第二端的第一端子。所述第二电阻元件连接到所述第一节点且接收所述第一电流的第二分支电流。所述第二分支电流具有负温度系数。所述第二电阻元件为可调电阻元件，所述第二电阻元件经调整以在所述读取操作期间产生具有所述正温度系数的所述第一电压及在所述写入操作期间产生具有所述负温度系数的所述第二电压。

[0081] 在一些实施例中，本揭露提供一种方法，其包括：提供调变电路；确定存储器阵列的操作模式；响应于所述存储器阵列的读取操作而提供具有正温度系数的第一电压到所述存储器阵列；及响应于所述存储器阵列的写入操作而提供具有负温度系数的第二电压到所述存储器阵列。所述调变电路经配置以产生温度相依电压且提供所述温度相依电压到所述存储器阵列。

[0082] 上文已概述若干实施例的特征，使得所属领域的一般技术人员可较佳理解本揭露的方面。所属领域的一般技术人员应了解，其可易于将本揭露用作用于设计或修改用于实施相同目的及/或达成本文中所引入的实施例的相同优点的其他过程及结构的基础。所属领域的一般技术人员还应认知，此些等效建构不应背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下对本文作出各种改变、替代及更改。

[0083] 此外，本申请案的范围不意欲受限于本说明书中所描述的过程、机器、制造、物质组成、构件、方法及步骤的特定实施例。所属领域的一般技术人员将易于从本发明实施例的揭露内容了解，可根据本发明实施例来利用当前既有或以后开发的过程、机器、制造、物质组成、构件、方法或步骤，其执行大体上相同于本文中所描述的对应实施例的功能或达成大体上相同于本文中所描述的对应实施例的结果。因此，随附权利要求书意欲在其范围内包含此些过程、机器、制造、物质组成、构件、方法或步骤。

[0084] 符号说明

[0085] 2 操作

[0086] 4 操作

[0087] 6 操作

[0088] 8 操作

[0089] 10 半导体装置/操作

[0090] 21 线

[0091] 22 线

[0092] 41 线

[0093] 42 线

[0094] 43 线

[0095] 44 线

[0096] 45 线

[0097] 51 半导体装置

[0098] 52 半导体装置

[0099] 100 存储器阵列

[0100] 102 字线驱动器

[0101] 200 调节器

[0102] 202 比较器

[0103] 300 温度系数调变(TCM)电路

[0104] 302 比较器

[0105] 310 第一部分

[0106] 311 第一电流

[0107] 313 第一分支电流

[0108] 314 第一电阻元件

[0109] 315 第二分支电流

[0110] 316 第二电阻元件

[0111] 320 第二部分

[0112] 321 第二电流

[0113] 323 第一分支电流

[0114] 325 第二分支电流

[0115] 326 第二电阻元件

[0116] 330 输出级

[0117] 332 第三电阻元件

[0118] 342 电阻元件

[0119] 500 驱动电路

[0120] 502 电流源

[0121] 600 存储器阵列

[0122] 604 磁穿隧接面(MTJ)

[0123] 608 位线

[0124] 610 源极线

[0125] 612 字线

[0126] 800 流程图

[0127] A 第一节点

[0128] B 第二节点

[0129] C 输出端

[0130] Cload_WL 电容器

[0131] D 输出端/节点

[0132] I 量值

[0133] I1 第一量值/第一分支电流

[0134] I2 第二量值/第二分支电流

[0135] IREF 电流

[0136] N1 选择晶体管

[0137] N2 晶体管

[0138] P 晶体管/节点

[0139] P1 晶体管

[0140] QA 第一晶体管

[0141] QB 第二晶体管

[0142] R 电阻

[0143] R1 电阻

[0144] R2 电阻

[0145] R3 电阻

[0146] Rx 电阻元件

[0147] Ry 电阻元件

[0148] S1 开关

[0149] S2 开关

[0150] S3 开关

[0151] V1 抽头电压

[0152] Vdd 电源电压

[0153] VREF 输出电压

[0154] VRWL 调节电压

[0155] VWL 字线电压。

标题	发布/更新时间	阅读量
故障后保持工作的载具电源	2020-05-08	931
工艺不变电阻器和电容器对	2020-05-08	233
低电压调节器	2020-05-11	982
用于确定断连的电池的充电状态的系统和方法	2020-05-11	933
用于斩波放大器的加电重置和相位比较器	2020-05-08	695
通过掺杂自旋转移扭矩(STT)磁阻式随机存取存储器(MRAM)的氧化盖层的高热稳定性	2020-05-08	507
屏下指纹采集装置、LCD触摸屏、以及电子设备	2020-05-11	580
感应电机控制	2020-05-08	300
光电设备	2020-05-08	650
用于混合接合的化学机械抛光	2020-05-08	650

提升存储器效率的电路与方法

提升存储器效率的电路与方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：