디지털 비례적분 루프 필터
专利汇可以提供디지털 비례적분 루프 필터专利检索，专利查询，专利分析的服务。并且PURPOSE: A digital proportional integral loop filter is provided to improve the stability of all digital phase locked loop using a proportional integral loop filter. CONSTITUTION: A first proportion amplifier(210) multiplies a first proportion loop gain and a phase-error value. A first integral amplifier(220) multiplies a phase error accumulated value and a first integral loop gain. A second proportion amplifier(240) multiplies the phase-error value and a second proportion loop. A second integral amplifier(250) multiplies the phase-error accumulated value and a second integral loop gain. The first offset generating unit(260) generates a first offset. A second offset generating unit(270) generates a second offset. A first adder(230) adds the outputs of the first proportion amplifier and the first integral amplifier. A second adder(280) adds the outputs of the second proportion amplifier, the second integral amplifier, the first offset generating unit, and the second offset generating unit.，下面是디지털 비례적분 루프 필터专利的具体信息内容。
디지털 비례적분 루프 필터 {Digital proportional integral loop filter}
본 발명은 빠른 셋틀링 시간을 위한 디지털 비례적분 루프필터에 관한 것으로서, 더욱 상세하게는 위상오차 및 위상오차누적의 평균값을 오프셋 생성시 포함시킴으로써 루프필터 이득값의 변화가 크더라도 한번의 루프필터 계수 변화 스위칭으로 이득 변화가 가능하며 원하는 주파수로 한번에 락킹이 되어 셋틀링 시간 또한 짧게 하는 장치에 관한 것이다.
본 발명은 지식경제부의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다. [과제관리번호: 2008-F-008-01, 과제명: 차세대 무선 융합 단말용 Advanced Digital RF 기술 개발]
전통적인 아날로그 피엘엘(PLL)에서의 위상 주파수 검출기, 차지 펌프 그리고 RC 루프 필터가 ADPLL에서 타임투디지털컨버터(Time-to-Digital Converter)와 간단한 디지털 루프필터로 대체되었다. 왜냐하면 아날로그 회로의 미세한 전압 해상도에 대한 의존을 피할 수 있는 디지털 회로로 신호 처리 가능하기 때문이다. 이러한 디지털 신호처리 방법을 루프 필터에 적용하여 우수한 위상잡음 특성과 스푸 리어스 성능을 유지하면서 빠른 주파수 획득시간을 가지는 ADPLL 디지털 루프 필터에 관한 새로운 기법을 제시한다.
도면 1은 종래의 기어 쉬프트(gear-shift) 기법을 사용한 비례 루프필터(100) 도면이다. 기어 쉬프트 기법을 사용한 비례 루프필터(100)는 곱셈기와 나누기 역할을 하는 비트 쉬프트(120, 121) 덧셈기(140,143) 그리고 트래킹 모드 제어 신호가 0일 때는 α 1 ·Φ E [k] (130) 신호를 내보내고 1일 때는 α 2 ·Φ E [k] (131)와 ΔNTW (142)의 합을 내보내는 먹스(150)로 구성이 된다.
위상 검출기(101)의 출력은 상기 비례 루프 필터(100)의 입력이 된다. ADPLL의 셋틀링 시간을 빠르게 단축하기 위해서는 피엘엘 루프 이득 값을 크게 해야 하고, 우수한 위상 잡음 특성을 가지려면 피엘엘 루프 이득 값을 작게 해야 한다. 이러한 두 가지 상반된 특성을 모두 만족하기 위해서 기어 쉬프트 기법을 사용한다.
먹스를 이용하여 트래킹 모드 제어 신호가 '0'일 때는 빠른 셋틀링 시간을 획득을 원할 때를 의미하고, ADPLL의 대역폭을 넓게 하는 α 1 를 선택하여 α 1 ·Φ E [k] (130) 값을 루프필터 출력으로 내보낸다. 트래킹 모드 제어 신호가 '1'일 때는 우수한 위상 잡음 특성을 원할 때를 의미하고, 루프의 대역폭을 좁게 하여 잡음을 줄이려고 α 1 > α 2 인 α 2 를 선택해 α 2 ·Φ E [k] (131)을 출력한다.
하지만 α 1 ·Φ E [k] (130) 에서 α 2 ·Φ E [k] (131)로 출력을 갑자기 변화시키면 ADPLL의 주파수의 락킹이 풀려버릴 수 있다.
1 ·Φ
E [k] (130) = α
2 ·Φ
E [k] (131)+ΔNTW
그래서 상기 수학식 1이 되도록 ΔNTW (142) 오프셋을 추가해주면 루프 필터 이득이 변하더라도 위상 오차의 값을 변경 전과 같이 유지 시키는 역할을 해주므로 ADPLL의 주파수의 락킹이 풀리지 않으면서 루프의 대역폭을 줄여 잡음을 줄일 수 있게 해준다.
1 - α
2 )· Φ
E [k]
오프셋은 값은 상기 수학식 1의 조건을 이용하여 상기 수학식 2를 구할 수 있다.
곱셈기와 나누기는 하드웨어 크기가 크기 때문에 2의 제곱승에 해당되는 α를 사용하면 비트 쉬프트(120,121)을 사용할 수 있어 하드웨어 크기와 복잡도를 줄여준다.
먹스의 출력은 루프 필터의 출력(151)이며 DCO(Digitally Controlled Oscillator)(160)의 입력이 된다. 이러한 기어 쉬프트가 적용된 루프 필터는 기어 쉬프트의 스위칭 순간에 잡음이 더 추가 될 수 가 있고, α 1 과 α 2 의 차이가 큰 경우의 기어 쉬프트가 한번에 α 2 에 해당되는 주파수를 찾지 못하고 원하는 주파수 값이 되기 위한 셋틀링 시간 또한 필요한 단점이 있다. 그래서 셋틀링 시간은 단축시 키고 위상잡음 특성을 높이기 위해서 사용하는 루프필터 이득 값은 2 -2 ⇒ 2 -4 ⇒ 2 -6 과 같이 순차적으로 변화 시켜 쉬프트 스위칭 수를 늘려야만 하는 단점이 있다. 또한 루프 필터 이득의 기어 쉬프트가 비례 루프필터의 구조에서만 적용되므로 ADPLL의 안정성에 문제가 있을 수 있다.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 오프셋 생성시 위상오차와 위상오차누적의 평균값을 사용함으로써 루프 필터 이득 값의 변화가 크더라고 한 번의 이득 변화로 원하는 주파수를 출력할 수 있도록 하며, 원하는 주파수로 한 번에 락킹이 되어 셋틀링 시간을 단축시키는 빠른 셋틀링 시간을 위한 디지털 비례적분 루프필터를 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명에 의한 빠른 셋틀링 시간을 위한 디지털 비례적분 루프필터는, 위상오차값에 제1비례루프이득을 곱한값을 출력하는 제1비례증폭부; 위상오차누적값에 제1적분루프이득을 곱한값을 출력하는 제1적분증폭부; 상기 위상오차값에 제2비례루프이득을 곱한값을 출력하는 제2비례증폭부; 상기 위상오차누적값에 제2적분루프이득을 곱한값을 출력하는 제2적분증폭부; 위상오차평균값에 상기 제1비례루프이득에서 상기 제2비례루프이득을 뺀 값을 곱한 제1오프셋을 생성하는 제1오프셋 생성부; 위상오차누적평균값에 상기 제1적분루프이득에서 상기 제2적분루프이득을 뺀 값을 곱한 제2오프셋을 생성하는 제2오프셋 생성부; 상기 제1비례증폭부의 출력과 상기 제1적분증폭부의 출력을 더하는 제1덧셈기; 상기 제2비례증폭부의 출력과 상기 제2적분증폭부의 출력과 상기 제1오프셋 생성부의 출력과 상기 제2오프셋 생성부의 출력을 더하는 제2덧셈기; 및 상기 제1덧셈기 또는 상기 제2덧셈기의 출력 중 어느 하나를 출력하는 먹스를 포함한다.
본 발명에 의한 빠른 셋틀링 시간을 위한 디지털 비례적분 루프필터는 종래의 기어 시프트 방법에서 루프필터 이득값의 변화가 클 때 기어 시프트 스위칭 횟수가 늘어나던 문제점을 위상오차평균과 위상오차누적평균을 오프셋 생성시 포함시킴으로써 해결하였다.
또한 루프필터 이득값의 변화가 크더라도 원하는 주파수로 한번에 락킹이 되어 셋틀링 시간 또한 짧은 장점을 가진다. 그리고 비례적분 루프 필터를 사용하기 때문에 ADPLL의 안정도가 높아지는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사 이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 2는 본 발명의 일 실시형태에 의한 디지털 비례적분 루프 필터의 구성을 나타낸 도면이다.
본 말명의 일 실시형태에 따른 디지털 비례적분 루프 필터는 제1비례증폭부(210), 제1적분증폭부(220), 제1덧셈기(230), 제2비례증폭부(240), 제2적분증폭부(250), 제1오프셋 생성부(260), 제2오프셋 생성부(270), 제2덧셈기(280), 및 먹스(290)을 포함한다.
상기 제1비례증폭부(210) 및 제2비례증폭부(240)는 위상오차를 입력으로 하여 상기 위상오차에 각각의 비례루프이득을 곱한 값을 출력한다.
상기 제1적분증폭부(220) 및 제2적분증폭부(250)는 위상오차를 누적하여 위상오차누적을 생성한 뒤, 상기 위상오차누적에 각각의 적분루프이득을 곱한 값을 출력한다.
상기 제1오프셋 생성부(260)는 평균 인에이블 신호가 활성화된 일정한 구간 동안 위상오차를 평균하여 위상오차평균값을 생성한 뒤, 제1비례루프이득에서 제2비례루프이득을 뺀 값에 상기 위상오차평균값을 곱한 값을 제1오프셋으로 생성하여 출력한다.
상기 제2오프셋 생성부(270)는 평균 인에이블 신호가 활성화된 일정한 구간 동안 위상오차누적을 평균하여 위상오차누적평균값을 생성한 뒤, 제1적분루프이득에서 제2적분루프이득을 뺀 값에 상기 위상오차누적평균값을 곱한 값을 제2오프셋으로 생성하여 출력한다.
상기 제1덧셈기(230)는 상기 제1비례증폭부(210)의 출력과 상기 제1적분증폭부(220)의 출력을 더하여 이를 상기 먹스(290)에 출력한다.
상기 제2덧셈기(280)는 상기 제2비례증폭부(240)의 출력과 상기 제2적분증폭부(250)의 출력과 상기 제1오프셋 생성부(260)의 출력과 상기 제2오프셋 생성부(270)의 출력을 더하여 이를 상기 먹스(290)에 출력한다.
상기 먹스(290)는 이득변환인에이블제어신호가 0인 경우에는 상기 제1덧셈기(230)의 출력을 출력하고, 1인 경우에는 상기 제2덧셈기(280)의 출력을 출력한다.
도 3은 상기 도 2에 기재된 실시형태에 따른 디지털 비례적분 루프 필터의 구체적인 구성을 나타낸 것이다. 이하에서는 도 2 및 도 3을 참조하여 설명하겠다.
여기서, α 1 은 제1비례루프이득, α 2 는 제2비례루프이득, β 1 은 제1적분루프이득, β 2 는 제2적분루프이득을 각각 나타낸다. (ΔNTW1는 제1오프셋, ΔNTW2는 제2오프셋)
도2 및 도 3을 참조하면, 본 실시형태에 따른 디지털 비례적분 루프 필터는 위상오차(Φ E [k], 301)를 입력으로 하며 덧셈기(340)와 되먹임 루프(341)로 이루어 진 위상오차누적(LF_temp[k]) 생성기(342)를 상기 제2적분증폭부(250), 제1 및 2 오프셋 생성부(260, 270)가 공유할 수 있다.
상기 제1비례증폭부(210)는 한 개의 증폭기(310)를 포함할 수 있다. 상기 위상오차(Φ E [k])에 상기 제1비례루프이득(α 1 )이 곱해지므로 α 1 ·Φ E [k]이 상기 제1비례증폭부(210)의 출력이 될 수 있다.
상기 제1적분증폭부(220)는 상기 위상오차누적생성기(342)와 한 개의 증폭기(312)를 포함할 수 있다. 상기 위상오차(Φ E [k])가 상기 위상오차누적생성기(342)를 통과하여 위상오차누적(LF_temp[k])이 생성되고 여기에 상기 제1적분루프이득(β 1 )이 곱해지므로 β 1 ·LF_temp[k]이 상기 제1적분증폭부(220)의 출력이 될 수 있다.
상기 제1비례증폭부(210)의 출력과 상기 제1적분증폭부(220)의 출력은 덧셈기(314)에서 합해져서 먹스(315)에 이득변환인에이블신호가 0(이득변환 이전 상태)인 경우 루프필터의 출력은
LF_output[k] = α 1 ·Φ E [k] + β 1 ·LF_temp[k]
이 될 수 있다.
상기 제2비례증폭부(240)는 두 개의 증폭기(310,334)를 포함할 수 있다. 상기 위상오차(Φ E [k])에 α 1 과 (α 2 / α 1 )이 차례로 곱해지므로 α 2 ·Φ E [k]가 제2비례 증폭부(240)의 출력이 될 수 있다.
상기 제2적분증폭부(250)는 상기 위상오차누적생성기(342)와 두 개의 증폭기(312,364)로 구성될 수 있다. 상기 위상오차(Φ E [k])가 상기 위상오차 누적생성기(342)를 통과하여 위상오차누적(LF_temp[k])이 생성되고 여기에 β 1 과 (β 2 / β 1 )이 차례로 곱해지므로 β 2 ·LF_temp[k]가 상기 제2적분증폭부(250)의 출력이 될 수 있다.
상기 제1오프셋 생성부(260)는 위상오차평균기(320)과 두 개의 증폭기(330,332) 및 한 개의 덧셈기(331)를 포함할 수 있다. 상기 위상오차평균기(320)가 비활성화 된 경우와 활성화 된 경우의 제1오프셋(ΔNTW1)은 각각 다음과 같다.
ΔNTW1 = (α 1 -α 2 ) Φ E [k]
ΔNTW1 ave = (α 1 -α 2 ) Φ E_ ave [k]
상기 제2오프셋 생성부(270)는 위상오차누적평균기(350)와 두 개의 증폭기(360,362) 및 한 개의 덧셈기(361)를 포함할 수 있다. 상기 위상오차누적평균기(350)가 비활성화 된 경우와 활성화 된 경우의 제2오프셋(ΔNTW2)은 각각 다음과 같다.
ΔNTW2 = (β 1 -β 2 ) LF_temp[k]
ΔNTW2 ave = (β 1 -β 2 ) LF_temp ave [k]
이때 상기 위상오차평균(Φ E_ave [k]) 및 상기 위상오차 누적평 균(LF_temp ave [k])은 평균 인에이블 신호가 1인 구간동안 상기 위상 오차(Φ E [k]) 및 상기 위상오차누적(LF_temp[k])를 누적하여 이를 누적 횟수로 나누어준 값이다.
상기 제2비례증폭부(240)의 출력과 상기 제2적분증폭부(250)의 출력과 상기 제1오프셋 생성부(260)의 출력과 상기 제2오프셋 생성부(270)의 출력은 덧셈기(365)에서 합해져서 상기 먹스(315)에 이득변환인에이블신호가 1(이득변환 이후 상태)인 경우 루프필터의 출력은,
상기 위상오차평균기(320)와 상기 위상오차누적평균기(350)이 비활성화 된 경우
LF_output[k] = α 2 ·Φ E [k] + ΔNTW1 + β 2 ·LF_temp[k] + ΔNTW2
이고, 활성화 된 경우
LF_output[k] = α 2 ·Φ E [k] + ΔNTW1 ave + β 2 ·LF_temp[k] + ΔNTW2 ave
가 된다.
이득변환 이전과 이후의 출력을 비교하여 본 발명에 의한 디지털 비례적분 루프 필터의 동작을 살펴보면 다음과 같다.
이득변환인에이블신호가 0(이득변환이전상태)인 경우, 즉 루프필터 이득변환 이전의 루프필터의 출력은
LF_output[k] = α 1 ·Φ E [k] + β 1 ·LF_temp[k]
이고, 상기 위상오차평균기(320)와 상기 위상오차누적평균(350)가 비활성화 되고 이득변환인에이블신호가 1(이득변환이후상태)인 경우, 즉 루프필터 이득변환 후의 루프필터의 출력은
LF_output[k] = α 2 ·Φ E [k] + ΔNTW1 + β 2 ·LF_temp[k] + ΔNTW2
가 된다.
또한, 두 오프셋은 다음과 같다.
ΔNTW1 = (α 1 -α 2 ) Φ E [k]
ΔNTW2 = (β 1 -β 2 ) LF_temp[k]
따라서 루프필터 이득변환 전후의 출력이 동일하므로 이득변환시에 주파수 락킹이 풀리지 않는다. 또한 비례적분 루프 필터를 사용함으로써 비례 루프 필터에 비하여 ADPLL의 안정도를 높일 수 있다.
본 발명의 일실시예에 의한 디지털 비례적분 루프 필터의 또다른 특징은 기존의 기어 시프트 방법과는 달리 비례증폭부에서 기어 시프트의 입력으로 위상오차(Φ E [k])를 그대로 사용하지 않고 위상오차평균(Φ E_ave [k])을 사용하는 것이다. 또한 적분증폭부에서 기어 시프트의 입력으로도 위상오차누적(LF_temp[k]) 대신에 위상오차누적평균(LF_temp ave [k])을 사용한다.
따라서 이러한 평균값을 이용한 두 오프셋은
ΔNTW1 ave = (α 1 -α 2 ) Φ E_ ave [k]
ΔNTW2 ave = (β 1 -β 2 ) LF_temp ave [k]
가 되며, 이 때 루프필터 이득변환 후의 루프필터의 출력은
LF_output[k] = α 2 ·Φ E [k] + ΔNTW1 ave + β 2 ·LF_temp[k] + ΔNTW2 ave
가 된다.
상기와 같이 평균값을 이용한 오프셋을 생성함으로써 루프필터 이득값의 변화가 크더라도 한 번의 이득변화로 원하는 주파수를 출력할 수 있도록 한다.
도 4는 본 발명에 의한 디지털 비례적분 루프 필터를 추가한 ADPLL 출력 주파수의 변화를 살펴본 시뮬레이션 결과 그래프를 도시한 것이다.
루프필터의 이득변환 전의 위상오차평균구간(420)동안 제 1 및 2 오프셋 생성부 내의 위상오차평균기 및 위상오차누적평균기에서 위상오차평균(Φ E_ave [k]) 및 위상오차누적평균(LF_temp ave [k])을 계산한다.
그리고 이득변환인에이블제어신호가 1이 되는 순간 α 1 = 2 -3 , β 1 = 2 - 7 에서 α 2 = 2 -8 , β 2 = 2 -15 로 루프필터 이득 값들이 변환된다.
DCO 입력신호를 나타내는 도 4의 A그래프를 보면 루프필터 이득변환이 행해지고 나서 한번에 원하는 주파수에 근접한 DCO 입력이 발생함을 알 수 있다.
또한 DCO 출력신호를 나타내는 도 4의 B 그래프를 보면 루프필터 이득변환이 행해지고 나서 한번에 원하는 주파수 범위에 해당되는 주파수가 발생됨을 알 수 있다.
본 발명에 의한 디지털 비례적분 루프 필터는 종래의 기어 시프트 방법에서 루프필터 이득값의 변화가 클 때 기어 시프트 스위칭 횟수가 늘어나던 문제점을 위상오차평균과 위상오차누적평균을 오프셋 생성시 포함시킴으로써 해결하였다. 또한 루프필터 이득값의 변화가 크더라도 원하는 주파수로 한번에 락킹이 되어 셋틀링 시간 또한 짧은 장점을 가진다. 그리고 비례적분 루프 필터를 사용하기 때문에 ADPLL의 안정도가 높아지는 장점이 있다.
본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 구성요소를 치환, 변형 및 변경할 수 있다는 것이 명백할 것이다.
도 1은 종래의 기어 시프트 기법을 사용한 타입-I 루프필터의 구성을 나타낸 도면이다.
도 2는 본 발명의 일실시 형태에 의한 디지털 비례적분 루프 필터의 구성을 나타낸 도면이다.
도 3은 상기 도 2에 개시된 실시형태에 따른 디지털 비례적분 루프 필터의 구체적인 구성을 나타낸 도면이다.
도 4는 디지털 비례적분 루프 필터를 추가한 ADPLL 출력 주파수의 변화를 살펴본 시뮬레이션 결과 그래프를 나타낸 도면이다.
<도면의 주요부분에 대한 부호설명>
210 : 제1 비례증폭부 220 : 제1 적분 증폭부
230 : 제1 덧셈기 240 : 제2 비례 증폭부
250 : 제2 적분 증폭부 260 : 제1 오프셋 생성부
270 : 제2 오프셋 생성부 280 : 제2 덧셈기
290 : 먹스
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种锁相环路频率合成器自动校准电路及方法 | 2020-05-08 | 467 |
| 针对三角形接法永磁同步电机无位置传感器进行控制的方法及其验证系统 | 2020-05-14 | 632 |
| 无线通信技术、装置和方法 | 2020-05-15 | 39 |
| 电子设备、FPGA芯片及其接口电路 | 2020-05-13 | 411 |
| 零偏移时钟分配 | 2020-05-13 | 633 |
| 一种基于恒温槽的锁相环输出信号相位稳定方法 | 2020-05-14 | 318 |
| 一种基于锁相环分段PID的光泵磁强计闭环控制方法 | 2020-05-15 | 76 |
| 延迟锁相环电路、半导体存储器设备和操作该电路的方法 | 2020-05-12 | 493 |
| 一种基于受激布里渊散射效应的高稳定微波信号生成方法 | 2020-05-13 | 769 |
| 用于晶体振荡器热漂移的后补偿 | 2020-05-08 | 277 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
