包络提取装置，信号解码装置和短距离非接触通信装置及相
关方法
[0002] 本申请要求如下申请的优先权：2013年09月04日递交的申请号为61/873,442的美国临时案，在此合并参考这些相关申请案的申请标的。【技术领域】
[0003] 本
发明涉及一种自适应包络提取装置、信号解码装置和应用自适应包络提取装置的短距离非接触通信装置，更具体地，涉及一种具有自适应
阈值调整(adaptive threshold decision)的自适应包络
检波器，以及相关方法。【背景技术】
[0004] 短程、基于标准的非接触式连接技术，如
近场通信(Near field communication，NFC)使用
磁场感应以使能(enable)靠近的
电子设备之间的通信。基于无线
射频识别(Radio frequency identification devices，RFID)技术，NFC提供了一介质用于验证安全数据传输的认证协议。NFC的信号由振幅键控(Amplitude shift keying，以下简称ASK)调制来调制。为了正确地接收NFC信号的数据，应该首先提取NFC信号的包络。换句话说，NFC信号的包络的上升沿和下降沿应被精确地检测，这是为了正确地解调NFC信号的数据。例如，NFC设备可以参考包络中的
低电压电平的长度来确定NFC信号的数据位(data bit)。如果包络中低电压电平的长度的误差过大，则可能无法正确地解调NFC信号的数据位。在另一实例中，对于符合ISO14443的NFC接近电感耦合卡(proximity inductively coupled card，以下简称PICC)设备，
帧延迟时间(frame delay time，以下简称FDT)，其被定义为发射帧和接收帧之间的时间，必须在规定的
时间窗口范围内，即特定整数倍的具有5/fc紧
密度容限(tight tolerance)的载波信号(fc)。因此，要求准确检测NFC信号的包络，以产生准确的FDT时间。
[0005] 通常，基于
整流器的包络解调器被用于提取NFC信号的包络。然而，基于整流器的包络解调器不能幸免于NFC信号中的非单调毛刺。例如，传统的包络解调器被设置为使用
二极管来整流NFC信号，并使用
电阻-电容(RC)
电路以输出NFC信号的包络。在这种传统的包络解调器中，如图1所示，其为传统的包络解调器的波纹效应(ripple effect)的时序图，由于连续峰的电容器放电影响，波纹效应会出现在所提取的包络上。RC电路的时间常数可能造成负削波效应(negative clipping effect)，如图1所述。二极管的非线性行为可能会导致包络失真，因为
电流流过了二极管。此外，RC电路会占据大量的芯片面积。因此，在NFC领域提供一种能够精确地检测NFC信号的包络线的下降沿和上升沿的包络检波器(envelope detector)是亟待解决的问题。【发明内容】
[0006] 本发明的目的之一是提供一种具有自适应阈值调整的自适应包络检波器以及相关方法，以便精确地检测NFC信号的包络的上升沿和下降沿。
[0007] 依据本发明第一
实施例，提供一种包络提取装置。该包络提取装置包括时钟提取装置和
边缘检测装置。时钟提取装置被设置为根据第一偏置电压来提取接收调制信号的
时钟信号。边缘检测装置被设置为根据所述时钟信号的延迟时钟信号和第二偏置电压来产生检测信号，以指示所述接收调制信号的包络边缘；其中所述第二偏置电压或所述时钟信号的延迟时间是可调整的。
[0008] 依据本发明第二实施例，提供一种信号解码装置。该信号解码装置包含包络提取装置、
锁相环和解码装置。包络提取装置被设置为提取接收调制信号的包络信号，并产生所述接收调制信号的时钟信号。
锁相环被设置为根据所述时钟信号和所述包络信号，产生连续时钟信号。解码装置被设置为根据所述包络信号和所述连续时钟信号，产生数字输出数据。
[0009] 依据本发明第三实施例，提供一种短距离非接触通信装置。该短距离非接触通信装置包括包络提取装置、计时器和发射器。包络提取装置被设置为提取接收调制信号的包络信号。计时器被设置为根据所述接收调制信号的所述包络信号来计数帧延迟时间。发射器被设置为当由所述计时器计数的所述帧延迟时间已到时，发射一发射调制信号。
[0010] 依据本发明第四实施例，提供一种包络提取方法。该包络提取方法包括：根据第一偏置电压来提取接收调制信号的时钟信号；以及根据所述时钟信号的延迟时钟信号和第二偏置电压来产生检测信号，以指示所述接收调制信号的包络边缘；其中所述第二偏置电压或所述时钟信号的延迟时间是可调整的。
[0011] 依据本发明第五实施例，提供一种信号解码方法。该信号解码方法包含：提取接收调制信号的包络信号，并产生所述接收调制信号的时钟信号；根据所述时钟信号和所述包络信号，产生连续时钟信号；以及根据所述包络信号和所述连续时钟信号，产生数字输出数据。
[0012] 依据本发明第六实施例，提供一种短距离非接触通信方法。该短距离非接触通信方法包括：提取接收调制信号的包络信号；根据所述接收调制信号的所述包络信号来计数帧延迟时间；以及当所述帧延迟时间已到时，发射一发射调制信号。
[0013] 上述包络提取装置能够精确地检测接收调制信号的包络的下降沿和上升沿。另外，基于由包络提取装置提取的包络
波形，上述信号解码装置能够精确地解调所述接收调制信号，以产生数字输出数据。此外，基于由包络提取装置提取的上升沿，可准确地设定帧延迟时间。
[0014] 本领域的普通技术人员在阅读以下以各种
附图示出的优选实施例的详细描述后，可以轻易了解本发明的这些和其它目的。【附图说明】
[0015] 图1为传统的包络解调器的波纹效应的时序图。
[0016] 图2为根据本发明实施例的包络提取装置的示意图。
[0017] 图3为根据本发明实施例的接收调制信号、时钟信号、延迟时钟信号、比较
输出信号、以及检测信号的时序图。
[0018] 图4为根据本发明实施例的接收调制信号的包络的示意图。
[0019] 图5为根据本发明实施例的定义A型NFC信号的包络的时序图。
[0020] 图6为根据本发明实施例的自适应阈值设定
算法的
流程图。
[0021] 图7为根据本发明实施例的信号解码装置的示意图。
[0022] 图8为根据本发明实施例的短距离非接触通信装置。
[0023] 图9为根据本发明实施例的接收调制信号的时序图。
[0024] 图10为根据本发明实施例的最后一个数据位分别为逻辑“1”和逻辑“0”的接收调制信号的包络的示意图。
[0025] 图11为根据本发明实施例的自适应帧延迟时间FDT算法的流程图。
[0026] 图12为根据本发明实施例的帧延迟时间FDT的补偿方法的流程图。【具体实施方式】
[0027] 在
说明书及
权利要求当中使用了某些词汇来指称特定的元件。本领域中技术人员应可理解，电子装置制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”和“包括”为开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接到第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
[0028] 请参考图2，其为根据本发明实施例的包络提取装置100的示意图。包络提取装置100被设置为接收短距离非接触通信信号(例如，近场通信(NFC)信号)。接收调制信号Sin可以是100％的ASK信号，并且NFC信号的载波的振荡
频率可以是13.56MHz。包络提取装置100包括确定装置102、时钟提取装置104、以及边缘检测装置106。确定装置102被设置为根据接收调制信号Sin来确定延迟时间td和偏移电压vd。时钟提取装置104被设置为根据第一偏置电压Vbias1来提取该接收调制信号Sin的时钟信号Sck。边缘检测装置106被设置为根据时钟信号Sck的延迟时钟信号Sdck和第二偏置电压Vbias2来产生检测信号Sd，以指示该接收调制信号Sin的包络边缘。所述第二偏置电压Vbias2不同于所述第一偏置电压Vbias1。延迟时钟信号Sdck是通过以延迟时间td将时钟信号Sck延迟而产生，以及第二偏置电压Vbias2是通过以偏移电压vd将第一偏置电压Vbias1偏移而产生。
[0029] 确定装置102包括可调
电阻器102a、电容器102b、电平检测器102c、设置电路102d以及偏置电阻器102e。可调电阻器102a与电容器102b的组合被设置为选通(pass)接收调制信号Sin的AC信号到
端子N1。偏置电阻器102e具有耦接到端子N1的第一端子和耦接到第一偏置电压Vbias1的第二端子。电平检测器102c被设置为检测接收调制信号Sin的振幅。设置电路102d被设置为根据接收调制信号Sin的振幅来设定延迟时间td和偏移电压Vd。
[0030] 时钟提取装置104包括比较器104a和延迟电路104b。比较器104a被设置为比较接收调制信号Sin的电压电平与第一偏置电压Vbias1，以输出时钟信号Sck。延迟电路104b被设置为由一延迟时间来延迟该时钟信号。
[0031] 边缘检测装置106包括比较器106a、延迟电路106b和锁存电路106c。比较器106a被设置为比较接收调制信号Sin的电压电平与第二偏置电压Vbias2，以输出一比较输出信号Sc。延迟电路106b被设置为由延迟时间td来延迟时钟信号Sck，以产生延迟时钟信号Sdck。锁存电路106c被设置为通过使用延迟时钟信号Sdck来锁存比较输出信号Sc，以产生检测信号Sd。锁存电路106c可以是D触发器(图2中示为DFF)。
[0032] 根据实施例，确定装置102被设置为根据接收调制信号来自适应地调整延迟时间td和偏移电压Vd，以便使边缘检测装置106正确地提取接收调制信号Sin的包络线。请参考图3，其为根据本发明实施例的接收调制信号Sin、时钟信号Sck、延迟时钟信号Sdck、比较输出信号Sc、以及检测信号Sd的时序图。根据本实施例，接收调制信号Sin是具有13.56MHz
载波频率的100％ASK信号，并且接收调制信号Sin的振幅在时间t1之后逐渐减小。第一偏置电压Vbias1被放置在接收调制信号Sin的中间。因此，具有50％占空比的时钟信号Sck可在比较器104a的输出获得。第二偏置电压Vbias2比第一偏置电压Vbias1要高(即偏移)偏移电压vd。然后，具有小于50％占空比的比较输出信号Sc由比较器106a输出。比较输出信号Sc的占空比在时间t1之后逐渐减小，以及比较输出信号Sc的电压电平在时间t2之后或在接收调制信号Sin的电压电平低于第二偏置电压Vbias2之后将变成低电压电平(例如，地电压)。时钟信号Sck被延迟了延迟时间td之后，如果比较输出信号Sc的高电压电平足够宽，则延迟时钟信号Sdck的上升沿将
采样比较输出信号Sc的高电压电平。如图3所示，延迟时钟信号Sdck的上升沿还可以在时间t3之前采样比较输出信号Sc的高电压电平。然而，在时间t3，延迟时钟信号Sdck的上升沿采样比较输出信号Sc的低电压电平。因此，检测信号Sd在时间t3从高电压电平变为低电压电平。根据该实施例，检测信号Sd的下降沿可视为接收调制信号Sin的包络的下降沿。因此，当由边缘检测装置106产生从高电压电平到低电压电平的变化电压的暂停检测(pause detection)时，表明产生了接收调制信号Sin的包络的下降沿。
[0033] 根据图3的描述，很明显，延迟时间td和偏移电压vd(单独或组合起来)将决定检测信号Sd的下降沿的出现。更具体地说，如果延迟时间td被设定得越大，则检测信号Sd的下降沿的出现可能越晚于时间t3。如果延迟时间td被设定得越小，则检测信号Sd的下降沿的出现可能越早于时间t3。如果偏移电压Vd被设定得越大，则检测信号Sd的下降沿的出现可能越早于时间t3。如果偏移电压Vd被设定得越小，则检测信号Sd的下降沿的出现可能越晚于时间t3。因此，包络提取装置100能够调整延迟时间td和/或偏移电压vd的值，以自适应地控制检测信号Sd的下降沿的出现。
[0034] 应当注意，尽管包络提取装置100的操作是通过检测如图3所示的接收调制信号Sin的包络的下降沿来说明，但是本领域技术人员都理解的是包络提取装置100也可以检测接收调制信号Sin的包络的上升沿。接收调制信号Sin的包络的上升沿的检测类似于接收调制信号Sin的包络的下降沿的检测，因此，详细的说明这里不再赘述。根据包络提取装置100的操作，当接收调制信号Sin的包络的下降沿和上升沿被检测到时，这意味着还可以获得接收调制信号Sin的包络。
[0035] 请参考图4，其为根据本发明实施例的接收调制信号Sin的包络400的示意图。虚线402是包络400的包络参考。虚线402大致上在包络400的中间。虚线402还表示第一偏置电压Vbias1。电压范围VA是包络400的高电压区，以及电压范围VB是包络400的低电压区。接收调制信号Sin的调制指数(或调制深度)被定义为[(VA-VB)/(VA+VB)]*100％。根据NFC规范，有三种类型的NFC信号，即A型、B型和F型。如果接收调制信号Sin的信号类型为A型，则调制指数为100％并且应产生暂停检测(即检测信号Sd的下降沿)。如果接收调制信号Sin的信号类型是B型，则调制指数为8-14％并且将不会激活暂停检测。如果接收调制信号Sin的信号类型为F型，则调制指数为8-30％并且将不会激活暂停检测。因此，当确定装置102确定接收调制信号Sin是A型时，确定装置102将自适应地调整第二偏置电压Vbias2(即偏移电压vd)到足够低以产生暂停检测。
[0036] 此外，一旦接收调制信号Sin的信号类型被确定为A型，确定装置102将根据接收调制信号Sin的数据率来继续调整第二偏置电压Vbias2(即偏移电压vd)。这是因为A型信号的调制深度对于不同的数据率具有不同的值。请参考图5，其为根据本发明实施例的定义A型NFC信号的包络500的时序图。参数a可以视为A型NFC信号的包络500(即邻近耦合设备(proximity coupling device，PCD)场信号的包络)的低振幅电平。对于数据率fc/64，即212kbit/s，参数a是0～0.2。对于数据率fc/32，即424kbit/s，参数a是0～0.4。对于数据率fc/16，即848kbit/s，参数a是0.2～0.6。因此，确定设备102应该根据A型NFC信号的数据率继续调整第二偏置电压Vbias2以输出包络500的暂停检测。
[0037] 总之，所提出的包络提取装置100的操作可概括成图6的以下步骤。图6为根据本发明实施例的自适应阈值设定算法600的流程图。假设获得基本相同的结果，图6所示的流程图的步骤不必以所示的确切顺序来执行并且不需要是连续的；也就是说，中间可以有其他步骤。自适应阈值设定算法600包括以下步骤：
[0038] 步骤602：使用A型NFC信号的自适应阈值并开始信号检测；
[0039] 步骤604：确定接收调制信号Sin的振幅是否在接收器的输入范围内，如果是，则转到步骤608，如果不是，则转到步骤606；
[0040] 步骤606：确定接收调制信号Sin的振幅是否高于接收器的输入范围，如果是，则转到步骤610，如果不是，则转到步骤612；
[0041] 步骤608：将延迟时间和第二偏置电压Vbias2设定至中档(mid-range)，用于检测接收调制信号Sin是否是A型NFC信号，转到步骤614；
[0042] 步骤610：将延迟时间和第二偏置电压Vbias2设定至高档，用于检测接收调制信号Sin是否是A型NFC信号，转到步骤614；
[0043] 步骤612：将延迟时间和第二偏置电压Vbias2设定至低档，用于检测接收调制信号Sin是否是A型NFC信号，转到步骤614；
[0044] 步骤614：确定接收调制信号Sin的信号类型是否是A型NFC信号，如果是，则转到步骤616，如果不是，则转到步骤618；
[0045] 步骤616：将延迟时间和第二偏置电压Vbias2设定至一电压电平，使得高达848kbit/s数据率的调制深度可被检测到，转到步骤620；
[0046] 步骤618：禁能暂停检测；
[0047] 步骤620：事务(transaction)完成；
[0048] 步骤622：停止A型NFC信号的检测。
[0049] 请参考图7，其为根据本发明实施例的信号解码装置700的示意图。信号解码装置700包括包络提取装置702、锁相环704和解码装置706。包络提取装置702被设置为提取接收调制信号Sin’的包络信号Sd’，以及产生接收调制信号Sin’的时钟信号Sck’。锁相环704被设置为根据时钟信号Sck’和包络信号Sd’产生连续时钟信号Scck’。解码装置706被设置为根据包络信号Sd’和连续时钟信号Scck’产生数字输出数据Sdo’。包络提取装置702与上述包络提取装置100类似，因而其详细说明在这里不再赘述。此处，包络信号Sd’被输入到锁相环704的
相位/频率检测器(未示出)。
[0050] 根据本实施例，当包络提取装置702输出包络信号Sd’的下降沿时，锁相环704保持连续时钟信号Scck’在连续时钟信号Scck’的最新振荡频率下振荡。当包络提取装置702输出包络信号Sd’的上升沿时，锁相环704使用时钟信号Sck’作为参考时钟信号，以产生连续时钟信号Scck’。更具体地，当锁相环704接收包络信号Sd’的上升沿时，锁相环704是闭环电路来锁定时钟信号Sck’，以产生连续时钟信号Scck’。当锁相环704接收包络信号Sd’的下降沿时，锁相环704是开环电路，并且锁相回路704被设置为将连续时钟信号Scck’固定在最新的振荡频率下振荡。例如，锁相环704中的
振荡器(未示出)的控制电压被设定为固定的电压电平，以使振荡器输出稳定的时钟信号，即连续时钟信号Scck’。因此，无论包络信号Sd’的电压电平是高电压或低电压，锁相环704都能够产生稳定的时钟信号(即连续时钟信号Scck’)给
解码器706。通过使用稳定的时钟信号(即连续时钟信号Scck’)以及接收调制信号Sin’的准确的包络信号Sd’，即使非单调性/振铃出现在接收调制信号Sin’中，解码装置706也能依靠稳定的时钟信号在所述包络信号的预定时间间隔内计数比特0的数量，以确定所述预定时间间隔中的包络信号的数字数据，精确地解调接收调制信号Sin’以产生数字输出数据Sdo’。
[0051] 根据上述实施例的描述，通过基于ASK调制信号的信号电平来自适应调整阈值(例如，调整Vbias2进行粗调以及调整延迟进行微调)，所提出的包络提取装置可以克服传统模拟解调器/检测器的固有问题，即波纹、由于非线性的失真、以及负削波效应，以及所提出的信号解码装置能够容忍由于NFC包络的非单调性的毛刺。
[0052] 请参考图8，其为根据本发明实施例的短距离非接触通信装置(例如，近场通信(NFC)装置)800。值得注意的是，NFC只是短距离非接触通信的一个例子，并且这不是本发明的限制。短距离非接触通信装置800包括天线802、匹配网络804、PICC发射器806、接收器808、锁相环810、包络提取装置812以及
基带处理器814。接收器808包括电容器808a、电阻器
808b、
混频器808c、由两个电容器808d，808e和两个可调电阻器808f，808g形成的高通
滤波器、
缓冲器808h、
低通滤波器808i、以及
模数转换器(ADC)808j。接收器808中的元件的连接示于图8，并且为简洁起见省略其详细说明。锁相环810被设置为产生LO时钟来控制混频器
808c、产生ADC时钟来控制ADC 808j、以及产生基带时钟来控制基带处理器814。值得注意的是，LO时钟、ADC时钟和基带时钟可以是相同或不同的时钟。基带处理器814包括TX
调制器814a、RX解调器814b和NFC FDT计时器814c。
[0053] 包络提取装置812与上述包络提取装置100类似，因此包络提取装置812的详细描述这里不再赘述。如上所述，包络提取装置812被设置为提取接收调制信号Sin”的时钟信号Sck”，以及时钟信号Sck”被提供给锁相环810。包络提取装置812还提取接收调制信号Sin”的包络信号Sd”，并输出包络信号Sd”至锁相环810。如上所述，包络提取装置812也能够检测接收调制信号Sin”的包络的上升沿Sr”，并输出上升沿Sr”至NFC FDT计时器814c。
[0054] NFC FDT计时器814c被设置为根据接收调制信号Sin”的包络，计数帧延迟时间FDT。更具体地，当NFC FDT计时器814c检测到由包络提取装置812产生接收调制信号Sin”的包络的上升沿Sr”时，NFC FDT计时器814c开始计数帧延迟时间FDT。PICC发射器806为一调制器，被设置为当由计时器计数的帧延迟时间FDT到了时，发射一发射调制信号。
[0055] 对于符合ISO 14443的NFC PICC设备，帧延迟时间FDT是发射帧和接收帧之间的时间，并且该帧延迟时间FDT必须在规定的时间窗口内，即特定整数倍的具有5/fc紧密度容限的载波信号(fc)。所提出的包络
抽取装置812能够准确地检测接收调制信号Sin”的最后暂停(pause)的上升沿。另外，不同场的接收调制信号Sin”的振幅所引起的上升沿变化可以在NFC FDT计时器814c中通过自适应FDT补偿算法来补偿。
[0056] 请参考图9，其为根据本发明实施例的接收调制信号Sin”的时序图。在图9中，接收调制信号Sin”的振幅在时间t1”之后逐渐增加。包络提取装置812将需要被触发，即在从5％到60％的载波振幅中检测包络的上升沿。换句话说，包络提取装置812必须在接收调制信号Sin”的载波振幅超过60％之前产生上升沿Sr”到NFC FDT计时器814c。因此，包络提取装置812的第二偏置电压Vbias2”(类似于图2的第二偏置电压Vbias2)可以被设定在接收调制信号Sin”的载波振幅的5％-60％之间。第二偏置电压Vbias2”可以根据接收调制信号Sin”的载波振幅被自适应地调整。请参考图9，在时间t1”和时间t2”之间有延迟时间td”，其中时间t2”是当接收调制信号Sin”的载波振幅达到第二偏置电压Vbias2”时的时间。因此，当NFC FDT计时器814c计数帧延迟时间FDT时，NFC FDT计时器814c将补偿(例如减去)延迟时间td”。
[0057] 另外，帧延迟时间FDT不是固定值。帧延迟时间FDT的值依赖于接收调制信号Sin”的最后一个数据位。更具体地说，根据本实施方式，接收器808和/或RX解调器814b将输出接收调制信号Sin”的最后一个数据位给NFC FDT计时器814c，并且NFC FDT计时器814c参考最后一个数据位以确定帧延迟时间FDT。如果接收调制信号Sin”的最后一个数据位为逻辑“1”(或比特“1”)时，则NFC FDT计时器814c将帧延迟时间FDT设定为第一延迟时间FDT1，如果接收调制信号Sin”的最后一个数据位是逻辑“0”(或比特“0”)时，则NFC FDT计时器814c将帧延迟时间FDT设定为第二延迟时间FDT2，并且第二延迟时间FDT2不同于第一延迟时间FDT1。
[0058] 请参考图10，其为根据本发明实施例的最后一个数据位分别为逻辑“1”和逻辑“0”的接收调制信号Sin”的包络1002和1004的示意图。当由邻近耦合设备(proximity coupling device，PCD)发送的最后一个数据位是逻辑“1”时，包络1002的上升沿Sr”在时间t3”产生。然后，NFC FDT计时器814c在时间t3”之后立刻开始计数第一延迟时间FDT1。换句话说，当最后一个数据位为逻辑“1”时，NFC FDT计时器814c在时间t3”被复位。然而，当由PCD发送的最后一个数据位为逻辑“0”时，包络1004的上升沿Sr”未在时间t4”产生。反而是，包络1004的上升沿Sr”在时间t5”产生，并且NFC FDT计时器814c在时间t5”之后立刻开始计数第二延迟时间FDT2。换句话说，当最后一个数据位为逻辑“0”时，NFC FDT计时器814c在时间t5”而不是时间t4”被复位。
[0059] 因为包络提取装置812能够准确地检测接收调制信号Sin”的最后一个上升沿，NFC FDT计时器814c可以被准确地复位，而不管最后一个数据位为逻辑“1”或逻辑“0”。因此，通过使用所提出的包络提取装置812，PICC发射器806/TX调制器814a可准确地发送符合ISO 14443的FDT要求的发射调制信号。
[0060] 总之，短距离非接触通信装置800的操作可以概括为图11的以下步骤。图11为根据本发明实施例的自适应帧延迟时间FDT算法1100的流程图。假设获得基本相同的结果，图11所示的流程图的步骤不必以示出的确切顺序来执行，并且不需要是连续的；也就是说，中间可以有其他步骤。自适应帧延迟时间FDT算法1100包括以下步骤：
[0061] 步骤1102：启动确定帧延迟时间FDT的操作；
[0062] 步骤1104：执行帧延迟时间FDT的补偿；
[0063] 步骤1106：确定是否检测到暂停结束(即上升沿Sr”)，如果是，则转到步骤1108，如果不是，则转到步骤1106；
[0064] 步骤1108：复位NFC FDT计时器814c；
[0065] 步骤1110：确定接收位是否是最后一位，如果是，则转到步骤1112，如果不是，则转到步骤1116；
[0066] 步骤1112：确定最后一位的值是否是逻辑“1”，如果是，则转到步骤1114，如果不是，则转到步骤1116；
[0067] 步骤1114：将帧延迟时间FDT设定为第一延迟时间FDT1，转到步骤1118；
[0068] 步骤1116：将帧延迟时间FDT设定为第二延迟时间FDT2，转到步骤1118；
[0069] 步骤1118：启动NFC FDT计时器814c；
[0070] 步骤1120：确定帧延迟时间FDT是否已到，如果是，则转到步骤1124，如果不是，则转到步骤1122；
[0071] 步骤1122：确定是否有任何进一步的暂停(即上升沿Sr”)被检测到，如果是，则转到步骤1108，如果不是，则转到步骤1120；
[0072] 步骤1124：确定PICC发射器806是否准备好发送发射调制信号，如果是，则转到步骤1126，如果不是，则转到步骤1128；
[0073] 步骤1126：PICC发射器806开始发送发射调制信号；
[0074] 步骤1128：停止确定帧延迟时间FDT的操作。
[0075] 另外，步骤1104中帧延迟时间FDT的补偿可概括为图12的以下步骤。图12为根据本发明实施例的帧延迟时间FDT的补偿方法1200的流程图。假设获得基本相同的结果，图12所示的流程图的步骤不必以示出的确切顺序来执行，并且不需要是连续的；也就是说，中间可以有其他步骤。方法1200包括步骤：
[0076] 步骤1202：启动帧延迟时间FDT的补偿；
[0077] 步骤1204：确定接收调制信号Sin”的振幅是否在接收器的输入范围内，如果是，则转到步骤1208，如果不是，则转到步骤1206；
[0078] 步骤1206：确定接收调制信号Sin”的振幅是否高于接收器的输入范围，如果是，则转到步骤1210，如果不是，则转到步骤1212；
[0079] 步骤1208：将DFF时钟的延迟时间和第二偏置电压Vbias2”设定到中档，用于检测接收调制信号Sin”是否为A型的NFC信号，转到步骤1214；
[0080] 步骤1210：将DFF时钟的延迟时间和第二偏置电压Vbias2”设定到高档，用于检测接收调制信号Sin”是否为A型的NFC信号，转到步骤1216；
[0081] 步骤1212：将DFF时钟的延迟时间和第二偏置电压Vbias2”设定到低档，用于检测接收调制信号Sin”是否是A型的NFC信号，转到步骤1218；
[0082] 步骤1214：设定帧延迟时间FDT来补偿对应于延迟时间的延迟时间td”和中档振幅中的第二偏置电压Vbias2”设置，转到步骤1220；
[0083] 步骤1216：设定帧延迟时间FDT来补偿对应于延迟时间的延迟时间td”和高档振幅中的第二偏置电压Vbias2”设置，转到步骤1220；
[0084] 步骤1218：设定帧延迟时间FDT来补偿对应于延迟时间的延迟时间td”和低档振幅中的第二偏置电压Vbias2”设置，转到步骤1220；
[0085] 步骤1220：补偿由NFC FDT计时器814c计数的帧延迟时间FDT；
[0086] 步骤1222：停止帧延迟时间FDT的补偿。
[0087] 因此，在本发明中，提出了一种产生准确的FDT延迟时间的方法和系统。提出了一种自适应暂停检测器(如所提出的边缘检测装置106)以检测A型NFC信号的暂停。在NFC载波振幅的5％到60％的范围内，可以准确地检测到被用作为NFC FDT时间的复位信号的暂停结束(即上升沿)。暂停检测器的阈值是基于载波振幅电平的信息来设置的。对于宽输入NFC场动态范围，这将最小化暂停检测器的上升沿的变化。自适应FDT算法可以补偿暂停检测器的延迟，其中暂停检测器的延迟根据NFC场振幅电平而变化。此外，暂停检测器的上升沿被用于复位FDT计时器。数字解调器输出最后一个数据位信息来设定相应的FDT计时器的阈值，即基于最后一个数据位的逻辑“0”或“1”来设定FDT延迟目标计数。
[0088] 简而言之，通过基于ASK调制信号的信号电平来自适应地调整阈值电压电平，所提出的包络提取装置能够精确地检测接收调制信号的包络的下降沿和上升沿。基于由包络提取装置提取的包络波形，解码装置能够精确地解调所述接收调制信号，以产生数字输出数据。基于由包络提取装置提取的下降沿，锁相环可产生免受噪声和毛刺的连续时钟。此外，基于由包络提取装置提取的上升沿，由NFC FDT计时器计数的帧延迟时间可被准确地设定。
[0089] 本领域技术人员将很容易地观察到，在保留本发明的教导下可以对装置和方法进行许多
修改和更动。因此，上述公开内容的涵盖范围应被解释为仅由所附权利要求书的界限和范围来确定。
