图像传感器
阅读：432发布：2022-03-07
专利汇可以提供图像传感器专利检索，专利查询，专利分析的服务。并且公开了一种图像 传感器 ，其包括包含多个 像素 的第一 基板 、在每个像素处的第一基板中的光电转换区域、第一基板上的第一电容器、以及与第一电容器间隔开并围绕第一电容器的屏蔽结构。，下面是图像传感器专利的具体信息内容。
1.一种图像传感器，包括：
包括多个像素的第一基板；
在所述像素的每个处的所述第一基板中的光电转换区域；
在所述第一基板上的第一电容器；以及
与所述第一电容器间隔开并且围绕所述第一电容器的屏蔽结构。
2.如权利要求1所述的图像传感器，还包括在所述第一基板上并且与所述第一电容器间隔开的第二电容器，
其中所述第一电容器和所述第二电容器共用一个顶电极。
3.如权利要求2所述的图像传感器，其中所述屏蔽结构围绕所述第一电容器和所述第二电容器。
4.如权利要求1所述的图像传感器，其中
所述第一电容器包括底电极、顶电极和插置在所述底电极与所述顶电极之间的电介质层，以及
所述屏蔽结构包括虚设底电极、虚设顶电极和插置在所述虚设底电极与所述虚设顶电极之间的虚设电介质层。
5.如权利要求4所述的图像传感器，其中：
所述第一电容器还包括在所述底电极与所述电介质层之间的多个导电柱，所述多个导电柱彼此间隔开，以及
所述屏蔽结构还包括在所述虚设底电极与所述虚设电介质层之间的多个虚设导电柱，所述多个虚设导电柱彼此间隔开。
6.如权利要求4所述的图像传感器，还包括在所述电介质层与所述底电极之间的模制层，
其中所述模制层包括彼此间隔开的多个柱孔，所述柱孔暴露所述底电极，以及其中所述电介质层延伸到所述柱孔中并且与所述底电极接触。
7.如权利要求6所述的图像传感器，其中
所述模制层延伸为插置在所述虚设电介质层与所述虚设底电极之间，所述模制层还包括彼此间隔开的多个虚设柱孔，所述虚设柱孔暴露所述虚设底电极，以及
所述虚设电介质层延伸到所述虚设柱孔中并且与所述虚设底电极接触。
8.如权利要求1所述的图像传感器，其中
所述第一电容器包括底电极、顶电极和插置在所述底电极与所述顶电极之间的电介质层，
所述图像传感器还包括：
覆盖所述顶电极的第一层间电介质层；和
穿透所述第一层间电介质层的第一接触插塞，以及
所述屏蔽结构包括穿透所述第一层间电介质层的第一子屏蔽结构，所述第一子屏蔽结构具有在与所述第一接触插塞的顶表面的高度相同的高度处的顶表面。
9.如权利要求8所述的图像传感器，还包括在所述第一接触插塞下方并且在与所述底电极的高度相同的高度处的第一导电垫，
其中所述屏蔽结构还包括在所述第一子屏蔽结构下方并且在与所述底电极的高度相同的高度处的第二子屏蔽结构。
10.如权利要求8所述的图像传感器，还包括在所述电介质层与所述底电极之间的模制层，
其中所述模制层包括彼此间隔开的多个柱孔，所述柱孔暴露所述底电极，以及其中所述电介质层延伸到所述柱孔中并且与所述底电极接触。
11.如权利要求10所述的图像传感器，其中
所述模制层横向地延伸，以及
所述第一接触插塞和所述屏蔽结构穿透所述模制层。
12.如权利要求8所述的图像传感器，其中所述第一接触插塞被提供为多个，其中所述多个第一接触插塞彼此间隔开并且设置为围绕所述屏蔽结构。
13.如权利要求1所述的图像传感器，还包括：
第一晶体管，设置在所述第一基板上并且传输从所述光电转换区域产生的电荷；以及第二晶体管，设置在所述第一基板上并且电连接到所述第一电容器。
14.如权利要求1所述的图像传感器，还包括：
第一晶体管，设置在所述第一基板上并且传输从所述光电转换区域产生的电荷；
第二基板，与所述第一基板相对；以及
第二晶体管，设置在所述第二基板上并且电连接到所述第一电容器。
15.一种图像传感器，包括：
包括多个像素的基板；
在所述像素的每个处的所述基板中的光电转换区域；
在所述基板上的至少一个电容器；
与所述至少一个电容器相邻的导电图案；以及
在所述至少一个电容器与所述导电图案之间的屏蔽结构。
16.如权利要求15所述的图像传感器，其中所述屏蔽结构围绕所述至少一个电容器。
17.如权利要求15所述的图像传感器，其中
所述屏蔽结构的底表面位于与所述至少一个电容器的底表面相同的高度处，以及所述屏蔽结构的顶表面位于与所述至少一个电容器的顶表面相同的高度处或者比所述至少一个电容器的顶表面大的高度处。
18.如权利要求15所述的图像传感器，其中所述屏蔽结构包括第一屏蔽图案和在所述第一屏蔽图案上的第二屏蔽图案。
19.如权利要求18所述的图像传感器，其中所述屏蔽结构还包括在所述第一屏蔽图案与所述第二屏蔽图案之间的电介质层。
20.如权利要求19所述的图像传感器，其中所述屏蔽结构还包括在所述电介质层与所述第一屏蔽图案之间的第三屏蔽图案。
21.一种图像传感器，包括：
包括多个像素的第一基板；
在所述像素的每个处的所述第一基板中的光电转换区域；
在所述第一基板上的第一电容器和第二电容器；以及
与所述第一电容器和所述第二电容器间隔开并且围绕所述第一电容器和所述第二电容器的屏蔽结构。
22.如权利要求21所述的图像传感器，其中：
所述第一电容器和所述第二电容器的每个包括底电极和电介质层，以及所述第一电容器和所述第二电容器共用一个顶电极。
23.如权利要求22所述的图像传感器，其中所述屏蔽结构包括虚设底电极、虚设顶电极以及在所述虚设底电极与所述虚设顶电极之间的虚设电介质层。
24.如权利要求23所述的图像传感器，其中所述屏蔽结构还包括在所述虚设底电极与所述虚设电介质层之间的多个虚设导电柱，所述多个虚设导电柱彼此间隔开。
25.如权利要求23所述的图像传感器，其中所述屏蔽结构包括虚设底电极和与所述虚设底电极接触的屏蔽图案。
图像传感器
技术领域
[0001] 实施方式涉及图像传感器。
背景技术
[0002] 图像传感器将光子图像转换成电信号。计算机和通信产业的新进展已经导致对诸如数码相机、便携式摄像机、PCS(个人通信系统)、游戏装置、安保摄像头和医疗微型摄像头的各种消费电子设备中的高性能图像传感器的强烈需求。
[0003] 图像传感器被归类为电荷耦合器件(CCD)和CMOS图像传感器。CMOS图像传感器具有简单的操作方法，并且因为其信号处理电路被集成到单个芯片中，所以其产品的尺寸可最小化。而且，CMOS图像传感器需要相对小的功耗，这在电池供电的应用中是有用的。因此，由于技术的进步和高分辨率的实现，CMOS图像传感器的使用已迅速增加。发明内容
[0005] 实施方式还针对一种图像传感器，其包括包含多个像素的基板、在每个像素处的基板中的光电转换区域、基板上的至少一个电容器、与所述至少一个电容器相邻的导电图案、以及在所述至少一个电容器与导电图案之间的屏蔽结构。
[0006] 实施方式还针对一种图像传感器，其包括包含多个像素的第一基板、在每个像素处的第一基板中的光电转换区域、第一基板上的第一电容器和第二电容器、以及与第一电容器和第二电容器间隔开并围绕第一电容器和第二电容器的屏蔽结构。附图说明
[0007] 通过参照附图详细描述示例实施方式，特征对本领域技术人员将变得明显，附图中：
[0009] 图2示出了显示根据一示例实施方式的图像传感器的电路图。
[0010] 图3示出了显示根据一示例实施方式的图像传感器的俯视图。
[0011] 图4示出了沿图3的线A-A'截取的剖视图。
[0012] 图5至9示出了显示制造具有图4的剖面的图像传感器的方法的剖视图。
[0013] 图10示出了显示根据一示例实施方式的图像传感器的俯视图。
[0014] 图11示出了沿图10的线A-A'截取的剖视图。
[0015] 图12至14示出了显示制造具有图11的剖面的图像传感器的方法的剖视图。
[0016] 图15示出了显示根据一示例实施方式的图像传感器的俯视图。
[0017] 图16示出了沿图15的线A-A'截取的剖视图。
[0018] 图17示出了显示根据一示例实施方式的图像传感器的俯视图。
[0019] 图18示出了沿图17的线A-A'截取的剖视图。
[0020] 图19示出了显示根据一示例实施方式的图像传感器的电路图。
[0021] 图20示出了显示根据一示例实施方式的图像传感器的电路图。
[0022] 图21示出了显示根据一示例实施方式的图像传感器的剖视图。
具体实施方式
[0023] 现在将参照附图详细描述一些示例实施方式。
[0024] 图1示出了显示根据一示例实施方式的图像处理装置的示意性框图。
[0026] 图像处理装置200可以是或者可以包括捕获外部图像的电子设备，诸如智能电话或数码相机。
[0027] 图像传感器110可以将来自外部物体的光转换成电信号或数据信号。图像传感器110可以包括多个像素。所述多个像素的每个可以接收从外部物体反射的光，并且可以将接收到的光转换成电图像信号或光信号。
[0028] 图像信号处理单元120可以处理从图像传感器110接收的帧数据FR(或图像数据或光数据)，并且可以输出校正的图像数据IMG。例如，图像信号处理单元120可以通过对接收到的帧数据FR执行诸如颜色插值、颜色校正、伽马校正、颜色空间转换和边缘校正的一种或更多种信号处理操作而生成图像数据IMG。
[0029] 显示器件130可以输出从图像信号处理单元120接收的图像数据IMG，从而允许用户观看图像数据IMG。例如，显示器件130可以包括诸如液晶显示面板、有机发光显示面板、电泳显示面板和电润湿显示面板的各种显示面板中的任何一种。显示器件130可以使用显示面板来输出图像数据IMG。
[0030] 存储器件140可以被配置为存储从图像信号处理单元120接收的图像数据IMG。存储器件140可以包括易失性存储器件，诸如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRA)，或者可以包括非易失性存储器件，诸如只读存储器(ROM)、可编程只读存储器(PROM)、电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁随机存取存储器(MRAM)、电阻随机存取存储器(RRAM)和铁电随机存取存储器(FRAM)。
[0031] 根据本示例实施方式的图像传感器110可以包括电容器，该电容器用作能够存储由光电转换区域中产生的电荷引起的电信号的存储元件。作为示例，图2显示了根据一示例实施方式的图像传感器的电路图。示例实施方式还包括含电容器的其它图像传感器。
[0032] 图2示出了显示根据一示例实施方式的图像传感器的电路图。
[0033] 参照图2，根据一示例实施方式的图像传感器可以具有像素内相关双采样(CDS)结构。例如，图像传感器的每个单位像素可以包括光电转换区域PD、传输晶体管TX、重置晶体管RX、第一源极跟随器晶体管SF1、预充电晶体管PC、采样晶体管SAM、校准晶体管Cal、第二源极跟随器晶体管SF2、选择晶体管SEL、第一电容器C1和第二电容器C2。光电转换区域PD可以是包括n型杂质区域和p型杂质区域的光电二极管。传输晶体管TX可以具有连接到光电转换区域PD的第一端子。传输晶体管TX还可以具有用作浮置扩散区域FD的第二端子。浮置扩散区域FD可以连接到重置晶体管RX的第一端子。浮置扩散区域FD可以电连接到第一源极跟随器晶体管SF1的栅极。第一源极跟随器晶体管SF1可以具有既连接到预充电晶体管PC又连接到采样晶体管SAM的第一端子。采样晶体管SAM可以具有连接到第一电容器C1的第一电极和第二电容器C2的第一电极的第一端子。第二电容器C2可以具有既连接到校准晶体管Cal的第一端子又连接到第二源极跟随器晶体管SF2的栅极的第二电极。第二源极跟随器晶体管SF2可以连接到选择晶体管SEL。
[0034] 图2的图像传感器的操作可以具有对重置值进行采样的步骤和对信号值进行采样的步骤。在光累积之前，浮置扩散区域FD可以重置光电转换区域PD。在重置光电转换区域PD之后，可以开始光累积(或帧捕获)。在光累积持续一段时间之后，浮置扩散区域PD可以被重置为电源电压Vpix。此阶段可能导致重置值具有噪声分量。具有噪声分量的重置值可以通过第一源极跟随器晶体管SF1和采样晶体管SAM被采样到第一电容器C1和第二电容器C2。当采样步骤开始时，第一电容器C1和第二电容器C2可以被预充电，以允许第一源极跟随器晶体管SF1在去除了第一电容器C1和第二电容器C2的先前采样的电压之后采样新的电压。该预充电操作可以使用预充电晶体管PC来执行。在采样步骤期间，校准晶体管Cal可以是断开状态。
[0035] 在采样步骤之后，电荷可以从光电转换区域PD传输到浮置扩散区域FD，并且浮置扩散区域FD可以具有新电压(第二电压)。浮置扩散区域FD的第二电压可以通过第一源极跟随器晶体管SF1和采样晶体管SAM在第一电容器C1处被采样。结果，第一电容器C1可以具有一电压值，该电压值小于重置值因而变成作为所传输的电荷量的结果的新值。与重置采样步骤相比，第二电容器C2可以保持其电荷量，因为第二电容器C2的右节点在该采样步骤期间可以浮置。该趋势可以表示第二电容器C2的右节点处的电压可变得比校正后的电压(在这种情况下为Vpix)低第二电容器C2的左节点处的电压降那么多。当重置噪声在重置采样步骤期间被采样时，第二电容器C2的右节点可以始终被校正为固定电压(在这种情况下为Vpix)，这可以导致在第二电容器C2的右节点处没有噪声分量。该结果可以意味着像素的输出值Vout可不具有噪声分量，并且可以在像素中有效地执行CDS(校正的双采样)操作。具有上述结构的图像传感器可以具有降低的噪声分量并且可以以高速率执行。
[0036] 根据一示例实施方式的图像传感器可以以全局快门模式操作。在全局快门模式中，从图像传感器中的所有像素产生的电信号(数据)可以在像素中包括的第一电容器C1和/或第二电容器C2处被同时采样/存储，并且图1的图像信号处理单元120可以针对每行顺序地读取数据。因此，可以完成全局快门模式。根据本示例实施方式的图像传感器因而可以实现为基于电压的全局快门图像传感器。
[0037] 图3示出了显示根据一示例实施方式的图像传感器的俯视图。图4示出了沿图3的线A-A'截取的剖视图。
[0038] 参照图3和4，根据一示例实施方式的图像传感器100可以包括具有多个像素UP的像素阵列。为了便于描述，仅示出了一个像素UP。
[0039] 图像传感器100可以包括基板1。基板1可以包括例如单晶硅基板或诸如硅的半导体材料的外延层。基板1可以具有彼此面对的第一表面1a和第二表面1b。第一深器件隔离层3a可以设置在基板1中。第一深器件隔离层3a可以具有网格形状。第二深器件隔离层3b可以设置在基板1中。如图4所示，第二深器件隔离层3b可以与第一深器件隔离层3a间隔开。在一个像素UP中，第二深器件隔离层3b可以将基板1划分为第一区域R1和第二区域R2。第一区域R1可以是光接收部分。第二区域R2可以是电路部分。第一深器件隔离层3a和第二深器件隔离层3b可以穿透基板1。第一深器件隔离层3a和第二深器件隔离层3b可以包括例如硅氧化物层、硅氮氧化物层和硅氮化物层中的一个或更多个。第二深器件隔离层3b可以具有这样的结构，其包括第一导电类型的重掺杂杂质部并且还包括在重掺杂杂质部上的浅器件隔离部。第一导电类型可以是p型。
[0040] 基板1可以用具有例如第一导电类型的杂质掺杂。第一杂质区域5可以设置在第一区域R1的基板1中。第一杂质区域5可以用具有例如与第一导电类型相反的第二导电类型的杂质掺杂。第二导电类型可以是n型。第一杂质区域5和其周围的基板1可以构成PN结，以提供光电转换区域(参见图2的PD)。第一杂质区域5可以是光电转换区域PD的一部分。第一杂质区域5也可以被称为光电转换区域PD。
[0041] 第一区域R1可以包括在基板1的第一表面1a上的第一栅电极9a和第二栅电极9b。第二区域R2可以包括在基板1的第一表面1a上的第三栅电极9c。栅极电介质层11a可以插置在基板1与第一栅电极9a、第二栅电极9b和第三栅电极9c的每个之间。第一栅电极9a、第二栅电极9b和第三栅电极9c可以包括例如掺杂杂质的多晶硅、金属硅化物(诸如钴硅化物)、金属氮化物(诸如钛氮化物)、或金属(诸如钨、铜或铝)中的一种或更多种。栅极电介质层
11a可以包括例如硅氧化物层、硅氮化物层、金属氧化物层或金属氮化物层中的一个或更多个。第一栅电极9a的一部分可以延伸到基板1中并与第一杂质区域5相邻。第二杂质区域13a可以设置在第一栅电极9a与第二栅电极9b之间的基板1中。第三杂质区域13b可以设置在第三栅电极9c的相反两侧上的基板1中。第二杂质区域13a和第三杂质区域13b可以都用具有第二导电类型的杂质掺杂。第二杂质区域13a可以对应于例如图2所示的浮置扩散区域FD。
11a可以包括例如硅氧化物层、硅氮化物层、金属氧化物层或金属氮化物层中的一个或更多个。第一栅电极9a的一部分可以延伸到基板1中并与第一杂质区域5相邻。第二杂质区域13a可以设置在第一栅电极9a与第二栅电极9b之间的基板1中。第三杂质区域13b可以设置在第三栅电极9c的相反两侧上的基板1中。第二杂质区域13a和第三杂质区域13b可以都用具有第二导电类型的杂质掺杂。第二杂质区域13a可以对应于例如图2所示的浮置扩散区域FD。
[0042] 第一栅电极9a可以对应于例如图2所示的传输晶体管TX的栅极。第二栅电极9b可以对应于例如图2所示的重置晶体管RX的栅极。第三栅电极9c可以对应于例如图2所示的校准晶体管Cal的栅极。在一实现方式中，第二区域R2还可以在基板1的第一表面1a上包括图2所示的第一源极跟随器晶体管SF1、采样晶体管SAM、预充电晶体管PC、第二源极跟随器晶体管SF2和选择晶体管SEL中的一个或更多个。
[0043] 基板1可以用第一层间电介质层15覆盖。第一布线19可以设置在第一层间电介质层15上。第一层间电介质层15可以在其中提供有电连接到第一布线19的第一接触插塞17。第一接触插塞17中的一些可以接触第一栅电极9a、第二栅电极9b和第三栅电极9c。第一接触插塞17中的一个可以接触第三杂质区域13b。
[0044] 第一层间电介质层15可以在其上提供有覆盖第一布线19的第二层间电介质层21。第二层间电介质层21可以在其中提供有穿透第二层间电介质层21并与第一布线19电连接的第二接触插塞23b和23。第二接触插塞23b和23可以包括第二底电极接触插塞23b和第二边缘接触插塞23。第二底电极接触插塞23b可以电连接到第三杂质区域13b。第二层间电介质层21可以在其上提供有第一底电极25b1、第二底电极25b2、虚设底电极25s和边缘导电垫
25p，这些部件25b1、25b2、25s和25p彼此间隔开。第一底电极25b1和第二底电极25b2可以在像素UP的中央部分上具有板形状。虚设底电极25s可以具有围绕第一底电极25b1和第二底电极25b2的闭环形状。边缘导电垫25p可以具有在虚设底电极25s外侧彼此间隔开并布置为围绕虚设底电极25s的岛形状。第一底电极25b1、第二底电极25b2、虚设底电极25s和边缘导电垫25p可以都包括相同的材料，并且可以都位于相同的高度处。第一底电极25b1、第二底电极25b2、虚设底电极25s和边缘导电垫25p可以包括诸如钨、铜、铝、钛或钽的金属。第二底电极25b2可以接触第二底电极接触插塞23b。边缘导电垫25p可以接触第二边缘接触插塞
23。
25p，这些部件25b1、25b2、25s和25p彼此间隔开。第一底电极25b1和第二底电极25b2可以在像素UP的中央部分上具有板形状。虚设底电极25s可以具有围绕第一底电极25b1和第二底电极25b2的闭环形状。边缘导电垫25p可以具有在虚设底电极25s外侧彼此间隔开并布置为围绕虚设底电极25s的岛形状。第一底电极25b1、第二底电极25b2、虚设底电极25s和边缘导电垫25p可以都包括相同的材料，并且可以都位于相同的高度处。第一底电极25b1、第二底电极25b2、虚设底电极25s和边缘导电垫25p可以包括诸如钨、铜、铝、钛或钽的金属。第二底电极25b2可以接触第二底电极接触插塞23b。边缘导电垫25p可以接触第二边缘接触插塞
23。
[0045] 第一底电极25b1可以在其上提供有彼此间隔开的多个第一导电柱27b1。第二底电极25b2可以在其上提供有彼此间隔开的多个第二导电柱27b2。虚设底电极25s可以在其上提供有彼此间隔开的多个虚设导电柱27s。如图3所示，虚设导电柱27s可以设置为围绕第一底电极25b1和第二底电极25b2。第一导电柱27b1、第二导电柱27b2和虚设导电柱27s可以都包括相同的材料，并且可以都位于相同的高度处。第一导电柱27b1、第二导电柱27b2和虚设导电柱27s可以包括例如掺杂杂质的多晶硅或金属(诸如钨、铜、铝、钛或钽)。
[0046] 第一电介质层29b1可以覆盖第一导电柱27b1的顶表面和侧壁以及第一底电极25b1的顶表面，该顶表面暴露在第一导电柱27b1之间。第二电介质层29b2可以覆盖第二导电柱27b2的顶表面和侧壁以及第二底电极25b2的顶表面，该顶表面暴露在第二导电柱27b2之间。虚设电介质层29s可以覆盖虚设导电柱27s的顶表面和侧壁以及虚设底电极25s的顶表面，该顶表面暴露在虚设导电柱27s之间。第一电介质层29b1、第二电介质层29b2和虚设电介质层29s可以彼此间隔开。第一电介质层29b1、第二电介质层29b2和虚设电介质层29s可以具有相同材料(例如硅氧化物、钨氧化物、铜氧化物、铝氧化物、钛氧化物、钽氧化物、锆氧化物、镧氧化物或其组合)的单层和多层结构中的一种。
[0047] 第一电介质层29b1和第二电介质层29b2可以用顶电极31u覆盖。第一电介质层29b1可以将顶电极31u与第一底电极25b1分开。第二电介质层29b2可以将顶电极31u与第二底电极25b2分开。顶电极31u的一部分、第一电介质层29b1、第一导电柱27b1和第一底电极
25b1可以构成第一电容器C1。顶电极31u的一部分、第二电介质层29b2、第二导电柱27b2和第二底电极25b2可以构成第二电容器C2。第一电容器C1和第二电容器C2可以共用顶电极
31u。顶电极31u可以不覆盖而是暴露第一底电极25b1的一部分和第二底电极25b2的一部分。
25b1可以构成第一电容器C1。顶电极31u的一部分、第二电介质层29b2、第二导电柱27b2和第二底电极25b2可以构成第二电容器C2。第一电容器C1和第二电容器C2可以共用顶电极
31u。顶电极31u可以不覆盖而是暴露第一底电极25b1的一部分和第二底电极25b2的一部分。
[0048] 虚设电介质层29s可以用虚设顶电极31s覆盖。当在俯视图中看时，虚设电介质层29s和虚设顶电极31s可以具有围绕顶电极31u的闭环形状。虚设底电极25s、虚设导电柱
27s、虚设电介质层29s和虚设顶电极31s可以构成屏蔽结构33s。屏蔽结构33s可以被供应以地电压。地电压可以施加到屏蔽结构33s的虚设顶电极31s和虚设底电极25s中的一个或更多个。
27s、虚设电介质层29s和虚设顶电极31s可以构成屏蔽结构33s。屏蔽结构33s可以被供应以地电压。地电压可以施加到屏蔽结构33s的虚设顶电极31s和虚设底电极25s中的一个或更多个。
[0049] 顶电极31u和虚设顶电极31s可以包括相同的材料并位于相同的高度处。顶电极31u和虚设顶电极31s可以包括例如掺杂杂质的多晶硅、硅锗和/或金属(诸如钨、铜、铝、钛或钽)。
[0050] 屏蔽结构33s可以具有在与第一电容器C1和第二电容器C2的底表面的高度相同的高度处的底表面，并且还可以具有在与第一电容器C1和第二电容器C2的顶表面的高度相同的高度处的顶表面。
[0051] 根据本示例实施方式，图像传感器100包括围绕第一电容器C1和第二电容器C2的屏蔽结构33s。因此，可以在与第一电容器C1和第二电容器C2相邻的导电线(例如，第三边缘接触插塞37p)之间防止或最小化寄生电容，这可以导致耦合噪声的降低。图像传感器100因而可以生成清晰的图像。
[0052] 第二层间电介质层21可以在其上提供有覆盖顶电极31u和虚设顶电极31s的第三层间电介质层35。顶电极接触插塞37c可以穿透第三层间电介质层35并与顶电极31u接触。顶电极接触插塞37c可以电连接到图2所示的采样晶体管SAM的第一端子。虚设顶电极接触插塞37s可以穿透第三层间电介质层35并与虚设顶电极31s接触。第一底电极接触插塞37b可以穿透第三层间电介质层35并与第一底电极25b1接触。第三边缘接触插塞37p可以穿透第三层间电介质层35并与边缘导电垫25p接触。第一底电极接触插塞37b可以具有与第三边缘接触插塞37p的垂直长度相同的垂直长度。
[0053] 第三布线39可以设置在第三层间电介质层35上。第三层间电介质层35可以在其上提供有覆盖第三布线39的第四层间电介质层41。第四接触插塞43可以穿透第四层间电介质层41并与第三布线39电连接。第四布线45可以设置在第四层间电介质层41上。第四布线45可以用第五层间电介质层47覆盖。第一层间电介质层15、第二层间电介质层21、第三层间电介质层35、第四层间电介质层41和第五层间电介质层47可以包括例如硅氧化物层、硅氮化物层、硅氮氧化物层或多孔电介质层中的一个或更多个。
[0054] 上金属板49可以设置在第五层间电介质层47上。上金属板49可以包括诸如钨或铜的金属性材料。第五层间电介质层47可以在其上提供有覆盖上金属板49的钝化层51。钝化层51可以由例如硅氮化物或聚酰亚胺形成。上金属板49可以占据一个像素UP的大部分面积。上金属板49可以为图像传感器100屏蔽外部电场。上金属板49可以防止基板1具有入射在其上的来自钝化层51外部的光。当光通过基板1的第二表面1b被引导到图像传感器100中然后通过第一层间电介质层15、第二层间电介质层21、第三层间电介质层35、第四层间电介质层41和第五层间电介质层47被引导出图像传感器100时，上金属板49可以用作使光能够反射并返回到第一杂质区域5的反射器。
[0055] 第一区域R1可以包括与基板1的第二表面1b相邻的微透镜59。滤色器55可以插置在微透镜59与基板1的第二表面1b之间。第二区域R2可以包括与基板1的第二表面1b相邻的第二金属板57。第二金属板57可以包括诸如钨、铝和铜的金属。第二金属板57可以用作防止光入射到第二区域R2的基板1中的遮光图案。
[0056] 固定电荷层53可以插置在滤色器55与基板1的第二表面1b之间以及第二金属板57与基板1的第二表面1b之间。基板1的第二表面1b可以接触固定电荷层53。固定电荷层53可以具有例如金属氧化物层或金属氟化物层，该金属氧化物层包括量少于其化学计量比的氧，该金属氟化物层包括量少于其化学计量比的氟。固定电荷层53因而可以具有负的固定电荷。固定电荷层53可以包括金属氧化物或金属氟化物或者由金属氧化物或金属氟化物构成，该金属氧化物或该金属氟化物包括从铪(Hf)、锆(Zr)、铝(Al)、钽(Ta)、钛(Ti)、钇(Y)和镧系元素的组中选择的至少一种金属。例如，固定电荷层53可以是铪氧化物层或铝氟化物层。固定电荷层53可以在第二表面1b周围引起空穴累积。因此，可以有效地减少暗电流和白斑。
[0057] 图5至9示出了显示制造具有图4的剖面的图像传感器的方法的剖视图。
[0058] 参照图5，第一导电类型的杂质可以被掺杂到具有彼此面对的第一表面1a和第二表面1b的基板1中。第一导电类型可以是例如p型。第一深器件隔离层3a可以形成在基板1中，将像素UP隔开。第二深器件隔离层3b也可以被形成，以将基板1分成第一区域R1和第二区域R2。第二导电类型的杂质可以被掺杂到第一区域R1的基板1中，形成第一杂质区域5。第二导电类型可以是例如n型。第一栅电极9a、第二栅电极9b和第三栅电极9c以及栅极电介质层11a可以形成在基板1的第一表面1a上。第二杂质区域13a和第三杂质区域13b可以在第一栅电极9a、第二栅电极9b和第三栅电极9c侧面的基板1中形成。第一层间电介质层15、第一接触插塞17、第一布线19、第二层间电介质层21、第二底电极接触插塞23b和第二边缘接触插塞23可以顺序地形成在基板1的第一表面1a上。
[0059] 导电层可以形成在第二层间电介质层21上然后被图案化，以形成第一底电极25b1、第二底电极25b2、虚设底电极25s和边缘导电垫25p，这些部件25b1、25b2、25s和25p彼此间隔开。模制层26可以形成在第二层间电介质层21上，覆盖第一底电极25b1、第二底电极
25b2、虚设底电极25s和边缘导电垫25p。在一实现方式中，在形成模制层26之前，蚀刻停止层(参见图12的61)可以被共形地形成。模制层26可以包括例如硅氧化物层、硅氮化物层或硅氮氧化物层中的一个或更多个。模制层26可以被图案化以形成暴露第一底电极25b1的顶表面的多个第一柱孔26b1、暴露第二底电极25b2的顶表面的多个第二柱孔26b2、以及暴露虚设底电极25s的顶表面的多个虚设柱孔26s。导电层可以被堆叠，以填充第一柱孔26b1、第二柱孔26b2和虚设柱孔26s，然后被平坦蚀刻以分别在第一柱孔26b1、第二柱孔26b2和虚设柱孔26s中形成第一导电柱27b1、第二导电柱27b2和虚设导电柱27s。
25b2、虚设底电极25s和边缘导电垫25p。在一实现方式中，在形成模制层26之前，蚀刻停止层(参见图12的61)可以被共形地形成。模制层26可以包括例如硅氧化物层、硅氮化物层或硅氮氧化物层中的一个或更多个。模制层26可以被图案化以形成暴露第一底电极25b1的顶表面的多个第一柱孔26b1、暴露第二底电极25b2的顶表面的多个第二柱孔26b2、以及暴露虚设底电极25s的顶表面的多个虚设柱孔26s。导电层可以被堆叠，以填充第一柱孔26b1、第二柱孔26b2和虚设柱孔26s，然后被平坦蚀刻以分别在第一柱孔26b1、第二柱孔26b2和虚设柱孔26s中形成第一导电柱27b1、第二导电柱27b2和虚设导电柱27s。
[0060] 参照图6，模制层26可以被去除以暴露第一导电柱27b1、第二导电柱27b2、虚设导电柱27s、第一底电极25b1、第二底电极25b2、虚设底电极25s和边缘导电垫25p。
[0061] 参照图7，初始电介质层可以共形地形成在第二层间电介质层21上然后被图案化，以形成覆盖第一导电柱27b1和第一底电极25b1的第一电介质层29b1、覆盖第二导电柱27b2和第二底电极25b2的第二电介质层29b2、以及覆盖虚设导电柱27s和虚设底电极25s的虚设电介质层29s。此时，边缘导电垫25p可以在其顶表面和侧壁处被暴露。
[0062] 参照图8，导电层可以堆叠在第二层间电介质层21上然后被图案化，以形成顶电极31u和虚设顶电极31s。此时，边缘导电垫25p可以仍然在其顶表面和侧壁处被暴露。此外，第一底电极25b1和第二底电极25b2中的一个或更多个可以在其顶表面处被部分地暴露。上述工艺可以形成第一电容器C1、第二电容器C2和屏蔽结构33s。
[0063] 参照图9，第三层间电介质层35可以形成在第二层间电介质层21上，覆盖第一电容器C1、第二电容器C2和屏蔽结构33s。第三层间电介质层35可以被图案化以形成多个接触柱孔，然后接触柱孔可以用导电层填充以形成顶电极接触插塞37c、第一底电极接触插塞37b、虚设顶电极接触插塞37s和第三边缘接触插塞37p。后续工艺可以被执行以制造图4所示的图像传感器100。
[0064] 图10示出了显示根据一示例实施方式的图像传感器的俯视图。图11示出了沿图10的线A-A'截取的剖视图。
[0065] 参照图10和11，根据一示例实施方式的图像传感器101可以不包括第一导电柱27b1、第二导电柱27b2和虚设导电柱27s。第一底电极25b1、第二底电极25b2、虚设底电极
25s和边缘导电垫25p可以用蚀刻停止层61共形地覆盖。模制层26可以插置在蚀刻停止层61与第一电介质层29b1、第二电介质层29b2和虚设电介质层29s的每个之间。模制层26可以包括暴露第一底电极25b1的顶表面的多个第一柱孔26b1、暴露第二底电极25b2的顶表面的多个第二柱孔26b2、以及暴露虚设底电极25s的顶表面的多个虚设柱孔26s。第一电介质层
29b1、第二电介质层29b2和虚设电介质层29s可以分别延伸到第一柱孔26b1、第二柱孔26b2和虚设柱孔26s中，因而分别与第一底电极25b1、第二底电极25b2和虚设底电极25s接触。
25s和边缘导电垫25p可以用蚀刻停止层61共形地覆盖。模制层26可以插置在蚀刻停止层61与第一电介质层29b1、第二电介质层29b2和虚设电介质层29s的每个之间。模制层26可以包括暴露第一底电极25b1的顶表面的多个第一柱孔26b1、暴露第二底电极25b2的顶表面的多个第二柱孔26b2、以及暴露虚设底电极25s的顶表面的多个虚设柱孔26s。第一电介质层
29b1、第二电介质层29b2和虚设电介质层29s可以分别延伸到第一柱孔26b1、第二柱孔26b2和虚设柱孔26s中，因而分别与第一底电极25b1、第二底电极25b2和虚设底电极25s接触。
[0066] 第一电介质层29b1、第二电介质层29b2和虚设电介质层29s可以都包括多个电介质层。例如，第一电介质层29b1可以包括第一下电介质层63b1、第一居间电介质层65b1和第一上电介质层67b1。第二电介质层29b2可以包括第二下电介质层63b2、第二居间电介质层65b2和第二上电介质层67b2。虚设电介质层29s可以包括虚设下电介质层63s、虚设居间电介质层65s和虚设上电介质层67s。下电介质层63b1、63b2和63s、居间电介质层65b1、65b2和
65s以及上电介质层67b1、67b2和67s可以包括彼此不同的材料。在另一示例实施方式中，下电介质层63b1、63b2和63s以及上电介质层67b1、67b2和67s可以包括与居间电介质层65b1、
65b2和65s的材料不同的材料。例如，下电介质层63b1、63b2和63s可以包括铝氧化物层，上电介质层67b1、67b2和67s可以包括锆氧化物层，并且居间电介质层65b1、65b2和65s可以包括硅氧化物层。
65s以及上电介质层67b1、67b2和67s可以包括彼此不同的材料。在另一示例实施方式中，下电介质层63b1、63b2和63s以及上电介质层67b1、67b2和67s可以包括与居间电介质层65b1、
65b2和65s的材料不同的材料。例如，下电介质层63b1、63b2和63s可以包括铝氧化物层，上电介质层67b1、67b2和67s可以包括锆氧化物层，并且居间电介质层65b1、65b2和65s可以包括硅氧化物层。
[0067] 第一电介质层29b1、第二电介质层29b2和虚设电介质层29s可以彼此间隔开。辅助电介质层34可以设置在模制层26上。辅助电介质层34可以插置在第一电介质层29b1与第二电介质层29b2之间、第一电介质层29b1与虚设电介质层29s之间、以及第二电介质层29b2与虚设电介质层29s之间。辅助电介质层34可以包括与至少下电介质层63b1、63b2、63s和上电介质层67b1、67b2和67s的材料不同的材料。
[0068] 第三边缘接触插塞37p可以穿透第三层间电介质层35、辅助电介质层34、模制层26和蚀刻停止层61，将边缘导电垫25p电连接到第三布线39之一。其它配置可以与以上参照图4讨论的配置相同或相似。
[0069] 图12至14示出了显示制造图11所示的图像传感器的方法的剖视图。
[0070] 参照图12，第一底电极25b1、第二底电极25b2、虚设底电极25s和边缘导电垫25p可以形成在第二层间电介质层21上，然后蚀刻停止层61可以被共形地形成。蚀刻停止层61可以由相对于第二层间电介质层21具有蚀刻选择性的材料形成。例如，蚀刻停止层61可以由硅氮化物层形成。模制层26可以形成在蚀刻停止层61上。模制层26和蚀刻停止层61可以被顺序地图案化，以形成暴露第一底电极25b1的顶表面的多个第一柱孔26b1、暴露第二底电极25b2的顶表面的多个第二柱孔26b2、以及暴露虚设底电极25s的顶表面的多个虚设柱孔26s。
[0071] 参照图13，初始电介质层29可以堆叠在模制层26上，填充第一柱孔26b1、第二柱孔26b2和虚设柱孔26s。初始电介质层29可以通过顺序地堆叠下电介质层63、居间电介质层65和上电介质层67而形成。
[0072] 参照图14，初始电介质层29可以被图案化，以形成第一电介质层29b1、第二电介质层29b2和虚设电介质层29s并暴露模制层26的顶表面。辅助电介质层34可以形成在暴露的模制层26上。导电层可以堆叠在辅助电介质层34上然后被图案化，以形成顶电极31u和虚设顶电极31s。上述工艺可以形成第一电容器C1、第二电容器C2和屏蔽结构33s。后续工艺可以被执行以制造图11所示的图像传感器101。
[0073] 图15示出了显示根据一示例实施方式的图像传感器的俯视图。图16示出了沿图15的线A-A'截取的剖视图。
[0074] 参照图15和16，根据一示例实施方式的图像传感器102可以包括屏蔽结构330s，其结构不同于图4的图像传感器100中包括的屏蔽结构33s的结构。屏蔽结构330s可以具有在与第一电容器C1和第二电容器C2的底表面的高度相同的高度处的底表面，并且还可以具有在比第一电容器C1和第二电容器C2的顶表面的高度大的高度处的顶表面。虚设底电极25s和虚设底电极25s上的屏蔽图案38s可以构成屏蔽结构330s。屏蔽图案38s可以穿透第三层间电介质层35，将虚设底电极25s连接到第三布线39之一。屏蔽图案38s可以具有比虚设底电极25s的剖面宽度小的剖面宽度。屏蔽图案38s可以具有围绕第一电容器C1和第二电容器C2的闭环形状。屏蔽图案38s可以包括与第三边缘接触插塞37p的材料相同的材料，可以位于与第三边缘接触插塞37p的高度相同的高度处，并且可以具有与第三边缘接触插塞37p的垂直长度相同的垂直长度。屏蔽图案38s和第三边缘接触插塞37p可以被同时形成。屏蔽结构330s可以被供应以地电压。其它配置和制造工艺可以与参照图4至9讨论的配置和制造工艺相同或相似。
[0075] 图17示出了显示根据一示例实施方式的图像传感器的俯视图。图18示出了沿图17的线A-A'截取的剖视图。
[0076] 参照图17和18，根据一示例实施方式的图像传感器103可以包括屏蔽结构330s，其结构不同于图11的图像传感器101中包括的屏蔽结构33s的结构。虚设底电极25s和虚设底电极25s上的屏蔽图案38s可以构成屏蔽结构330s。屏蔽图案38s可以穿透第三层间电介质层35，将虚设底电极25s连接到第三布线39之一。屏蔽图案38s可以具有围绕第一电容器C1和第二电容器C2的闭环形状。屏蔽图案38s可以包括与第三边缘接触插塞37p的材料相同的材料，可以位于与第三边缘接触插塞37p的高度相同的高度处，并且可以具有与第三边缘接触插塞37p的垂直长度相同的垂直长度。屏蔽图案38s和第三边缘接触插塞37p可以被同时形成。其它配置和制造工艺可以与参照图11至14讨论的配置和制造工艺相同或相似。
[0077] 图19示出了显示根据一示例实施方式的图像传感器的电路图。
[0078] 参照图19，四个传输晶体管TX1、TX2、TX3和TX4可以共用一个浮置扩散区域FD。在这种情况下，四个第一区域R1可以彼此相邻设置。四个传输晶体管TX1、TX2、TX3和TX4可以依次导通。例如，当第一传输晶体管TX1导通时，可以通过参照图2讨论的操作感测第一光电转换区域PD1中累积的电荷。可以对第二传输晶体管TX2、第三传输晶体管TX3和第四传输晶体管TX4顺序执行相同的操作，以分别感测第二光电转换区域PD2、第三光电转换区域PD3和第四光电转换区域PD4中累积的电荷。
[0079] 图20示出了显示根据一示例实施方式的图像传感器的电路图。图21示出了根据一示例实施方式的图像传感器的剖视图。
[0080] 参照图20和21，根据一示例实施方式的图像传感器104可以包括具有彼此不同的半导体芯片的第一区域R1和第二区域R2。例如，第一区域R1可以对应于包括第一基板1的第一半导体芯片，第二区域R2可以对应于包括与第一基板1相对的第二基板71的第二半导体芯片。第一区域R1可以包括光电转换区域PD、传输晶体管TX、浮置扩散区域FD、第一重置晶体管RX1和第一源极跟随器晶体管SF1。第二区域R2可以包括采样晶体管SAM、电容器CAP、第二重置晶体管RX2、第二源极跟随器晶体管SF2和选择晶体管SEL。第一区域R1和第二区域R2可以在其间具有连接器230，连接器230将第一源极跟随器晶体管SF1的第一端子联接到采样晶体管SAM的第一端子。
[0081] 第一基板1可以具有彼此面对的第一表面1a和第二表面1b。深器件隔离层3可以设置在第一基板1中，限定像素。第一基板1可以用第一导电类型的杂质掺杂。第一基板1可以在其中提供有第二导电类型的第一杂质区域5。第一栅电极9a和第二栅电极9b可以设置在第一基板1的第一表面1a上。图像传感器104可以不包括图4的第二深器件隔离层3b。第一基板1的第一表面1a可以在其上包括多个第一层间电介质层83和第一布线85。
[0082] 第三栅电极9c可以设置在第二基板71上。第三栅电极9c可以对应于例如采样晶体管SAM的栅极。多个第二层间电介质层73可以设置在第二基板71上。第二底电极接触插塞23b、电容器CAP、屏蔽结构33s和第二布线75可以设置在第二层间电介质层73中。在该实施方式中，电容器CAP包括底电极25b、导电柱27b、电介质层29b和上电极31u。一个像素UP中可以存在一个电容器CAP。当在俯视图中看时，屏蔽结构33s可以具有围绕电容器CAP的闭环形状。第一层间电介质层83中的最下面的第一层间电介质层可以接触第二层间电介质层73中的最上面的第二层间电介质层。第一布线85中的最下面的第一布线和第二布线75中的最上面的第二布线可以彼此接触，以构成连接器230。其它配置可以与以上参照图4讨论的配置相同或相似。
[0083] 图21的电容器CAP可以具有与参照图11讨论的第一电容器C1的结构或参照图11讨论的第二电容器C2的结构相同或相似的结构。屏蔽结构33s可以具有与参照图11讨论的屏蔽结构33s的结构或参照图16讨论的屏蔽结构330s的结构相同或相似的结构。
[0084] 根据一示例实施方式，图像传感器可以包括围绕电容器的屏蔽结构。可以在与电容器相邻的导电线之间防止或最小化寄生电容，这可以导致耦合噪声的降低。因此，图像传感器可以生成清晰的图像。
[0085] 如上所述，示例实施方式可以提供能够实现清晰图像质量的图像传感器。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种半导体芯片、制备方法及显示面板 | 2020-05-08 | 246 |
| 纳米线晶体管的源电极和漏电极保护 | 2020-05-08 | 97 |
| 处理样本实体的测定系统和方法 | 2020-05-08 | 920 |
| 用于热接合的焊炬体 | 2020-05-08 | 122 |
| 用于在线双层电容监视的方法 | 2020-05-08 | 164 |
| 发热装置及其用途 | 2020-05-08 | 320 |
| 光电设备 | 2020-05-08 | 470 |
| 光电设备 | 2020-05-08 | 603 |
| PH传感器和用于pH传感器的校准方法 | 2020-05-08 | 270 |
| 包括具有薄膜晶体管和电容感测的双基底的数字微流体设备 | 2020-05-11 | 393 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
电极热门专利
-
1 太阳能电池
-
4 像素结构
-
10 一种手持式多参数检测仪
QQ群二维码
意见反馈
意见反馈