技术领域
[0001] 本实用新型涉及一种工业照相装置(工业
照相机)。
背景技术
[0002] 工业相机(工业照相装置)具有高的图像
稳定性、高传输能
力和高抗干扰能力。目前,市面上工业相机大多是基于CCD(Chargecoupled Device)或CMOS(Complementarymetal Oxide Semiconductor)芯片的相机。CCD图像
传感器集光电转换及电荷存贮、电荷转移、
信号读取于一体,是典型的固体成像器件。CCD的突出特点是以电荷作为信号,而不同于其它器件是以
电流或者
电压为信号。这类成像器件通过光电转换形成电荷包,而后在驱动脉冲的作用下转移、放大输出图像信号。典型的CCD相机由光学镜头、时序及
同步信号发生器、垂直
驱动器、模拟/
数字信号处理
电路组成。CMOS图像传感器将光敏元阵列、图像信号
放大器、信号读取电路、
模数转换电路、图像
信号处理器及
控制器集成在一
块芯片上,还具有局部
像素的编程随机
访问的优点。目前,CMOS图像传感器以其良好的集成性、低功耗、高速传输和宽动态范围等特点在高
分辨率和高速场合得到了广泛的应用。
[0003] 但是,由于现有工业数字相机的尺寸受到标准C口大小的限制,在实际使用的时候,需连接C口的工业镜头,造成视觉部分结构整体体积大。而视觉结构作为智能装备的关键部分之一,其尺寸直接影响智能装备的工作
精度和工作效率。另一方面,目前的主流工业数字相机由多层
电路板组成:其中包括CMOS/CCD电路,主要包括
可编程逻辑器件FPGA(Field Programmable Gate Array,即现场可编程
门阵列)的主控电路和电源电路等。这多块电路一起分层安装在工业数字相机方形壳体内组成一个整体,FPGA主控只能对接1个图像传感器。随着FPGA主控处理器芯片运算能力的提高,单块FPGA主控处理器采集1个图像
传感器数据后,多余的运算能力便浪费了。
[0004] 比如,中国
专利公开号为CN104284065A的专利中提到“主控
制模块为FPGA主控处理器芯片,包括
图像采集控制模块、图像预处理模块、图像高级处理模块、传输控制模块和存储控制模块”这样的结构。不过,其采用的是“集成式”结构,即采用了CMOS图像传感器,有效降低了相机的成本和功耗,CMOS+FPGA的结构提高了相机的集成度,使相机的体积和重量更小,更适用于对相机尺寸重量有特殊要求的应用。还比如中国专利公开号为CN108055440A的专利中,其记载的是一种典型的传统的集成式结构。
[0005] 比如美国专利公开号为US20180084168A1的专利中,也属于传统的集成式结构,即:“摄像”+“
图像处理”(FPGA主控处理器)集成在相机内部的结构。
[0006] 关于引用或引入:本
申请人同日提交了名为“一种用于工业相机的数字成像装置、一种工业相机用数字成像设备、一种工业数字相机、一种工业相机”的专利申请,这些专利申请的内容,本申请也在此一并引用/引入。实用新型内容
[0007] 本实用新型的目的在于提供一种工业照相装置,可以有效降低智能装备重量,提高智能装备的速度、精度、稳定性和紧凑性。
[0008] 为实现上述目的,本实用新型提供了一种工业照相装置,包括图像采集模块和图像处理模块,所述图像采集模块和所述图像处理模块通过LVDS
连接线缆连接,所述图像采集模块包括数字成像单元和LVDS串行器件,所述数字成像单元用来拍摄对象,所述LVDS串行器件与所述数字成像单元连接,所述LVDS串行器件用于将所述数字成像单元输出的并行信号转换为串行信号,所述串行信号通过所述LVDS连接线缆传输给所述图像处理模块。本方案中,通过在数字成像单元的
基础上增设一个LVDS串行器件(例如专用芯片,其可以直接采购使用,以进行并行信号转串行信号),该LVDS串行器件专门用来转换数字成像单元的
输出信号,将并行信号转串行信号,串行信号可以传输给后端的FPGA主控处理器(Field Programmable Gate Array,即
现场可编程门阵列)或DSP主控处理器(Digital Signal Processor,
数字信号处理器)。如此,该工业照相装置,图像采集模块可以和图像处理模块分离,工业照相装置可以小型化,而工业照相装置的结构尺寸对智能装备的设计具有重大影响,越小巧成像部分对整个智能装备的高速、高精度、稳定性和紧凑性越好,越能降低智能装备的设计制造成本、提高设备的性能,从而提升智能装备的竞争力。另一方面,图像处理模块可以同时处理多个图像采集模块传输过来的信号,处理能力强。
[0009] 优选地,数字成像单元包括CMOS芯片或CCD芯片。
[0010] 优选地,图像采集模块还包括信号放大单元(或者称为线缆驱动器),信号放大单元用于将LVDS串行器件的输出信号放大后输出。
[0011] 优选地,图像采集模块还包括输入
接口和输出接口。
[0012] 优选地,图像采集模块还包括缓存单元。
[0013] 优选地,图像处理模块为FPGA主控处理器或DPS主控处理器。
[0014] 优选地,图像处理模块还包括LVDS解串器件或者主控芯片内部自行解串变并行信号。
[0015] 优选地,工业照相装置还包括信号缩小单元(或者称为线缆均衡器),其用于将放大后的信号进行缩小,以便于后续的主控单元进行处理。
[0016] 与
现有技术相比,本实用新型具有如下有益效果:通过设计一种全新的工业照相装置,在数字成像单元的基础上增设一个LVDS串行器件,该LVDS串行器件专门用来转换数字成像单元的输出信号,将并行信号转串行信号,串行信号可以传输给后端的FPGA主控处理器或DSP主控处理器。如此,该图像采集模块可以和图像处理模块分离,工业照相装置可以小型化,而工业照相装置的结构尺寸对智能装备的设计具有重大影响,越小巧成像部分对整个智能装备的高速、高精度、稳定性和紧凑性越好,越能降低智能装备的设计制造成本、提高设备的性能,从而提升智能装备的竞争力。另一方面,图像处理模块可以同时处理多个图像采集模块传输过来的信号,处理能力强。
附图说明
[0017] 图1是根据本实用新型的工业照相装置的原理示意图。
具体实施方式
[0018] 下面结合附图,对本实用新型的具体实施方式进行详细描述,但应当理解本实用新型的保护范围并不受具体实施方式的限制。
[0019] 除非另有其它明确表示,否则在整个
说明书和
权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
[0020] 如图1所示,根据本实用新型具体实施方式的一种工业照相装置,包括图像采集模块1和图像处理模块,图像采集模块1包括数字成像单元11和LVDS串行器件12(例如LVDS芯片,例如北京冠宇铭通的LVDS串行器:GM8913),数字成像单元11用来拍摄对象,LVDS串行器件12与数字成像单元11通过排线或
插件连接,LVDS串行器件12用于将数字成像单元11输出的并行信号转换为串行信号,串行信号通过LVDS连接线缆传输给图像处理模块,图像处理模块可以为FPGA((Field-Programmable Gate Array))主控处理器(例如Altera公司的FPGA:Cyclone IV)或DSP(Digital Signal Processing)主控处理器(例如TI公司的DSP:TMS320C6713)。
[0021] 作为一种优选的实施方式,数字成像单元1包括CMOS芯片或CCD芯片(例如夏普(SHARP)的CCD:RJ333CAD0DT、安森美(ON Semiconductor)的CMOS:PYTHON1300)。
[0022] 作为一种优选的实施方式,图像采集模块1还包括信号放大单元,信号放大单元(例如TI公司的线缆驱动器CLC006)用于将LVDS串行器件的输出信号放大后输出。(可选的,在整套的工业照相装置中,配套采用线缆均衡器,例如TI公司的线缆均衡器LMH0044)[0023] 上述方案中,通过设计一种全新的工业照相装置,在数字成像单元11的基础上增设一个LVDS串行器件12,LVDS串行器件12是一种CPLD(complex programable logic device)芯片,该LVDS串行器件专门用来转换数字成像单元11的输出信号,将并行信号转串行信号,串行信号可以传输给后端的FPGA主控处理器或DSP主控处理器。数字成像单元11包括CCD或CMOS(都是数字成像)。如此,该图像采集模块1可以和图像处理模块分离,工业照相装置可以小型化,而工业照相装置的结构尺寸对智能装备的设计具有重大影响,越小巧成像部分对整个智能装备的高速、高精度、稳定性和紧凑性越好,越能降低智能装备的设计制造成本、提高设备的性能,从而提升智能装备的竞争力。另一方面,图像处理模块可以同时处理多个图像采集模块传输过来的信号,处理能力强。
[0024] 当然,本
实施例的工业照相装置中的图像采集模块还包括输入接口、输出接口,还包括缓存单元(提高缓存存储容量、提高处理效率或速度等)。CCD/CMOS芯片与LVDS串行器件可以被设置在一块
主板上。
[0025] 需要补充说明的是,上述实施例中涉及到的芯片可以采购目前市场上的具体芯片产品,比如:
[0026] 对于感光芯片,可以例如采用:安森美(ON Semiconductor)CMOS:PYTHON 300、PYTHON 480、PYTHON 500、PYTHON1300。夏普(SHARP)CCD:RJ33B4AD0DT、RJ33J4AD0DT、RJ333CAD0DT。
[0027] 对于LVDS串行器件,可采用如下:北京冠宇铭通的GM8913、TI公司的DS90UB913Q、SN65LV1023A。(与LVDS串行器件可以配套使用的解串器例如可以是北京冠宇铭通的GM8914、TI公司的DS90UB914Q、SN65LV1023B;值得特别指出的是,可以采用配套的解串器,而是通过后端的FPGA或DSP主控单元,进行串行信号的解串,将其转换回并行信号,以便于做后续的图像处理;也就是说,与LVDS串行器配套,可以不采用专门的配套解串器,例如GM8913/GM8914、DS90UB913Q/DS90UB914Q、SN65LV1023A/SN65LV1023B等配套使用的LVDS芯片,而是在前端使用专用的LVDS串行器,后端通过主控单元FPGA或DSP实行解串,例如Xilinx公司的FPGA:Spartan-6、Altera公司的FPGA:Cyclone IV、TI公司的DSP:TMS320C6713)
[0028] 对于信号放大装置(线缆驱动器)例如可以采用:TI公司:CLC001、CLC006。(与信号放大装置配套使用的信号缩小装置,也叫线缆均衡器例如可以是TI公司的LMH0074、LMH0044、LMH0324,通过将信号缩小,可以便于后续的主控单元处理)
[0029] 对于FPGA((Field-Programmable Gate Array))主控处理器,可以采用Xilinx公司FPGA:Spartan-6、Altera公司FPGA:Cyclone IV。
[0030] 对于DSP(Digital Signal Processor,数字信号处理器)主控单元,例如可以采用:TI公司的DSP:TMS320C6713。
[0031] 作为一种可选的方案,可以不采用专用的信号缩小装置/单元,而是利用主控处理器先将放大后的信号缩小,然后再进行处理。
[0032] 前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用,从而使得本领域的技术人员能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的范围意在由权利要求书及其等同形式所限定。