首页 / 专利库 / 显示技术 / 液晶 / 一种显示面板母版

一种显示面板母版

阅读:784发布:2020-05-08

专利汇可以提供一种显示面板母版专利检索,专利查询,专利分析的服务。并且本 申请 提供一种 显示面板 母版,该显示面板母版包括:彩膜 基板 母版和阵列基板母版,其中彩膜基板母版上设置有彩膜公共 电极 ,阵列基板母版上设置有遮蔽电极和 像素 电极;该阵列基板母版还包括第一 配向 端子 、第二配向端子以及电位转换 电路 ,第一配向端子连接像素电极,第二配向端子连接彩膜公共电极,同时第二配向端子通过电位转换电路连接遮蔽电极,在配向时,电位转换电路使得遮蔽电极的电位 信号 位于彩膜公共电极和像素电极的电位信号之间,这样有利于遮蔽电极边缘的 液晶 形成预倾 角 ,有效缓解了遮蔽电极边缘液晶穿透受限的问题。,下面是一种显示面板母版专利的具体信息内容。

1.一种显示面板母版,其特征在于,包括:
彩膜基板母版,包括多个彩膜基板,所述彩膜基板上形成有彩膜公共电极
与所述彩膜基板母版相对设置的阵列基板母版,包括多个阵列基板,所述阵列基板上形成有遮蔽电极和像素电极;
多个边框,与所述阵列基板以及所述彩膜基板围成容纳空间;
液晶盒,设置在所述彩膜基板和所述阵列基板之间;
其中,在切割区内,所述阵列基板还形成有第一配向端子、第二配向端子以及电位转换电路,所述第一配向端子直接连接至所述像素电极,所述第二配向端子直接连接至所述彩膜公共电极,同时通过所述电位转换电路连接至所述遮蔽电极;在进行配向时,所述第一配向端子用于向所述像素电极输入第一电位信号,所述第二配向端子用于向所述彩膜公共电极以及所述电位转换电路输入第二电位信号,所述电位转换电路用于将所述第二电位信号转换为第三电位信号后输入至所述遮蔽电极,所述第三电位信号的大小位于所述第一电位信号和所述第二电位信号之间。
2.如权利要求1所述的显示面板母版,其特征在于,所述电位转换电路至少设置有一个TFT。
3.如权利要求2所述的显示面板母版,其特征在于,所述TFT的漏极与所述遮蔽电极相连,所述TFT的源极和栅极与所述彩膜公共电极相连。
4.如权利要求2所述的显示面板母版,其特征在于,所述TFT为低温多晶TFT和金属化物半导体TFT中的至少一种。
5.如权利要求3所述的显示面板母版,其特征在于,所述TFT源极与所述彩膜公共电极相连的路径上设置有电阻
6.如权利要求1所述的显示面板母版,所述遮蔽电极包括第一遮蔽电极、第二遮蔽电极、第三遮蔽电极,所述第一遮蔽电极位于第一子像素和第二子像素之间,所述第二遮蔽电极位于第二子像素和第三子像素之间;所述第三遮蔽电极位于第一子像素和第三子像素之间;所述电位转换电路分别为所述第一遮蔽电极、所述第二遮蔽电极、所述第三遮蔽电极提供不同大小的第三电位信号。
7.如权利要求1所述的显示面板母版,其特征在于,所述阵列基板上还设置有共享电极,所述第二配向端子直接连接至所述共享电极。
8.如权利要求7所述的显示面板母版,其特征在于,所述阵列基板还形成阵列公共电极,所述阵列公共电极通过转换电极连接所述彩膜公共电极,所述第二配向端子通过所述阵列公共电极连接至所述彩膜公共电极。
9.如权利要求8所述的显示面板母版,其特征在于,在所述阵列基板上,第一金属层形成所述阵列公共电极、第二金属层形成所述共享电极。
10.如权利要求8所述的显示面板母版,其特征在于,所述转换电极设置在所述边框上。

说明书全文

一种显示面板母版

技术领域

[0001] 本申请涉及显示领域,尤其涉及一种显示面板母版。

背景技术

[0002] 传统采用遮蔽电极设计的面板,采用公共电极取代黑色矩阵遮光,可以克服彩膜基板和阵列基板的偏差问题,因此在显示领域中广泛应用。现有技术中,在显示面板母版配
向过程中,所有公共电极都配有统一高位,这样在液晶配向中,液晶不能形成预倾,会在
显示过程中形成暗纹,使液晶穿透率降低。
[0003] 因此,现有的显示面板配向过程中,存在遮蔽电极边缘液晶穿透受限的问题,急需缓解。
[0004] 申请内容
[0005] 本申请实施例提供一种显示面板母版,以缓解现有遮蔽电极边缘液晶穿透受限的问题。
[0006] 本申请提供一种显示面板母版,包括:彩膜基板母版,包括多个彩膜基板,所述彩膜基板上形成有彩膜公共电极;与所述彩膜基板母版相对设置的阵列基板母版,包括多个
阵列基板,所述阵列基板上形成有遮蔽电极和像素电极;多个边框,与所述阵列基板以及所
述彩膜基板围成容纳空间;液晶盒,设置在所述彩膜基板和所述阵列基板之间;其中,在切
割区内,所述阵列基板母版还形成于第一配向端子、第二配向端子以及电位转换电路,所述
第一配向端子直接连接至所述像素电极,所述第二配向端子直接连接至所述彩膜公共电
极,同时通过所述电位转换电路连接至所述遮蔽电极;在进行配向时,所述第一配向端子用
于向所述像素电极输入第一电位信号,所述第二配向端子用于向所述彩膜公共电极以及所
述电位转换电路输入第二电位信号,所述电位转换电路用于将所述第二电位信号转换为第
三电位信号后输入至所述遮蔽电极,所述第三电位信号的大小位于所述第一电位信号和所
述第二电位信号之间。
[0007] 在一些实施例中,所述电位转换电路至少设置有一个TFT。
[0008] 在一些实施例中,所述TFT的漏极与所述遮蔽电极相连,所述TFT的源极和栅极与所述彩膜公共电极相连。
[0009] 在一些实施例中,所述TFT为低温多晶TFT和金属化物半导体TFT中的至少一种。
[0010] 在一些实施例中,所述TFT源极与所述彩膜公共电极相连的路径上设置有电阻
[0011] 在一些实施例中,所述遮蔽电极包括第一遮蔽电极、第二遮蔽电极、第三遮蔽电极,所述第一遮蔽电极位于第一子像素和第二子像素之间,所述第二遮蔽电极位于第二子
像素和第三子像素之间;所述第三遮蔽电极位于第一子像素和第三子像素之间;所述电位
转换电路分别为所述第一遮蔽电极、所述第二遮蔽电极、所述第三遮蔽电极提供不同大小
的第三电位信号。
[0012] 在一些实施例中,在所述阵列基板显示区内,所述阵列基板上还设置有共享电极,所述第二配向端子直接连接至所述共享电极。
[0013] 在一些实施例中,阵列基板还形成阵列公共电极,所述阵列基板还形成阵列公共电极,所述阵列公共电极通过转换电极连接所述彩膜公共电极,所述第二配向端子通过所
述阵列公共电极连接至所述彩膜公共电极。
[0014] 在一些实施例中,在所述阵列基板上,第一金属层形成所述阵列公共电极、第二金属层形成所述共享电极。
[0015] 在一些实施例中,所述转换电极设置在边框上。
[0016] 本申请提供的显示面板母版包括:彩膜基板母版和阵列基板母版,其中彩膜基板母版上设置有彩膜公共电极,阵列基板母版上设置有遮蔽电极和像素电极;该阵列基板母
版还包括第一配向端子、第二配向端子以及电位转换电路,第一配向端子连接像素电极,第
二配向端子连接彩膜公共电极,同时第二配向端子通过电位转换电路连接遮蔽电极,在配
向时,电位转换电路使得遮蔽电极的电位信号位于彩膜公共电极和像素电极的电位信号之
间,这样有利于遮蔽电极边缘的液晶形成预倾角,有效缓解了遮蔽电极边缘液晶穿透受限
的问题。
附图说明
[0017] 下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
[0018] 图1为本申请实施例提供的显示面板母版的结构示意图。
[0019] 图2为本申请实施例提供的显示面板母版中的阵列基板中的像素单元结构示意图。
[0020] 图3为本申请实施例提供的显示面板母版中的阵列基板中的像素单元的电路示意图。
[0021] 图4为本申请实施例提供的显示面板母版中的配向电路示意图。
[0022] 图5为本申请实施例提供的显示面板母版中的电位转换电路示意图。
[0023] 图6为本申请实施例提供的显示面板中施加电压的示意图。

具体实施方式

[0024] 下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于
本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施
例,都属于本申请保护的范围。
[0025] 在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特
定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于
描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在
本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
[0026] 在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可
以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间
接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术
人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
[0027] 在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它
们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特
征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在
第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示
第一特征水平高度小于第二特征。
[0028] 下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并
且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,
这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的
关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以
意识到其他工艺的应用和/或其他材料的使用。
[0029] 具体的,请参阅图1至图6,本申请实施例提供一显示面板母版,通过增加电位转换电路,给屏蔽电极施加介于像素电极和阵列电极之间的电压,缓解了遮蔽电极边界液晶效
率低,穿透受限的问题。
[0030] 如图1所示,显示面板母版包括阵列基板母版100、与阵列基板母版100相对设置的彩膜基板母版200、连接阵列基板母版100和彩膜基板母版200的边框400以及设置在阵列基
板母版100和彩膜基板母版200之间的液晶盒300;阵列基板母版100包括有遮蔽电极110、像
素电极120、阵列公共电极130、共享电极140、像素单元150;其中:遮蔽电极110包括第一遮
蔽电极、第二遮蔽电极、第三遮蔽电极;像素单元150包括第一子像素151、第二子像素152、
第三子像素153;彩膜基板母版200包括彩膜公共电极210,彩膜公共电极210与遮蔽电极110
和像素电极120相对设置;边框400包括转换电极410,转换电极410与公共电极130相连。
[0031] 阵列基板母版100包括自下而上层叠设置的衬底、有源层、第一绝缘层、第一金属层、第二绝缘层、第二金属层、层间介质层、源漏极层、平坦化层和像素电极层。
[0032] 衬底通常为刚性衬底如玻璃、透明树脂等,也可以为柔性衬底,如聚酰亚胺,本申请对衬底的结构不做限制。缓冲层形成在衬底的一侧,缓冲层的材料可为氧化硅、氮化硅等
无机材料。有源层形成在缓冲层上,有源层的材料为金属氧化物,例如铟镓锌氧化物
(IGZO),但不以此为限,还可以是锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化
铟(In2O3)、掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。此外,有源层还可以
多晶硅材料或其它材料。第一栅极绝缘层形成在有源层上,栅极绝缘层的材料可为氧化
硅、氮化硅等无机材料。
[0033] 第一金属层形成在第一绝缘层上,第一金属层的材料可为钼、铝、,还可以是铬、钨、、钽以及包含它们的合金等材料,在此不对其材料做特殊限定。如图1所示,第一金属
层经过蚀刻工艺图案化形成阵列公共电极130和扫描线160。
[0034] 第二栅极绝缘层形成在第一金属层上,第二栅极绝缘层的材料可为氧化硅、氮化硅等无机材料,第二栅极绝缘层可以与第一栅极绝缘层材料相同也可以不同。
[0035] 第二金属层形成在第二绝缘层上,第二金属层的材料可为钼、铝、铜,还可以是铬、钨、钛、钽以及包含它们的合金等材料,在此不对其材料做特殊限定。第二金属层图案化形
成共享电极140,阵列公共电极130与共享电极140的重叠部分可以形成存储电容。
[0036] 层间介质层形成在第二金属层上,层间介质层材料可为氧化硅或氮化硅等无机材料。
[0037] 源漏极层形成在层间介质层上,源漏极层的材料可为钼、铝、铜,但不以此为限,还可以是铬、钨、钛、钽以及包含它们的合金等材料;源漏极层,经蚀刻工艺图案化形成各薄膜
晶体管的源极和漏极、数据线和共享电极线。
[0038] 平坦化层形成在源漏极层上,通过涂布的方式形成在源漏极层上。
[0039] 像素电极层形成在平坦化层上,并通过过孔与源漏极层连接。如图1所示,像素电极层图案化形成遮蔽电极110、像素电极120。
[0040] 阵列基板中还包括多个像素,多个像素呈阵列分布,在扫描线160和数据线的驱动下进行显示。每个像素均包括第一子像素151、第二子像素152以及第三子像素153,在本申
请中,第一子像素151为红色子像素,第二子像素152为绿色子像素,第三子像素173为蓝色
子像素。以R代表红色子像素、G代表绿色子像素、B代表蓝色子像素,则在同一行像素中,各
子像素的排列分别为“RGBRGBRGB...”,其中每行像素中的各子像素连接同一条扫描线160。
同一列子像素的种类相同,且每列子像素分别连接到与该列子像素左右相邻的数据线。在
各子像素需要显示时,扫描线150逐行进行扫描,控制各像素逐行打开,再通过数据线输入
信号,使得各列像素发光显示。
[0041] 在显示区内,边框400围绕设置在阵列基板母版100上,阵列基板母版100通过边框400与彩膜基板母版200相连,边框400包括转换边框胶;边框胶填充有玻璃纤维、硅球、塑料
球、硅球和金球;金球形成转换电极410,金球的基材为树脂球,再在树脂球外面包括一层金
属镍,再包裹一层金属金形成金球;金球通过转印滴注胶的方式实现彩膜公共电极和阵
列公共电极的连通。
[0042] 在切割区内,所述阵列基板母版还形成于第一配向端子、第二配向端子以及电位转换电路,如图1所示,第一配向端子直接连接至像素电极120,第二配向端子直接连接至所
述彩膜公共电极210,同时通过所述电位转换电路连接至所述遮蔽电极110;在进行配向时,
第一配向端子用于向像素电极120输入第一电位信号,第二配向端子用于向彩膜公共电极
210以及电位转换电路输入第二电位信号,电位转换电路用于将第二电位信号转换为第三
电位信号后输入至遮蔽电极110,第三电位信号的大小位于第一电位信号和第二电位信号
之间。
[0043] 如图2所示,阵列基板包括多个互相垂直交叉的多个扫描线160和多个数据线170、与多条数据线170相邻设置的多个阵列公共电极线130、以及由多个扫描线160和数据线170
限定的子像素单元150,每个像素单元150包括住像素区和从像素区。
[0044] 第一子像素151包括主像素区和辅像素区,如图2所示,主像素区为扫描线160上方的区域,辅像素区为扫描线160下方的区域,像素电极120包括位于主像素区的主像素电极
121和从像素区的从像素电极122,阵列公共电极130包括位于主像素区的第一栅极公共电
极131和位于从像素区的第二栅极公共电极132;像素各部分均包括呈十字交叉型的主干部
和与主干部连接的分支部,主干部将每部分像素电极120分成四个显示畴,主像素区和辅像
素区的两部分包括八个显示畴。
[0045] 如图3所示,主像素区域包括主薄膜晶体管T1、主像素电极121和第一阵列公共电极131。其中,主薄膜晶体管T1的栅极与扫描线160连接,主薄膜晶体管T1的源极与数据线
170连接,主薄膜晶体管T1的漏极与主像素电极121连接。
[0046] 其中,主像素电极121和彩膜基板200中的彩膜公共电极210之间形成第一液晶电容。
[0047] 从像素区域包括从薄膜晶体管T2、共享薄膜晶体管T3和从像素电极122。其中,从薄膜晶体管T2的栅极与扫描线160连接,从薄膜晶体管T2的源极与数据线170连接,从薄膜
晶体管T2的漏极与从像素电极122、共享薄膜晶体管T3的源极连接,共享薄膜晶体管T3的栅
极与扫描线160连接,共享薄膜晶体管T3的漏极与阵列公共电极130连接。
[0048] 其中,从像素电极122和彩膜基板中的公共电极层210之间形成第二液晶电容。
[0049] 在本实施例中,主像素区域和从像素区域各自对应四个畴的液晶分子。在其它实施例中,主像素区域和从像素区域也可以各自对应不同于四个畴的多个畴的液晶分子。
[0050] 在本申请的实施例中,扫描线160通过主薄膜晶体管T1控制主像素区和辅像素区内子像素的显示,共享电极140通过共享薄膜晶体管T3控制辅像素区内的子像素,主像素电
极121、从像素电极122、共享电极140通过主薄膜晶体管T1、从薄膜晶体管T2、共享晶体管T3
与数据线170相连,接入同等位的电信号,同时,共享电极140对主像素区内的子像素进行漏
电。
[0051] 阵列公共电极120形成在第一金属层中,在主像素区形成第一公共电极121,在从像素区形成第二公共电极122,屏蔽电极110形成在第二金属层中,用于屏蔽阵列基板中的
侧向电场。通常情况下,像素电极120与数据线170之间、像素电极120与扫描线160之间、相
邻行像素的像素电极120之间均会产生侧向电场,因此需要设置屏蔽电极110。此外,共享电
极线140与有源层之间通常也设置有屏蔽电极110。
[0052] 在一些实施例中,第一金属层和第二金属层之间重叠的部分可以形成储存电容,其中,在主像素区内形成第一储存电容191,第一储存电容191的第一电极板形成在第一层
金属上,第一储存电容191的第二电极板形成在第二层金属上;在从像素区内形成第二储存
电容192,第二储存电容192的第一电极板形成在第一层金属上,第一储存电容192的第二电
极板形成在第二层金属上。
[0053] 图4为本申请实施例提供的显示面板母版中的配向电路示意图;
[0054] 如图4所示,显示面板母版分为切割区A1和配向区A2;在配向区A2内,形成有对位接口与配向冶具上的金属探针相对应;在切割区A1内;阵列基板形成有第一配向端子、第二
配向端子以及电位转换电路,第一配向端子直接连接至像素电极120,第二配向端子直接连
接至彩膜公共电极210,同时通过电位转换电路连接至遮蔽电极110;在进行配向时,第一配
向端子用于向像素电极120输入第一电位信号,第二配向端子用于向彩膜公共电极210以及
电位转换电路输入第二电位信号,电位转换电路用于将第二电位信号转换为第三电位信号
后输入至遮蔽电极110,第三电位信号的大小位于所述第一电位信号和所述第二电位信号
之间。
[0055] 图5为本申请实施例提供的电位转换电路。
[0056] 在本申请的实施例中,在配向区A1内,阵列公共电极线、共享电极线、彩膜公共电极线和电位转换电路汇集一路通过第二端子在同一金针扎入同等位电信号,像素电极线通
过第一端子接入第一电位信号;在切割区A2内;屏蔽电极线通过驱动薄膜晶体管T4与电位
转换电路相连。
[0057] 在本申请的实施例中,当对显示面板母版进行配向时,控制阵列公共电极线与遮蔽电极线、共享电极线输入相同的电压,主薄膜晶体管T1、从薄膜晶体管T2、共享薄膜晶体
管T3、驱动薄膜晶体管T4,均具有相同电压。由于驱动薄膜晶体管T4在连接的路径上设置有
特定的大电阻R,使得遮蔽电极连接的电信号处于阵列公共电极130与像素电极120之间。
[0058] 在一些实施例中,驱动薄膜晶体管T4源极与彩膜公共电极210相连的路径上设置有电阻R;电阻R大小可以根据需要调整。
[0059] 在一些实施例中,所述遮蔽电极110接收的第三信号大小为阵列公共电极接收的第二信号大小的百分之70至80。
[0060] 图6为本申请的显示面板母版配型过程中施加的电压的示意图,现结合图6对配向过程进一步说明。
[0061] 如图6所示,当对显示面板母版进行配向时,对像素电极120施加第一信号;在数据线160施加第二信号,由于主薄膜晶体管T1、从薄膜晶体管T2、共享薄膜晶体管T3与数据线
170相连,所以彩膜公共电极210与共享电极140、阵列公共电极130的电压相同。
[0062] 在本申请的实施例中,由于遮蔽电极线通过过孔与公共电极线相连,且在此路径上设置有驱动薄膜晶体管T4和特定电阻,因此遮蔽电极线接收的第三信号小于第二信号,
将第二电位信号的大小降低到百分之70到百分之80,得到所述第三电位信号。
[0063] 在本申请的实施例中,像素电极单独连接第一信号,第一信号为低电压,第三信号在第一信号和第二信号之间,当将第二电位信号的大小降低到百分之70到百分之80,得到
所述第三电位信号。当屏蔽电极连接第三信号时,位于屏蔽电极边缘的液晶偏转效果最好,
此时液晶的偏转角为90度,有效提高了屏蔽电极100边缘液晶的穿透率。
[0064] 在一些实施例中,液晶偏转后,还需对液晶进行固化,固化后切割显示面板母版,解除电极线汇集,完全独立彩膜基板公共电极210和遮蔽电极110,贴付不同的驱动电路。
[0065] 根据以上实施例可知:
[0066] 本申请提供一种显示面板母版,该显示面板母版包括:彩膜基板母版和阵列基板母版,其中彩膜基板母版上设置有彩膜公共电极,阵列基板母版上设置有遮蔽电极和像素
电极;该阵列基板母版还包括第一配向端子、第二配向端子以及电位转换电路,第一配向端
子连接像素电极,第二配向端子连接彩膜公共电极,同时第二配向端子通过电位转换电路
连接遮蔽电极,在配向时,电位转换电路使得遮蔽电极的电位信号位于彩膜公共电极和像
素电极的电位信号之间,这样有利于遮蔽电极边缘的液晶形成预倾角,有效缓解了遮蔽电
极边缘液晶穿透受限的问题。
[0067] 在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
[0068] 以上对本申请实施例所提供的一种显示面板母版进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本
申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实
施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或
者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈