技术领域
[0001] 本
发明涉及等离子显示器驱动芯片领域，尤其涉及一种等离子显示器行驱动芯片测试装置及测试方法。
背景技术
[0002] 行驱动芯片是等离子显示器模组中的重要组成部分，其作用是在低压
信号的控制下根据图像数据向屏数据
电极提供一定周期规律的高压大
电流脉冲，以实现各图像单元周期性的放电发光和熄灭。行驱动芯片的性能会直接影响到屏的显示效果及可靠性。
[0003] 行驱动芯片通常采用TQFP、HTQFP或QFP的封装方式，芯片管脚的排列非常紧密细致。
现有技术中对行驱动芯片进行测试时，通常是将行驱动芯片
焊接到扫描
电路板上并接入屏系统电路进行测试，这样的测试方式无法确保每次焊接的焊接
质量，可能会因焊接问题（如虚焊）而导致测试结果有误；另一方面测试成本很高而且效率很低。
发明内容
[0004] 本发明的目的是针对现有技术中测试行驱动芯片测试结果不准确且测试效率低的技术问题，提供一种等离子显示器行驱动芯片测试装置。本发明还公开了此等离子行驱动芯片测试装置的测试方法。
[0005] 本发明的目的通过下述技术方案来实现：
[0006] 一种等离子显示器行驱动芯片测试装置，其具体包括示波器、图像信号发生器和安装在等离子显示屏
背板上的测试板、电源板、控制板和驱动板；所述图像信号发生器连接控制板，所述电源板通过驱动板连接测试板，所述测试板连接示波器；所述测试板与等离子显示器背板的电极通过柔性
电路板连接。
[0007] 更进一步地，上述驱动板包括X板、Y板和data板，测试板通过Y板分别连接电源板、控制板，所述电源板连接X板、Y板、控制板，所述控制板连接X板、Y板和data板，所述图像信号发生器连接控制板。
[0008] 更进一步地，上述测试板上设置测试插座用于插接被测行驱动芯片，所述测试板上同时设置低压电源及逻辑
控制信号输入端口、高压电源输入端口和驱动输出端口，所述低压电源及逻辑控制信号输入端口、高压电源输入端口和驱动输出端口均分别与被测行驱动芯片连接；控制板通过Y板连接测试板的低压电源及逻辑控制端口，将测试所需低压电源及逻辑控制信号通过Ｙ板发送到低压电源及逻辑控制信号输入端口，低压电源及逻辑控制信号输入端口输入的控制信号通过拨码
开关连接被测行驱动芯片，输出控制信号通过与
门与被测行驱动芯片连接，电源板通过Y板连接测试板的高压电源输入端口，将测试所需的高压电源由Y板引入高压电源输入端口；两个端口的输入经过放置在测试板上的行驱动芯片后，通过驱动输出端口输出，其输出通过柔性电路板输出给等离子显示器的Y电极，给其提供高压驱动。
[0009] 更进一步地，上述测试板上设置至少三对输出端测试点，分别用于测试被测行驱动芯片的引脚输出。
[0010] 更进一步地，上述测试板上还设置电流测试点和控制信号测试点，所述电流测试点和控制信号测试点分别连接被测行驱动芯片。
[0011] 本发明还公开了一种使用上述测试装置的等离子显示器行驱动芯片的测试方法，其具体包含以下步骤：步骤1.启动上述装置，并将图像信号发生器的场频及
分辨率调至与等离子显示器所用屏相同的数值格式；步骤2.将行驱动芯片插入测试插座并
锁紧；步骤3. 向行驱动芯片引入高压和低压，测试被测行驱动芯片的高压电源与地输入端、逻辑电源与地输入端之间的阻抗，从而判断被测行驱动芯片是否为不良品。
[0012] 更进一步地，上述方法还包括通过低压电源及逻辑控制信号输入端口引入输出控制信号，通过拨码开关控制输出控制信号的连接，并测量输出端测试点，从而判断芯片是否为不良品。
[0013] 更进一步地，上述方法还包括示波器第一通道连接
电压探头，电压探头用于连接测试板上的输出测试点，第二通道连接电流探头，电流探头环接于测试板上此路输出的串接环线。
[0014] 更进一步地，上述方法还包括将示波器第三通道和示波器第四通道分别连接高压差分电压探头，将高压差分电压探测分别用于连接测试板上的两个输出控制测试点，此时可测出在某一特定图像显示时，单路
输出电压、电流对应于两个控制信号的时序特性曲线，从而判断出行驱动芯片是否为不良品。
[0015] 更进一步地，上述方法还包括将示波器第三通道和示波器第四通道分别连接高压差分电压探头，将高压差分电压探测分别用于连接测试板上的锁存使能测试点和复位清零测试点，此时可测出在某一特定图像显示时，单路输出电压、电流对应于两个状态控制信号的时序特性曲线，从而判断出行驱动芯片是否为不良品。
[0016] 通过采用以上技术方案，本发明具有以下的有益效果：使用本发明的测试板和测试方法，造价低廉，容易实现，可用于设计者或屏生产厂，在批量使用之前对行驱动芯片进行的必要的性能测试。测试准确度高且测试效率高。
附图说明
[0017] 图1为本发明的等离子行驱动芯片测试装置的结构示意图。
[0018] 图2为本发明的行驱动芯片测试板的结构示意图。
具体实施方式
[0019] 下面对本发明作进一步的说明。
[0020] 本发明公开了一种等离子显示器行驱动芯片测试装置，其具体包括示波器、图像信号发生器和安装在等离子显示屏背板上的测试板、电源板、控制板和驱动板。所述图像信号发生器连接控制板，所述电源板通过驱动板连接测试板，所述测试板连接示波器。所述测试板与等离子显示器背板的电极通过柔性电路板连接。每种等离子显示器上驱动板、控制板、电源板的结构可能会稍有区别，其测试装置则可以根据不同型号的等离子显示器进行相应的设置。如图1所示的本发明的等离子行驱动芯片测试装置的结构示意图。其中驱动板包括X板、Y板和data板，在本发明中测试板通过Y板分别连接电源板、控制板和data板。其中data指的是数据，data板在业内也被称作A板（A指address），因为等离子屏上有三种电极，分别叫X、Y、A电极，其中A电极又被称作“数据电极”或“
寻址电极”，所以相应的驱动板也就被叫做data板或A板，所述电源板连接X板、Y板、控制板，所述控制板连接X板、Y板和data板，所述图像信号发生器连接控制板。所述测试板上设置至少3对输出测试环，分别用于测试行驱动芯片的对应引脚的输出是否正常。
[0021] 如图2所示的本发明的行驱动芯片测试板的结构示意图，测试板上设置测试插座用于插接被测行驱动芯片，其测试插座可以为QFP128，所述测试板上同时设置低压电源及逻辑控制信号输入端口A、高压电源输入端口B和驱动输出端口C，所述低压电源及逻辑控制信号输入端口A、高压电源输入端口B和驱动输出端口C均分别与被测行驱动芯片连接。控制板通过Y板连接测试板的低压电源及逻辑控制端口A，将测试所需低压电源及逻辑控制信号如时钟、清零等信号等通过Ｙ板发送到A口。A口输入的控制信号通过拨码开关连接被测行驱动芯片，输出控制信号OC1和OC2还通过与门与被测行驱动芯片连接。电源板通过Y板连接测试板的高压电源输入端口B，将测试所需的高压电源由Y板引入B口。A、B两个端口的输入经过放置在测试板上的行驱动芯片后，通过驱动输出端口C输出，其输出通过柔性电路板输出给等离子显示器的Y电极，给其提供高压驱动。
[0022] 其中，测试板上设置至少三对输出端测试点，分别用于测试被测行驱动芯片的输出，例如图2所示的OUT1、OUT2、OUT45、OUT46、OUT96五对输出测试点，分别用于测试行驱动芯片的96个输出引脚，行芯片有128个引脚，其中有96路是输出引脚，其它还包括输入电源、地等引脚。五对输出测试点用于测试5个输出引脚的输出。OUT1测试输出引脚1，OUT2测试输出引脚2，诸如此类，OUT96测试输出引脚96，一对中的两个输出测试点之间通过
导线连接。
[0023] 更进一步地，上述测试板上还设置电流测试点和控制信号测试点，所述电流测试点和控制信号测试点分别连接被测行驱动芯片。其通过测试板内部的接线进行连接，此属于本领域的常规技术，在此不再赘述。图2中的控制信号测试点可以包括TP-DB（输出）、TP-CLK（时钟）、TP-LE（锁存使能）、TP-OC1（输出控制）、TP-OC2、TP-CLR（复位）、TP-DA（输入）等等，其都是用来测试输入的控制信号的测试点，VDDH则用于测试通过被测行驱动芯片的通过电流。其控制信号的测试点可以根据测试项目的需要进行增加或者删除，本领域的技术人员可以根据测试项目的需要进行选择设置，在此不在赘述。图2中的VSS为伏地。还可以可以在低压电源、低压逻辑、数据与伏地VSS之间，以及VSS和大地GND（屏背板）之间均入滤波电容。其中滤波电容的作用是高低压信号之间的隔离，防止低压电路和高压信号之间的串扰；设置伏地的原因是为了满足Y电极在
复位期所需的320V高压的实现，只有设置伏地才能在输入180v的
基础上通过电路
叠加产生320V高压。
[0024] 本发明在公开上述测试装置的基础上，还公开了一种等离子显示器行驱动芯片的测试方法，其具体包含以下步骤：步骤1.启动上述装置，并将图像信号发生器的场频及分辨率调至与等离子显示器所用屏相同的数值格式，例如将图像信号发生的分辨率及
帧频率调至“60HZ场频”、“1366×768分辨率”格式；步骤2.将行驱动芯片插入测试插座并锁紧；步骤3. 向行驱动芯片引入高压VDDH和低压VDDL，测试被测行驱动芯片的高压电源与地输入端、逻辑电源与地输入端之间的阻抗，如果阻抗均为兆级则继续后续测试，否则判断被测行驱动芯片为不良品。比如，若任两者之间存在
短路现象，则直接判断被测行驱动芯片为不良品，不必进行后继的测试。
[0025] 在测试时，图像信号发生器的输出依照“红”、“绿”、“蓝”、“全白”、“隔行”、“隔点”、“灰阶”、“白色天线”、“字符”等对行芯片性能测试有特殊意义的顺序依次输出。
[0026] 更进一步地，上述方法还包括通过低压电源及逻辑控制信号输入端口A引入输出控制信号，通过拨码开关控制输出控制信号的连接，并测量输出端测试点，从而判断芯片是否为不良品。比如通过A口引入输出控制信号OC1、OC2，输出控制信号通过与门与被测行驱动芯片连接，当A口引入的输出控制信号OC1、OC2通过拨码开关均接地时，测量输出端测试点OUT1、OUT2、OUT45、OUT46、OUT96阻抗是否为兆欧级，是则继续，否则判断该行驱动芯片为不良品。当引入的输出控制信号OC1、OC2在拨码开关的控制下均接低压VDDL时，测量输出端测试点是否全为高压VDDH，是则继续，否则判断该行驱动芯片为不良品。当OC1、OC2分别接低压VDDL和接地时，测量输出端测试点是否全为伏地VSS，是则继续，否则判断该行驱动芯片为不良品。
[0027] 更进一步地，上述方法还包括将A口引入的复位清零控制信号CLR通过拨码开关接低压VDDL，测量输出端测试点是否全为高VDDH，是则继续，否则判断该行驱动芯片为不良品。
[0028] 更进一步地，上述方法还包括示波器第一通道1连接电压探头，电压探头用于连接测试板上5对输出测试点中的任一路，第二通道2连接电流探头，环接于测试板上此路输出的串接环线。比如，电压探头探接OUT1，电流探头探接OUT1,从而探测出在各种图像显示时芯片单路输出对应的电压和电流特性曲线并在示波器上进行显示，从而得以判断被测行驱动芯片的高压输出是否在正常范围之内，是否存在待改进的地方，从而根据标准判断出行驱动芯片是否为不良品。比如，当显示为“全白”时，观测某路输出电压在某子场的寻址脉冲
波形，测试出TOF（下降沿90%到10% output fall time）是否在40ns～120ns之间；TOR（上升沿10%到90% output rise time）是否在120ns～200ns之间；TOW（脉冲宽度50%到50%）是否在280ns～350ns之间；对应输出电压下降沿的输出电流是否在-400～-900mA之间；对应输出电压上升沿的输出电流是否在1.2A～1.5A之间。
[0029] 更进一步地，上述方法还包括将示波器第三通道3和示波器第四通道4分别连接高压差分电压探头，将高压差分电压探测分别用于连接测试板上的TP-OC1、TP-OC2两个输出控制测试点。此时可测出在某一特定图像显示时，单路输出电压、电流对应于两个控制信号的时序特性曲线。从而根据标准判断出行驱动芯片是否为不良品。此时可测出在单色、全白及特殊图像显示时，单路输出电压对应于OC1、OC2的时序特性曲线。比如，当显示为“全白”时，观测某路输出电压在某子场的寻址脉冲波形，对应于OC1波形，测出TOLH1（OC1上升沿50%到10% output rise time）是否在70ns～150ns之间；TOHL1（OC1下降沿50%到output 90% fall time）是否在80ns～170ns之间；TOHL2（OC2下降沿50%到output 90% fall time）是否在100ns～230ns之间；TOLH2（OC2上升沿50%到10% output rise time）是否在110ns～240ns之间，由此判断被测芯片的传输延迟是否符合系统要求。
[0030] 更进一步地，上述方法还包括将示波器第三通道3和示波器第四通道4分别连接高压差分电压探头，将高压差分电压探测分别用于连接测试板上的锁存使能TP-LE测试点、复位清零TP-CLR测试点。此时可测出在某一特定图像显示时，单路输出电压、电流对应于两个状态控制信号的时序特性曲线。从而根据标准判断出行驱动芯片是否为不良品。
[0031] 将示波器第一通道1连接测试板上输入电压VDDH测试点，第二通道2电流探头改为环接于VDDH测试环上，测出在某一特定图像显示单帧时对应的输入电压、总电流及功耗的最大值、均值和有效值。从而根据标准判断出行驱动芯片是否为不良品。比如，当显示为“全白”时，测试单帧图像周期内行片输入总电流有效值是否在1.3A～1.7A之间；平均值是否在570mA-890mA之间。
[0032] 为能测出被测行片最大功耗及最大温升，通过外部图像信号发生器，引入针对行片的功耗较大的特殊图像，如“隔点灰阶图”，将
热电偶温度计的某一路
传感器探头粘贴于被测芯片上，然后将电源板上的扫描电压调整至最高，点亮特殊图像1小时后，可测得此时行片对应的温升；可测得此时所对应的最大功耗。为能测出被测行片最大功耗及对应的温升，可通过外部图像信号发生器，引入“隔点32红色灰阶”图像，并将系统电源板的输出扫描电压由205V调整至208V，温度测试仪的探头贴在被测芯片上；持续点亮图像1小时，测出此时芯片对应的温升是否在100℃以内（温升值= 实测温度值-
环境温度+加权值）；重复以上步骤，测出四帧周期内对应的总电流有效值是否在1.5A～1.8A之间。最后关闭电源，松开QFP128插座锁紧开关，取出被测行片，完成测试。
[0033] 以上测试方法中，可以根据需要任意组合用于测试行驱动芯片，不限于本发明的组合方式。这里已经通过具体的
实施例子对发明进行了详细描述，提供上述实施例的描述为了使本领域的技术人员制造或使用本发明，这些实施例的各种
修改对于本领域的技术人员来说是容易理解的。本发明并不限于这些例子，或其中的某些方面。本发明的范围通过附加的
权利要求进行详细说明。
[0034] 上述说明示出并描述了本发明的一个优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
