플라즈마 디스플레이 장치 및 그의 구동 방법{Plasma Display Apparatus and Driving Method Thereof}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도.

도 4는 종래 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 인가되는 펄스의 인가시점 및 노이즈를 설명하기 위한 도.

도 5는 본 발명의 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도.

도 6은 본 발명의 플라즈마 디스플레이 패널의 구동방법의 실시예에 따른 구동파형을 나타낸 도.

도 7a 내지 도 7c는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형에서 어드레스 전극(X1~Xn)에 각각에 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스를 인가하는 일예를 나타낸 도.

도 8은 스캔 펄스 전압의 크기와 리셋 기간 중 셋다운 기간동안 하강 램프 전압의 크기 차이의 일례를 설명하기 위한 도.

도 9는 플라즈마 디스플레이 패널의 온도에 따라 조절된 스캔 바이어스 전압의 크기 일례를 설명하기 위한 도.

도 10은 스캔 펄스 전압의 크기 허용 오차 범위의 일례를 설명하기 위한 도.

<도면의 주요 부분에 대한 부호의 설명>

500 : 플라즈마 디스플레이 패널 501 : 데이터 구동부

502 : 스캔 구동부 503 : 서스테인 구동부

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 보다 상세하게는 플라즈마 디스플레이 패널의 온도를 고려하여 어드레스 기간(AP)에서 스캔 전극에 인가되는 스캔 바이어스 전압을 개선하는 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.

후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.

이러한 구조의 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음 도 2와 같다.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.

도 2에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어 진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.

각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차이에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2 ⁿ (단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다.

이러한 일반적인 화상 계조 표현 방법에 따른 종래 플라즈마 디스플레이 패 널의 구동 방법을 살펴보면 다음 도 3과 같다.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다.

도 3에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.

리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.

리셋 기간의 셋다운 기간에는 상승 램프 파형이 스캔 전극에 인가된 후, 상승 램프 파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND) 전압 이하의 특정 전압까지 떨어지는 하강 램프 파형(Ramp-down)과 동시에 서스테인 전극에 서스테인 바이어스 전압이 인가되어 셀들 내에 소거 방전을 일으키는데 이때, 상기 그라운드 전압 이하의 특정 전압과 상기 서스테인 바이어스 전압의 전압차가 커지게 되어 스캔 전극에 형성된 벽전하를 과도하게 소거하게 된다. 그 결과 미약한 벽전하가 방전이 일어날 수 있는 정도의 벽전압이 형성될 때까지 지연된다.

어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기 되어 어드레스 전극에 정극성의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 인가된다.

서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.

이러한 구동 파형으로 구동되는 플라즈마 디스플레이 패널은 어드레스 기간에서 스캔 전극에 인가되는 스캔 펄스와 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점은 동일하다. 이러한 종래 어드레스 기간에서의 스캔 펄스와 데이터 펄스의 인가시점과 인가시 발생하는 노이즈를 살펴보면 다음 도 4와 같다.

도 4는 종래 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 인가되는 펄스의 인가시점 및 노이즈를 설명하기 위한 도면이다.

도 4에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 구동방법에서는 어드레스 기간에서 어드레스 전극(X1~Xn)에 인가되는 모든 데이터 펄스는 스캔 전 극에 인가되는 스캔 펄스와 동시(ts)에 인가된다. 이와 같이 동일한 시점에서 데이터 펄스와 스캔 펄스가 각각 어드레스 전극(X1~Xn)과 스캔 전극에 인가되면 스캔 전극에 인가되는 파형과 서스테인 전극에 인가되는 파형에 노이즈(Noise)가 발생하게 된다. 이러한 노이즈는 패널의 정전용량(Capacitance)을 통한 커플링(Coupling)으로 인해 발생되는 것으로, 데이터 펄스가 급상승하는 시점에서는 스캔 전극과 서스테인 전극에 인가되는 파형에 상승 노이즈가 발생되고, 데이터 펄스가 급하강하는 시점에서는 스캔 전극과 서스테인 전극에 인가되는 파형에 하강 노이즈가 발생된다.

한편, 이러한 구동 파형으로 구동되는 플라즈마 디스플레이 패널은 어드레스 기간 동안 스캔 전극에 인가되는 스캔 바이어스 전압을 보다 상세히 살펴보면, 종래의 구동 파형에서 어드레스 기간(AP) 동안 스캔 전극에 인가되는 스캔 바이어스 전압은 부극성(-) 스캔 펄스와 어드레스 전극에 인가되는 정극성의 데이터 펄스가 동기되기 전까지는 어드레스 방전을 위해 일정한 부극성(-)의 전압을 유지한다. 즉, 종래의 스캔 바이어스 전압은 패널의 온도에 관계없이 일정하게 유지된다.

반면에, 플라즈마 디스플레이 패널의 온도가 변화함에 따라 구동 시의 방전 개시 전압(Vth)이 변화한다. 이는, 플라즈마 디스플레이 패널의 온도에 따른 방전셀 내에서 벽전하들과 공간전하와의 재결합 비율이 변화함에 따라 주로 발생하게 된다.

예를 들면, 이러한 구동방법에 따른 구동파형으로 동작되는 플라즈마 디스플레이 패널에서는 패널 주변의 온도가 상승하면, 예컨대 상온보다 높은 고온인 경우 에 방전셀 내에서 벽전하의 양이 과도하게 많이 생기기 때문에 방전셀 내의 공간전하와 벽전하의 재결합 비율이 낮아지게 된다. 즉, 방전에 참여하는 벽전하의 절대양이 증가하게 된다.

일반적인 상온에서의 어드레스 방전은 리셋 기간(RP)에서 생성된 벽전압에 스캔 펄스 전압과 데이터 펄스전압이 더해지면서 방전셀 내에서 발생되는데 비해, 패널의 온도가 고온인 경우 과도한 벽전하에 의해 크로스 토크(Cross-talk)가 발생하여 전술한 데이터 펄스 없이도 스스로 방전이 발생하게 되는데 이를 오방전이라 한다.

플라즈마 디스플레이 패널의 온도가 변화함에 따라 구동 시의 방전 개시 전압이 변화하는데도 불구하고 전술한 스캔 바이어스 전압이 온도에 관계없이 일정하게 유지되므로 인해 방전이 원활하게 일어나게 하는 방전 전압 조건을 만족하지 못하게 된다. 그 결과 패널의 온도가 변화하면 데이터 신호에 따라 정확하게 방전이 일어나지 못하고 미스방전 및 오방전이 발생하는 문제점이 있다. 또한, 전술한 것과 같이 스캔 전극에 인가되는 스캔 펄스와 동시에 어드레스 전극에 인가되는 데이터 펄스에 의해 스캔 전극과 서스테인 전극에 인가되는 파형에 발생하는 노이즈는 어드레스 기간에서 일어나는 어드레스 방전을 불안정하게 하여 플라즈마 디스플레이 패널의 구동효율을 저감시키는 문제점이 있다. 결과적으로 플라즈마 디스플레이 패널의 화질을 악화시킨다.

이러한 문제점을 해결하기 위해 본 발명은, 어드레스 기간에서 어드레스 전 극에 인가되는 데이터 펄스의 인가시점을 스캔 전극에 인가되는 스캔 펄스의 인가시점과 서로 상이하게 하고, 이 때 리셋 기간 이전에 인가되는 파형을 개선하여 노이즈의 발생을 저감시키며, 또한 리셋기간의 셋다운 기간동안 서스테인 전극에 인가되는 전압을 그라운드 하여 방전지연시간을 개선한다. 또한, 플라즈마 디스플레이 패널의 온도에 따라 어드레스 기간(AP) 동안 스캔 전극에 인가되는 스캔 바이어스 전압을 조절하여 온도에 따른 오방전을 방지하는 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법을 제공하기 위한 것이다.

상기한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 복수의 스캔 전극 및 서스테인 전극과 복수의 스캔 전극 및 서스테인 전극과 교차하도록 형성된 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과 스캔 전극에 어드레스 기간동안 인가되는 스캔 바이어스 전압을 플라즈마 디스플레이 패널의 온도에 따라 조절하는 스캔 구동부 및 서스테인 전극에 리셋기간의 셋다운 기간동안 그라운드 되도록 하는 서스테인 구동부를 포함하는 것을 특징으로 한다.

또한, 스캔 구동부는 리셋 기간 이전에 스캔 전극에 부극성 파형을 인가하고, 서스테인 구동부는 부극성 파형이 인가되고 있는 동안 서스테인 전극에 정극성 파형이 인가되는 것을 특징으로 한다.

또한, 부극성 파형은 하강램프 파형이고, 정극성 파형은 구형파인 것을 특징으로 한다.

또한, 어드레스 기간동안, 스캔 전극에 스캔 바이어스 전압으로부터 떨어져 인가되는 스캔 펄스의 인가시점과 어드레스 전극에 인가되는 데이터 펄스의 인가시점이 서로 다른 것을 특징으로 한다.

또한, 스캔 구동부는 플라즈마 디스플레이 패널의 온도가 상승함에 따라 스캔 전극에 인가되는 스캔 바이어스 전압이 상승하도록 하는 것을 특징으로 한다.

또한, 스캔 전극에 인가되는 스캔 바이어스 전압은 그라운드(Ground)이하 인 것을 특징으로 한다.

또한, 스캔 바이어스 전압으로부터 떨어지는 스캔 펄스의 전압이 어드레스 기간(AP) 이전의 리셋기간에 인가되는 하강 램프의 하한치 전압 보다 작은 것을 특징으로 한다.

또한, 스캔 펄스의 전압과 상기 하강 램프의 하한치 전압의 차이는 10[V] 이상 20[V] 이하인 것을 특징으로 한다.

또한, 스캔 바이어스 전압으로부터 떨어지는 스캔 펄스의 전압은 180[V] 이상 220 [V] 이하인 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치 및 그의 구동 방법의 실시예들을 상세히 설명한다.

도 5는 본 발명의 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도면이다.

도 5에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 스캔 전극(Y ₁ 내지 Ym) 및 서스테인 전극(Z)과, 상기 스캔 전극 및 서스테인 전극(Z)과 교차 하는 복수의 어드레스 전극(X ₁ 내지 Xn)을 포함하고, 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X ₁ 내지 Xn), 스캔 전극(Y ₁ 내지 Ym) 및 서스테인 전극(Z)에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널(500)과, 플라즈마 디스플레이 패널(500)에 형성된 어드레스 전극들(X ₁ 내지 Xn)에 데이터를 공급하기 위한 데이터 구동부(501)와, 스캔 전극들(Y ₁ 내지 Ym)을 구동하기 위한 스캔 구동부(502)와, 공통 전극인 서스테인 전극들(Z)을 구동하기 위한 서스테인 구동부(503)를 포함한다.

여기서, 전술한 플라즈마 디스플레이 패널(500)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 다수의 전극들 예를 들어, 스캔 전극들(Y ₁ 내지 Ym) 및 서스테인 전극(Z)이 쌍을 이뤄 형성되고, 또한 스캔 전극들(Y ₁ 내지 Ym) 및 서스테인 전극(Z)과 교차되게 어드레스 전극들(X ₁ 내지 Xn)이 형성된다.

데이터 구동부(501)에는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마 보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다. 이러한 데이터 구동부(501)의 제어에 따라 공급된 데이터를 어드레스 전극들(X ₁ 내지 Xn)에 공급하게 된다.

스캔 구동부(502)는 스캔 구동부(502)의 제어 하에 리셋기간 동안 리셋 펄 스, 예컨대 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 포함하는 리셋 펄스를 스캔 전극들(Y ₁ 내지 Ym)에 공급한다. 또한, 스캔 구동부(502)는 어드레스 기간 동안 스캔 전극에 상기 플라즈마 디스플레이 패널의 온도에 따라 스캔 바이어스 전압을 조절하고 여기서 스캔 바이어스 전압이 부극성이 되게 유지한다. 또한, 스캔 전압의 스캔 펄스(Sp)를 스캔 전극들(Y ₁ 내지 Ym)에 순차적으로 공급하고, 서스테인 기간 동안에는 서스테인 펄스(SUS)를 스캔 전극들(Y ₁ 내지 Ym)에 공급한다.

서스테인 구동부(503)는 리셋기간의 하강 램프파형(Ramp-down)이 발생되는 기간 동안 그라운드 되도록 하며 어드레스 기간 중 하나 이상의 기간 동안 정극성의 바이어스 전압(Vz)을 서스테인 전극들(Z)에 공급하고 서스테인 기간 동안 스캔 구동부(502)와 교대로 동작하여 서스테인 펄스(SUS)를 서스테인 전극들(Z)에 공급하게 된다.

이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.

이러한 구조의 본 발명의 플라즈마 디스플레이 장치의 기능은 이후의 구동방법의 설명에서 보다 명확히 될 것이다.

이러한 구조의 본 발명의 플라즈마 디스플레이 장치에 의해 수행되는 구동 방법의 다양한 실시예들을 살펴보면 다음과 같다.

도 6은 본 발명의 플라즈마 디스플레이 패널의 구동방법의 실시예에 따른 구동파형을 나타낸 도면이다.

먼저, 도 6을 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형은 한 서브필드의 어드레스 기간에서 모든 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점은 스캔 전극에 인가되는 스캔 펄스의 인가시점과 다르고 또한, 서스테인 기간과 리셋 기간 사이에는 방전셀 내에 벽전하(Wall Charge)를 쌓는 프리 리셋 기간이 더 포함되고 또한, 서스테인 전극에 리셋기간의 셋다운 기간동안 인가되는 전압을 그라운드 되도록 한다.

여기서, 전술한 프리 리셋 기간이 서스테인 기간과 리셋 기간 사이에 포함되는 것과 서스테인 전극에 리셋 기간의 셋다운 기간동안 인가되는 전압을 그라운드 되도록 하는 것에 대해 먼저 상세히 설명한다. 또한, 어드레스 기간에서 어드레스 전극에 인가되는 데이터 펄스의 인가시점과 스캔 전극에 인가되는 스캔 펄스의 인가시점을 다르게 하는 것은 프리 리셋 기간의 설명 이후에 더욱 상세히 한다.

여기서 전술한 프리 리셋 기간은 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형이 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극, 스캔 전극 및 서스테인 전극에 소정의 전압이 인가되는 복수의 서브필드의 조합에 의하여 화상을 표현하는 것임을 고려할 때 전술한 프리 리셋 기간은 복수의 서브필드의 모든 서브필드에 포함되는 것이 바람직하다. 이와는 다르게 전술한 프리 리셋 기간은 복수의 서브필드 중에서 임의의 서브필드에만 포함되도록 하는 것도 가능하다.

이러한 프리 리셋 기간에서는 방전셀 내의 스캔 전극 상에 정극성 전하를 쌓고, 서스테인 전극 상에 부극성 전하를 쌓는다. 여기서, 전술한 바와 같이 프리 리 셋 기간에서 방전셀 내의 스캔 전극 상에 정극성 전하를 쌓고, 서스테인 전극 상에 부극성 전하를 쌓기 위해 스캔 전극에는 부극성 전압이 인가되고, 서스테인 전극에는 정극성 전압이 인가되도록 하는 것이 바람직하다. 이러한 각 전극에 인가되는 전압을 램프 파형의 관점에서 보면, 스캔 전극에 전압이 점진적으로 하강하는 부극성 전압의 하강 램프 파형이 인가되고 서스테인 전극에 전압이 상승하는 정극성 전압의 구형파형이 인가되는 것이 더욱 바람직하다.

이와 같이, 프리 리셋 기간에서 스캔 전극에 부극성 전압을 인가하고, 서스테인 전극에는 정극성 전압을 인가함으로써, 방전셀 내의 공간전하의 양을 줄이게 되는데, 이러한 방전셀 내에서의 공간전하의 감소에 대해 설명하면 다음과 같다.

전술한 바와 같이 프리 리셋 기간에서 스캔 전극(Y)에 부극성 전압을 인가하고, 서스테인 전극(Z)에는 정극성 전압을 인가하면, 방전셀 내에서 방전에 참여하지 않는 공간전하들이 스캔 전극(Y) 또는 서스테인 전극(Z) 상으로 끌리고, 이처럼 끌린 공간전하는 전술한 스캔 전극(Y) 또는 서스테인 전극(Z) 상에서 벽전하로 동작한다. 이에 따라, 공간전하의 절대양이 감소하고 방전셀 내의 소정의 전극 상에 위치하는 벽전하의 양이 증가한다.

한편, 전술한 바와 같이 프리 리셋 기간에서 스캔 전극(Y)에 인가되는 부극성 전압은 제어의 용이성을 고려할 때 하강 램프(Ramp)파형인 것이 바람직하다. 또한, 서스테인 전극(Z)에 인가되는 정극성 전압은 소정 전압치를 일정하게 유지하는 정극성 전압인 것이 바람직하다. 여기서 전술한 스캔 전극(Y)에 인가되는 하강 램프의 부극성 전압의 하강하는 기울기는 조절가능하다. 예컨대, 보다 빠르고 강하게 공간전하를 끌어들이고자 하는 경우에는 기울기를 급하게, 즉 상승시간을 짧게 할 수 있다. 이와 같은 프리 리셋 기간에서 스캔 전극(Y)에 인가되는 부극성 전압과 서스테인 전극(Z)에 인가되는 정극성 전압의 파형은 이에 한정되는 것은 아니고 변경 가능한 것이다. 즉, 전술한 바와 같이, 스캔 전극(Y)에 전압이 일정하게 유지되는 부극성 전압을 인가하고, 서스테인 전극(Z)에 상승 램프를 인가하는 등 다양하게 변경 가능한 것이다.

이와 같이, 서스테인 기간과 리셋 기간의 사이에 벽전하를 쌓아올리기 위한 프리 리셋 기간을 두고, 이러한 프리 리셋 기간에서 스캔 전극(Y)에 부극성 전압을 인가하고, 서스테인 전극(Z)에 정극성 전압을 인가하여 방전셀 내의 스캔 전극(Y)상에 정극성 벽전하들을 쌓고, 서스테인 전극(Z)상에 부극성 벽전하들을 쌓아줌으로써, 이후의 리셋 기간의 셋업 기간에서 리셋 펄스의 상승 램프의 전압 크기를 줄일 수 있게 된다. 그 이유는 전술한 리셋 기간의 셋업 기간에서 상승 램프는 방전셀 내에서 벽전하를 쌓아주는 역할을 하게 되는데, 이러한 상승 램프가 인가되기 전에 프리 리셋 기간에서 이미 일정양의 벽전하를 쌓아둔 상태이기 때문에 상승 램프의 크기가 작아도 방전셀 내에서 셋업에 필요한 충분한 양의 벽전하를 쌓아줄 수 있기 때문이다. 이와 같이 상승 램프의 크기가 작아질수록 콘트라스트 특성이 개선된다. 이상에서와 같이 본 발명은 리셋 기간에서의 상승 램프 파형을 줄일 수도 있다.

한편, 전술한 바와 같이, 리셋 기간의 셋다운 기간에서 하강 램프 파형(Ramp-down)시 서스테인 전극에 인가되는 전압이 그라운드인 것에 대해 설명하면 다음과 같다.

리셋 기간의 셋다운 기간에는 상승 램프 파형이 스캔 전극에 인가된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND) 전압 이하의 특정 전압까지 떨어지는 하강 램프 파형(Ramp-down)과 동시에 서스테인 전극에 인가되는 전압이 그라운드 되는데, 램프 파형이 그라운드 전압 이하의 특정 전압까지 서서히 떨어지기 때문에 방전셀 내부에 존재하는 전하들이 안정적으로 스캔 전극에 쌓이면서 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽전하를 충분히 소거시키게 된다. 이 셋다운 기간의 암방전에 의해 어드레스 긴간에 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. 어드레스 방전이 안정되므로 인해 펄스가 인가되면 지체없이 방전이 일어나기 때문에 방전 지연시간이 개선된다. 즉, 방전셀 내부에 벽전하들이 방전개시 전압을 하기 용이하게 형성되어 있기 때문에 벽전하들이 방전개시 전압에 이르기까지 기다릴 필요가 없게 되므로 방전지연이 개선된다. 따라서 어드레스 방전이 지연 시간 없이 방전이 되기 때문에 어드레스 기간에 방전에 대한 지연 시간이 감소하므로 어드레스 기간이 짧아지게 되고 동시에 구동 시간이 빨라지게 된다. 이 결과 플라즈마 디스플레이 패널의 고속구동이 가능하게 된다.

한편, 전술한 바와 같이, 어드레스 기간에서 스캔 전극에 인가되는 스캔 펄스와 어드레스 전극에 인가되는 데이터 펄스의 인가시점을 달리하는 것에 대해 설명하면 다음과 같다.

어드레스 기간에서 스캔 전극에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 서로 다르게 하는 방법은 다양하게 변형 할 수 있으며, 이러한 방법 중에서 어드레스 전극(X1~Xn) 각각에 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스를 인가하는 방법이 있다. 이러한 방법을 살펴보면 다음 도 7a 내지 도 7c와 같다.

도 7a 내지 도 7c는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형에서 어드레스 전극(X1~Xn)에 각각에 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스를 인가하는 일예를 나타낸 도면이다.

먼저 도 7a 내지 도 7c를 살펴보면, 본 발명의 구동 파형에서 스캔 펄스와 데이터 펄스의 인가시점을 다르게 하는 방법은 한 서브필드의 어드레스 기간에서 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 각각 서로 다르게 한다. 예컨대, 도 7a에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X1~Xn)의 배치 순서에 맞추어 어드레스 전극 X1에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점보다 2△t만큼 앞선 시점 즉, 시점 ts-2△t에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X2에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점보다 △t만큼 앞선 시점 즉, 시점 ts-△t에서 데이터 펄스가 인가된다. 이러한 방법으로, X(n-1)전극에는 시점 ts+△t에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts+2△t에서 데이터 펄스가 인가된다. 즉, 도 7a와 같이 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전 또는 이후에 인가된다. 이러한 도 7a와는 다르게 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르게 설정하되, 적어도 하나 이상의 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦도록 설정할 수도 있는데, 이러한 구동파형을 살펴보면 도 7b와 같다.

도 7b를 살펴보면, 도 7a와는 다르게 본 발명의 구동파형은 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 늦다. 여기 도 7b에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦게 설정하였지만, 하나의 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 늦게 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 늦게 인가되는 데이터 펄스의 개수는 변경 가능한 것이다. 예컨대, 도 7b에 나타난 바와 같이 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X1~Xn)의 배치 순서에 맞추어 어드레스 전극 X1에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점보다 △t만큼 늦은 시점 즉, 시점 ts+△t에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X2에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점보다 2△t만큼 늦은 시점 즉, 시점 ts+2△t에서 데이터 펄스가 인가된다. 이러한 방법으로, X3전극에는 시점 ts+3△t에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts+(n-1)△t에서 데이터 펄스가 인가된다. 즉, 도 7b와 같이 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되 는 스캔 펄스의 인가시점의 이후에 인가된다. 이러한 도 7b와는 다르게 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르게 설정하되, 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있는데, 이러한 구동파형을 살펴보면 도 7c와 같다.

도 7c를 살펴보면, 도 7a 또는 도 7b와는 다르게 본 발명의 구동 파형은 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 앞선다. 여기 도 7c에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정하였지만, 하나의 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 앞서서 인가되는 데이터 펄스의 개수는 변경 가능한 것이다. 예컨대, 도 7c에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X1~Xn)의 배치 순서에 맞추어 어드레스 전극 X1에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점보다 △t만큼 앞선 시점 즉, 시점 ts-△t에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X2에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점보다 2△t만큼 앞선 시점 즉, 시점 ts-2△t에서 데이터 펄스가 인가된다. 이러한 방법으로, X3전극에는 시점 ts-3△t에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts-(n-1)△t에서 데이터 펄스가 인가된다. 즉, 도 7d와 같이 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전에 인가된다.

여기 도 7a 내지 도 7c에서는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가 시점 간의 시간 차이 또는 이때 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스 간의 인가시점의 차이를 △t의 개념으로 설명하였다. 여기서 전술한 △t에 대해 살펴보면, 예를 들어, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라하고, 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 △t라 하고, 스캔 펄스의 인가시점 ts와 그 다음 근접한 데이터 펄스 간의 인가시점의 차이를 2배의 △t, 즉 2△t라 한다. 이러한 △t는 일정하게 유지된다. 즉, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 각각 서로 다르게 하면서 각각의 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 동일하다. 여기서는, 하나의 서브필드 내에서 각각의 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 동일하게 하면서 스캔 펄스의 인가시점과 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이를 동일하게 할 수도 있고, 아니면 서로 다르게 할 수도 있다.

또한, 이렇게 스캔 펄스의 인가시점과 데이터 펄스의 인가시점을 서로 다르게 하면서, 데이터 펄스 간의 인가시점 간의 시간차를 각각 다르게 할 수도 있다. 즉, 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르게 하면서, 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스 간의 인가시점을 각각 서로 다르게 설정한다. 즉, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 서로 다르게 하면서 각각의 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이를 각각 서로 다르게 설정할 수도 있다.

이와 같이 어드레스 기간에서 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 상이하게 하면 어드레스 전극(X1~Xn)으로 인가되는 데이터 펄스의 각 인가시점에서 패널의 정전용량을 통한 커플링을 감소시켜 스캔 전극 및 서스테인 전극으로 인가되는 파형의 노이즈를 감소시킨다. 노이즈가 감소 되는 이유는 각 시점에서 패널의 정전용량(Capacitance)을 통한 커플링(Coupling)을 감소시킴으로써, 데이터 펄스가 급상승하는 시점에서는 스캔 전극과 서스테인 전극에 인가되는 파형에 발생되는 상승노이즈를 감소시키고, 데이터 펄스가 급하강하는 시점에서는 스캔 전극과 서스테인 전극에 인가되는 파형에 발생되는 하강노이즈를 감소시키기 때문이다. 이에 따라 어드레스 기간에서 일어나는 어드레스 방전을 안정하게 하여 플라즈마 디스플레이 패널의 구동 안정성 저하를 억제한다.

결국, 플라즈마 디스플레이 패널의 어드레스 방전이 안정되어 펄스가 인가되면 지체없이 방전이 일어나기 때문에 방전 지연시간이 개선이 된다. 따라서 어드레스 방전이 지연 시간 없이 방전이 되기 때문에 어드레스 기간에 방전에 대한 지연 시간이 감소되어 어드레스 기간이 짧아지게 되고 또한, 서브 필드의 구동 시간이 빨라지게 된다. 이 결과 플라즈마 디스플레이 패널의 고속구동이 가능하게 된다.

또한, 어드레스 기간에는 스캔 전극(Y)에 인가되는 스캔 바이어스 전압(Vyb)이 그라운드 전압 이하로 인가된다. 즉 어드레스 기간(AP) 동안 스캔 전극에 인가되는 전압은 부극성(-) 스캔 바이어스 전압(Vyb)이다.

또한, 패널의 온도가 변화함에 따라 스캔 전극에 인가되는 스캔 바이어스 전압이 조절되는데, 전술한 스캔 바이어스 전압은 그라운드 전압 이하에서 조절된다. 이와 같이, 전술한 스캔 바이어스 전압이 패널의 온도에 따라 조절되기 때문에 패널 구동시의 방전 개시 전압이 온도에 따라 변화되어도 스캔 바이어스 전압이 적절히 조절되어 패널의 온도 변화에 따른 오방전을 줄일 수 있게 된다.

또한, 어드레스 기간(AP) 동안 스캔 펄스 전압의 크기는 그라운드 전압을 기준으로 하여 부극성(-) 하한치 스캔 전압까지를 나타낸 것이고, 어드레스 기간(AP) 이전의 리셋 기간 중 셋다운 기간(SD) 동안 스캔 전극에 인가되는 하강 램프 하한치 전압의 크기는 그라운드 전압을 기준으로 하여 리셋기간 중 셋다운 기간(SD) 동안 스캔 전극에 인가되는 하강 램프 하한치 전압까지를 나탸낸 것이다. 이에 관한 전술한 스캔 펄스 전압의 크기와 전술한 하강 램프 하한치 전압의 크기의 전압차 크기에 대해서는 도 8을 참조하여 설명하면 다음과 같다.

도 8은 스캔 펄스 전압의 크기와 리셋 기간 중 셋다운 기간(SD)동안 하강 램프 전압의 크기 차이의 일례를 설명하기 위한 도면이다.

도 8을 참조하면, 어드레스 기간(AP) 동안 스캔 전극에 인가되는 스캔 펄스 전압의 크기는 어드레스 기간(AP) 이전의 리셋기간 중 셋다운 기간(SD)동안 스캔 전극에 인가되는 하강 램프 하한치 전압의 크기보다 커야 한다. 이와 같이, 전술한 스캔 펄스 전압의 크기가 전술한 하강 램프 하한치 전압의 크기보다 커야 하는 것은 콘트라스트(Contrast)특성을 개선시키기 위한 것이다.

또한, 전술한 스캔 펄스 전압의 크기와 전술한 하강 램프 하한치 전압의 크기가 바람직하게는 10 [V]이상 20 [V]이하의 전압차 크기를 유지해야 한다.

그 이유는 전술한 스캔 펄스 전압의 크기와 전술한 하강 램프 하한치 전압의 크기가 10 [V]이하의 전압차 크기가 되면 전화면의 방전셀들 내에서 스캔 전극들(Y)과 어드레스 전극들(X) 사이에 암방전이 원활히 발생되지 않아 어드레스 방전에 불필요한 벽전하들이 소거되지 못하고 과도한 양의 벽전하들이 남게 되어 어드레스 기간에 오방전이 발생하게 된다. 또한, 전술한 스캔 펄스 전압의 크기와 전술한 하강 램프 하한치 전압의 크기가 20 [V] 이상의 전압차 크기가 되면 전화면의 방전셀들 내에서 스캔 전극들(Y)과 어드레스 전극들(X) 사이에 강방전이 발생되어 어드레스 방전에 필요한 벽전하들이 소거되어 미약한 양의 벽전하들이 남게 되고 또한, 어드레스 기간에 미스방전이 발생하게 된다.

이와 같은 이유로 전술한 스캔 펄스 전압의 크기와 전술한 하강 램프 하한치 전압의 크기의 전압차는 10 [V]이상 20 [V] 이하를 유지하는 것이 가장 바람직하다.

이와 같이 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 일실시예에서 스캔 바이어스 전압의 크기를 온도에 따라 조절하는 이유는 오방전의 방지를 위해서이다. 여기서, 스캔 바이어스 전압의 크기는 그라운드 전압을 기준으로 하여 부 극성(-) 스캔 바이어스 전압까지를 나타낸다. 이에 대해서는 도 9를 참조하여 설명하면 다음과 같다.

도 9는 플라즈마 디스플레이 패널의 온도에 따라 조절된 스캔 바이어스 전압의 크기 일례를 설명하기 위한 도면이다.

도 9를 살펴보면, 어드레스 기간(AP) 동안 스캔 전극(Y) 인가되는 스캔 바이어스 전압의 크기가 플라즈마 디스플레이 패널의 온도에 따라 조절된다.

바람직하게는, 플라즈마 디스플레이 패널의 온도가 상온보다 높은 고온에서는 어드레스 기간(AP) 동안 스캔 전극에 인가되는 스캔 바이어스 전압의 크기가 상온보다 더 작고 또한, 플라즈마 디스플레이 패널의 온도가 상온보다 낮은 저온에서는 어드레스 기간(AP) 동안 스캔 전극(Y)에 인가되는 스캔 바이어스 전압의 크기는 상온보다 더 크다.

예를 들면, 도 9와 같이 플라즈마 디스플레이 패널의 온도가 (b)와 같은 상온에서 스캔 전극(Y)에 인가되는 스캔 바이어스 전압의 크기가 h2 이다. 또한, 플라즈마 디스플레이 패널의 온도가 전술한 상온보다 높은 고온에서 스캔 전극(Y)에 인가되는 스캔 바이어스 전압의 크기가 전술한 (b)의 h2 보다는 작은 (a)와 같은 h1 이다. 또한, 플라즈마 디스플레이 패널의 온도가 전술한 상온보다 낮은 저온에서 인가되는 스캔 바이어스 전압의 크기가 전술한 (a)의 h1 또는 (b)의 h2 보다 큰 (c)에서와 같은 h3 이다.

이러한 스캔 바이어스 전압의 크기는 플라즈마 디스플레이 패널의 온도가 증가할수록 작아지고, 플라즈마 디스플레이 패널의 온도가 감소할수록 커지는 것이 바람직하다.

이와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 일실시예에서 스캔 바이어스 전압의 크기를 플라즈마 디스플레이 패널이 온도가 상승함에 따라 작게 하고, 플라즈마 디스플레이 패널이 온도가 하강함에 따라 크게 하는 이유는 플라즈마 디스플레이 패널의 온도에 따른 방전셀 내에서 벽전하들과 공간전하와의 재결합 비율이 변화되기 때문이다.

예를 들어, 플라즈마 디스플레이 패널에서는 패널 주변의 온도가 상승하면, 예컨대 상온보다 높은 고온인 경우에 방전셀 내의 공간전하와 벽전하의 재결합 비율이 낮아지게 되기 때문에 방전셀 내에서 벽전하의 양이 과도하게 많이 생기게 된다. 즉, 방전에 참여하는 벽전하의 절대양이 증가하게 되어 스캔 바이어스 전압의 크기가 작아도 방전이 되며 스캔 바이어스 전압의 크기를 작게 하지 않으면 과도한 벽전압으로 인한 오방전이 발생하게 된다. 반대로, 패널 주변의 온도가 하강하면, 예컨대 상온보다 낮은 저온인 경우에 방전셀 내의 공간전하와 벽전하의 재결합 비율이 높아지기 때문에 방전셀 내에서 벽전하의 양이 적어지게 된다. 즉, 방전에 참여하는 벽전하의 절대양이 감소하게 되어 스캔 바이어스 전압의 크기가 커져야 방전이 되며 스캔 바이어스 전압의 크기를 크게 하지 않으면 미약한 벽전압으로 인한 미스방전이 발생하게 된다.

이러한 스캔 바이어스 전압의 크기 조절은 패널의 온도에 따른 오방전 및 미스 방전을 방지하기 위해서이고, 여기서 전술한 스캔 바이어스 전압의 크기가 조절 될 때, 부극성 스캔 바이어스 전압(Vyb)으로부터 부극성(-) 하한치 스캔 전압까지 낮아지는 전압을 스캔 펄스 전압이라 하고, 스캔 펄스 전압의 크기는 그라운드 전압을 기준으로 하여 부극성(-) 하한치 스캔 전압까지를 나타낸다. 이에 대해서는 도 10을 참조하여 설명하면 다음과 같다.

도 10은 스캔 펄스 전압의 크기 허용 오차 범위의 일례를 설명하기 위한 도면이다.

도 10을 참조하면, 패널의 온도에 관계없이 어드레스 기간(AP) 동안 스캔 전극에 인가되는 스캔 펄스 전압의 크기는 일정한 전압의 크기를 유지된다.

여기서 패널의 온도에 따라 전술한 어드레스 기간동안 인가되는 스캔 바이어스 전압이 조절되는 것과는 달리 스캔 펄스 전압의 크기가 일정한 전압 크기를 유지되는데 이러한 이유는 전술한 스캔 전극에 인가되는 스캔 펄스 전압과 어드레스 전극(미도시)에 인가되는 데이터 전압과의 안정적인 대향 방전을 발생하기 위해서이다. 또한, 플라즈마 디스플레이 패널의 수명을 길어지게 하기 위해서이다.

이러한 스캔 펄스 전압의 크기 허용 오차 범위의 구체적인 일례를 들어 보면 스캔 펄스 전압 크기가 180 [V] 이하가 되면 어드레스 방전시 요구되는 대향 방전 개시 전압에 못 미치게 된다. 그러므로 전술한 데이터 전압과 대향 방전을 일으켜야 함에도 불구하고 스캔 펄스 전압이 낮아 방전이 일어나지 않게 된다. 결과적으로 방전이 일어나지 않는 미스 방전이 발생하여 플라즈마 디스플레이 화질이 나빠지게 된다. 반면에, 전술한 스캔 펄스 전압 크기가 220 [V] 이상이 되면 어드레스 방전시 요구되는 대향 방전 개시 전압보다 높은 전압이 공급된다. 이러한 높은 전압이 공급되면 방전셀 내에 강방전이 발생되어 안정적인 방전이 발생된다. 그럼에 도 불구하고 전술한 강방전이 대향 방전시 발생되면, 방전셀 내부에 형성되어 있는 형광체 많은 손상을 입히게 된다. 이러한 형광체는 손상을 적게 받을수록 수명이 길어지게 된다. 즉 형광체 수명이 길어지게 되면, 플라즈마 디스플레이 패널의 수명도 길어지게 된다.

이와 같이, 높은 전압이 공급되어 어드레스 방전이 안정적이게 발생함에도 불구하고 스캔 펄스 전압 크기가 220 [V] 이하로 조절되는 것은 형광체 데미지를 최소로 함으로써 플라즈마 디스플레이 패널의 수명을 길어지게 하기 위해서이다.

전술한 바와 같이, 스캔 펄스 전압의 크기가 180 [V] 이상 220 [V] 이하로 유지되어 안정적인 어드레스 방전과 플라즈마 디스플레이 패널의 수명이 길어지게 된다.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

이상에서 상세히 설명한 바와 같이, 본 발명은 어드레스 기간에서 어드레스 전극에 인가되는 데이터 펄스의 인가시점을 조절하여 스캔 전극 및 서스테인 전극에 인가되는 파형의 노이즈를 감소시켜고 또한, 리셋 기간의 셋다운 기간에서 하강 램프 파형(Ramp-down)시 서스테인 전극에 인가되는 전압이 그라운드로 하여 방전 지연시간을 개선시켜 패널의 구동을 안정시켜 구동의 안정성의 저하를 억제하고 또한, 어드레스 기간(AP)에서 스캔 전극에 인가되는 스캔 바이어스 전압의 크기를 플라즈마 디스플레이 패널의 온도에 따라 조절함으로써, 온도에 따른 오방전을 방지하고 화질 악화를 방지하는 효과가 있다.