TFT阵列基板及显示面板专利检索-维持电极显示技术专利检索查询-专利查询网

TFT阵列基板及显示面板

阅读：1035发布：2020-06-05

专利汇可以提供TFT阵列基板及显示面板专利检索，专利查询，专利分析的服务。并且本发明提供一种TFT阵列基板及显示面板。本发明的TFT阵列基板在每一像素内设置一个第一薄膜晶体管，第N行像素中的第一薄膜晶体管的栅极电性连接第N+1条扫描线，漏极电性连接第N条扫描线，源极接入电源负电压，从而在每一个像素内对该像素接收到的扫描信号进行单独下拉，从而极大地缩短了扫描信号的下降时间，有利于保证显示面板的显示品质。，下面是TFT阵列基板及显示面板专利的具体信息内容。

权利要求

1.一种TFT阵列基板，其特征在于，包括衬底(10)、设于衬底(10)上的多个像素(20)、依次设于衬底(10)上的多条扫描线(30)及设于衬底(10)上的GOA电路(40)；
所述多个像素(20)呈阵列式排布；所述GOA电路(40)位于多个像素(20)所在区域外侧；
多条扫描线(30)均连接GOA电路(40)，每一条扫描线(30)对应与一行像素(20)电性连接；每一像素(20)包括第一薄膜晶体管(T1)，除了最后一行像素(20)外，第N行像素(20)中的第一薄膜晶体管(T1)的栅极电性连接第N+1条扫描线(GATE(N+1))，漏极电性连接第N条扫描线(GATE(N))，源极接入电源负电压(VSS)，其中，N为正整数。
2.如权利要求1所述的TFT阵列基板，其特征在于，所述衬底(10)包括有效显示区(11)及位于有效显示区(11)外围的非显示区(12)；所述多个像素(20)均位于有效显示区(11)内，所述GOA电路(40)位于非显示区(12)内。
3.如权利要求1所述的TFT阵列基板，其特征在于，还包括设于衬底(10)上的多条数据线(50)，每一行像素(20)对应与一条数据线(50)电性连接。
4.如权利要求3所述的TFT阵列基板，其特征在于，每一像素(20)还包括第二薄膜晶体管(T2)、第一电容(C1)及像素电极(21)；所述第二薄膜晶体管(T2)的栅极电性连接对应的扫描线(30)，源极电性连接对应的数据线(50)，漏极电性连接像素电极(21)；所述第一电容(C1)的一端电性连接像素电极(21)，另一端接地。
5.如权利要求3所述的TFT阵列基板，其特征在于，每一像素(20)还包括第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第二电容(C2)及阳极(22)；所述第三薄膜晶体管(T3)的栅极电性连接对应的扫描线(30)，源极电性连接对应的数据线(50)，漏极电性连接第四薄膜晶体管(T4)的栅极；所述第四薄膜晶体管(T4)的漏极接入电源正电压(VDD)，源极电性连接阳极(22)；所述第二电容(C2)的一端电性连接所述阳极(22)，另一端接地。
6.如权利要求1所述的TFT阵列基板，其特征在于，所述GOA电路(40)在一帧周期内依次向多条扫描线(30)传输扫描信号。
7.如权利要求1所述的TFT阵列基板，其特征在于，最后一行像素(20)中的第一薄膜晶体管(T1)的栅极接入起始信号(STV)，漏极电性连接最后一条扫描线(GATE(last))，源极接入电源负电压(VSS)。
8.如权利要求1所述的TFT阵列基板，其特征在于，所述GOA电路(40)包括多级GOA单元，每一级GOA单元对应与一条扫描线(30)电性连接，每一级GOA单元均包括上拉控制模块(41)、上拉模块(42)、下传模块(43)、下拉模块(44)、下拉维持模块(45)及自举电容(C3)；
设n为正整数，除了第一级及最后一级GOA单元外，在第n级GOA单元中，
所述上拉控制模块(41)包括第十一薄膜晶体管(T11)、第十二薄膜晶体管(T12)及第十三薄膜晶体管(T13)；所述第十一薄膜晶体管(T11)的栅极接入第一时钟信号(CLK)，源极接入第n-1级GOA单元的级传信号(ST(n-1))，漏极电性连接第十二薄膜晶体管(T12)的源极；
所述第十二薄膜晶体管(T12)栅极接入第一时钟信号(CLK)，漏极电性连接第一节点(Q(n))；所述第十三薄膜晶体管(T13)的栅极电性连接下传模块(43)，源极电性连接第十一薄膜晶体管(T11)的漏极，漏极电性连接第二节点(K(n))；
所述上拉模块(42)包括第二十一薄膜晶体管(T21)及第二十二薄膜晶体管(T22)；所述第二十一薄膜晶体管(T21)的栅极电性连接第一节点(Q(n))，源极接入第二时钟信号(CLKB)，漏极电性连接对应的一条扫描线(30)并输出扫描信号(G(n))；所述第二十二薄膜晶体管(T22)的栅极电性连接第一节点(Q(n))，源极接入第二时钟信号(CLKB)，漏极电性第二节点(K(n))；
所述下传模块(43)包括第三十一薄膜晶体管(T31)；所述第三十一薄膜晶体管(T31)的栅极电性连接第一节点(Q(n))，源极接入第二时钟信号(CLKB)，漏极电性连接第十三薄膜晶体管(T13)的栅极并输出级传信号(ST(n))；
所述下拉模块(44)包括第四十一薄膜晶体管(T41)、第四十二薄膜晶体管(T42)及第四十三薄膜晶体管(T43)；所述第四十一薄膜晶体管(T41)的栅极接入第n+1级GOA单元的扫描信号(G(n+1))，源极电性连接第一节点(Q(n))，漏极电性连接第四十二薄膜晶体管(T42)的源极；所述第四十二薄膜晶体管(T42)的栅极接入第n+1级GOA单元的扫描信号(G(n+1))，漏极接入第一恒压低电位(VGL1)；所述第四十三薄膜晶体管(T43)的栅极接入第n+1级GOA单元的扫描信号(G(n+1))，源极电性接入扫描信号(G(n))，漏极接入第二恒压低电位(VGL2)；
所述下拉维持模块(45)包括第五十一薄膜晶体管(T51)、第五十二薄膜晶体管(T52)、第五十三薄膜晶体管(T53)、第五十四薄膜晶体管(T54)、第五十五薄膜晶体管(T55)、第五十六薄膜晶体管(T56)、第五十七薄膜晶体管(T57)、第五十八薄膜晶体管(T58)及第五十九薄膜晶体管(T59)；所述第五十一薄膜晶体管(T51)的栅极及源极均接入恒压高电位(VGH)，漏极电性连接第五十二薄膜晶体管(T52)的源极；所述第五十二薄膜晶体管(T52)的栅极电性连接第一节点(Q(n))，漏极接入第一恒压低电位(VGL1)；所述第五十三薄膜晶体管(T53)的栅极电性连接第五十一薄膜晶体管(T51)的漏极，源极接入恒压高电位(VGH)，漏极电性连接第五十四薄膜晶体管(T54)的源极；所述第五十四薄膜晶体管(T54)的栅极电性连接第一节点(Q(n))，漏极接入第一恒压低电位(VGL1)；所述第五十五薄膜晶体管(T55)的栅极电性连接第五十三薄膜晶体管(T53)的漏极，源极电性连接第一节点(Q(n))，漏极电性连接第十一薄膜晶体管(T11)的漏极；所述第五十六薄膜晶体管(T56)的栅极电性连接第五十三薄膜晶体管(T53)的漏极，源极电性连接第五十五薄膜晶体管(T55)的漏极，漏极接入第一恒压低电位(VGL1)；所述第五十七薄膜晶体管(T57)的栅极电性连接第五十三薄膜晶体管(T53)的漏极，源极接入级传信号(ST(n))，漏极接入第一恒压低电位(VGL1)；所述第五十八薄膜晶体管(T58)的栅极电性连接第五十三薄膜晶体管(T53)的漏极，源极电性连接第二节点(K(n))，漏极接入第二恒压低电位(VGL2)；所述第五十九薄膜晶体管(T58)的栅极电性连接第五十三薄膜晶体管(T53)的漏极，源极接入扫描信号(G(n))，漏极接入第二恒压低电位(VGL2)；
所述自举电容(C3)的一端电性连接第一节点(Q(n))，另一端接入扫描信号(G(n))。
9.如权利要求8所述的TFT阵列基板，其特征在于，在第一级GOA单元中，所述第十一薄膜晶体管(T11)的源极接入起始信号(STV)；在最后一级GOA单元中，所述第四十一薄膜晶体管(T41)、第四十二薄膜晶体管(T42)及第四十三薄膜晶体管(T43)的栅极接入起始信号(STV)。
10.一种显示面板，其特征在于，包括如权利要求1-9中任一项所述的TFT阵列基板。

说明书全文

TFT阵列基板及显示面板

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种TFT阵列基板及显示面板。

背景技术

[0002] 液晶显示器(Liquid Crystal Display，LCD)及有机发光二极管显示装置(Organic Light Emitting Display，OLED)等平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等。

[0003] GOA(Gate Driver on Array)技术即阵列基板行驱动技术，是利用薄膜晶体管(Thin Film Transistor，TFT)阵列制程将栅极扫描驱动电路制作在LCD及OLED显示装置的TFT阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点。GOA电路具有两项基本功能：第一是输出栅极扫描驱动信号，驱动面板内的栅极线，打开显示区内的TFT，以对像素进行充电；第二是移位寄存功能，当一个栅极扫描驱动信号输出完成后，通过时钟控制进行下一个栅极扫描驱动信号的输出，并依次传递下去。GOA技术能减少外接集成电路(IC)的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框的显示产品。

[0004] 请参阅图1，现有的采用GOA技术的TFT阵列基板包括衬底100、设于衬底100上的多个像素200、设于衬底100上的多条扫描线300、多条数据线400及GOA电路500。所述衬底100包括有效显示区(AA)110及位于有效显示区110外围的非显示区120，多个像素200呈阵列式排布且均位于有效显示区110内，GOA电路500位于非显示区120内，多条扫描线300均与GOA电路500电性连接，每一行像素200与一条扫描线300对应连接，每一列像素200与一条数据线400对应连接。驱动时，GOA电路500在每一帧周期内依次向多条扫描线300提供扫描信号以打开对应像素200中的薄膜晶体管以通过对应的数据线400对像素进行充电。现有技术中扫描信号通过GOA电路500内部的下拉单元实现拉低，然而，GOA电路500在通过扫描线300向有效显示区110的像素200传输扫描信号时，不可避免地会产生大量的电容电阻，在这些电容电阻的作用下，扫描信号的上升时间及下降时间均会被拉长，下降时间被拉长的情况由其严重，使得请参阅图2，像素200实际接收的扫描信号的波形会产生严重畸变，会发生驱动错误导致像素错充，影响画面显示。

发明内容

[0005] 本发明的目的在于提供一种TFT阵列基板，能够缩短扫描信号的下降时间，有利于保证显示面板的显示品质。

[0006] 本发明的另一目的在于提供一种显示面板，能够缩短扫描信号的下降时间，有利于保证显示品质。

[0007] 为实现上述目的，本发明首先提供一种TFT阵列基板，包括衬底、设于衬底上的多个像素、依次设于衬底上的多条扫描线及设于衬底上的GOA电路；

[0008] 所述多个像素呈阵列式排布；所述GOA电路位于多个像素所在区域外侧；多条扫描线均连接GOA电路，每一条扫描线对应与一行像素电性连接；每一像素包括第一薄膜晶体管，除了最后一行像素外，第N行像素中的第一薄膜晶体管的栅极电性连接第N+1条扫描线，漏极电性连接第N条扫描线，源极接入电源负电压VSS，其中，N为正整数。

[0009] 所述衬底包括有效显示区及位于有效显示区外围的非显示区；所述多个像素均位于有效显示区内，所述GOA电路位于非显示区内。

[0010] 所述的TFT阵列基板还包括设于衬底上的多条数据线，每一行像素对应与一条数据线电性连接。

[0011] 每一像素还包括第二薄膜晶体管、第一电容及像素电极；所述第二薄膜晶体管的栅极电性连接对应的扫描线，源极电性连接对应的数据线，漏极电性连接像素电极；所述第一电容的一端电性连接像素电极，另一端接地。

[0012] 每一像素还包括第三薄膜晶体管、第四薄膜晶体管、第二电容及阳极；所述第三薄膜晶体管的栅极电性连接对应的扫描线，源极电性连接对应的数据线，漏极电性连接第四薄膜晶体管的栅极；所述第四薄膜晶体管的漏极接入电源正电压，源极电性连接阳极；所述第二电容的一端电性连接所述阳极，另一端接地。

[0013] 所述GOA电路在一帧周期内依次向多条扫描线传输扫描信号。

[0014] 最后一行像素中的第一薄膜晶体管的栅极接入起始信号，漏极电性连接最后一条扫描线，源极接入电源负电压。

[0015] 所述GOA电路包括多级GOA单元，每一级GOA单元对应与一条扫描线电性连接，每一级GOA单元均包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块及自举电容；

[0016] 设n为正整数，除了第一级及最后一级GOA单元外，在第n级GOA单元中，[0017] 所述上拉控制模块包括第十一薄膜晶体管、第十二薄膜晶体管及第十三薄膜晶体管；所述第十一薄膜晶体管的栅极接入第一时钟信号，源极接入第n-1级GOA单元的级传信号，漏极电性连接第十二薄膜晶体管的源极；所述第十二薄膜晶体管栅极接入第一时钟信号，漏极电性连接第一节点；所述第十三薄膜晶体管的栅极电性连接下传模块，源极电性连接第十一薄膜晶体管的漏极，漏极电性连接第二节点；

[0018] 所述上拉模块包括第二十一薄膜晶体管及第二十二薄膜晶体管；所述第二十一薄膜晶体管的栅极电性连接第一节点，源极接入第二时钟信号，漏极电性连接对应的一条扫描线并输出扫描信号；所述第二十二薄膜晶体管的栅极电性连接第一节点，源极接入第二时钟信号，漏极电性第二节点；

[0019] 所述下传模块包括第三十一薄膜晶体管；所述第三十一薄膜晶体管的栅极电性连接第一节点，源极接入第二时钟信号，漏极电性连接第十三薄膜晶体管的栅极并输出级传信号；

[0020] 所述下拉模块包括第四十一薄膜晶体管、第四十二薄膜晶体管及第四十三薄膜晶体管；所述第四十一薄膜晶体管的栅极接入第n+1级GOA单元的扫描信号，源极电性连接第一节点，漏极电性连接第四十二薄膜晶体管的源极；所述第四十二薄膜晶体管的栅极接入第n+1级GOA单元的扫描信号，漏极接入第一恒压低电位；所述第四十三薄膜晶体管的栅极接入第n+1级GOA单元的扫描信号，源极电性接入扫描信号，漏极接入第二恒压低电位；

[0021] 所述下拉维持模块包括第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管、第五十四薄膜晶体管、第五十五薄膜晶体管、第五十六薄膜晶体管、第五十七薄膜晶体管、第五十八薄膜晶体管及第五十九薄膜晶体管；所述第五十一薄膜晶体管的栅极及源极均接入恒压高电位，漏极电性连接第五十二薄膜晶体管的源极；所述第五十二薄膜晶体管的栅极电性连接第一节点，漏极接入第一恒压低电位；所述第五十三薄膜晶体管的栅极电性连接第五十一薄膜晶体管的漏极，源极接入恒压高电位，漏极电性连接第五十四薄膜晶体管的源极；所述第五十四薄膜晶体管的栅极电性连接第一节点，漏极接入第一恒压低电位；所述第五十五薄膜晶体管的栅极电性连接第五十三薄膜晶体管的漏极，源极电性连接第一节点，漏极电性连接第十一薄膜晶体管的漏极；所述第五十六薄膜晶体管的栅极电性连接第五十三薄膜晶体管的漏极，源极电性连接第五十五薄膜晶体管的漏极，漏极接入第一恒压低电位；所述第五十七薄膜晶体管的栅极电性连接第五十三薄膜晶体管的漏极，源极接入级传信号，漏极接入第一恒压低电位；所述第五十八薄膜晶体管的栅极电性连接第五十三薄膜晶体管的漏极，源极电性连接第二节点，漏极接入第二恒压低电位；所述第五十九薄膜晶体管的栅极电性连接第五十三薄膜晶体管的漏极，源极接入扫描信号，漏极接入第二恒压低电位；

[0022] 所述自举电容的一端电性连接第一节点，另一端接入扫描信号。

[0023] 在第一级GOA单元中，所述第十一薄膜晶体管的源极接入起始信号；在最后一级GOA单元中，所述第四十一薄膜晶体管、第四十二薄膜晶体管及第四十三薄膜晶体管的栅极接入起始信号。

[0024] 本发明还提供一种显示面板，包括上述的TFT阵列基板。

[0025] 本发明的有益效果：本发明的TFT阵列基板在每一像素内设置一个第一薄膜晶体管，第N行像素中的第一薄膜晶体管的栅极电性连接第N+1条扫描线，漏极电性连接第N条扫描线，源极接入电源负电压，从而在每一个像素内对该像素接收到的扫描信号进行单独下拉，从而极大地缩短了扫描信号的下降时间，有利于保证显示面板的显示品质。本发明的显示面板能够缩短扫描信号的下降时间，有利于保证显示品质。附图说明

[0026] 为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

[0027] 附图中，

[0028] 图1为现有的采用GOA技术的TFT阵列基板的结构示意图；

[0029] 图2为图1所示的TFT阵列基板中像素实际接收的扫描信号的波形图；

[0030] 图3为本发明的TFT阵列基板的结构示意图；

[0031] 图4为本发明的TFT阵列基板的第一实施例的第N行像素中一个像素的结构示意图；

[0032] 图5为本发明的TFT阵列基板的第二实施例的第N行像素中一个像素的结构示意图；

[0033] 图6为本发明的TFT阵列基板的一优选实施例中GOA电路的第N级GOA单元的电路图；

[0034] 图7为本发明的TFT阵列基板的一优选实施例中GOA电路的第一级GOA单元的电路图；

[0035] 图8为本发明的TFT阵列基板的一优选实施例中GOA电路的最后一级GOA单元的电路图；

[0036] 图9为本发明的TFT阵列基板中像素实际接收的扫描信号的波形图。

具体实施方式

[0037] 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

[0038] 请参阅图3，本发明提供一种TFT阵列基板，包括衬底10、设于衬底10上的多个像素20、依次设于衬底10上的多条扫描线30(GATE(1)，GATE(2)，……，GATE(N)，GATE(N+1)，GATE(N+2)，……，GATE(last))及设于衬底10上的GOA电路40。

[0039] 所述多个像素20呈阵列式排布。所述GOA电路40位于多个像素20所在区域外侧。多条扫描线30均连接GOA电路40，每一条扫描线30对应与一行像素20电性连接。每一像素20包括第一薄膜晶体管T1，除了最后一行像素20外，第N行像素20中的第一薄膜晶体管T1的栅极电性连接第N+1条扫描线GATE(N+1)，漏极电性连接第N条扫描线GATE(N)，源极接入电源负电压VSS，其中，N为正整数。

[0040] 具体地，所述衬底10包括有效显示区11及位于有效显示区11外围的非显示区12。所述多个像素20均位于有效显示区11内，所述GOA电路40位于非显示区12内。

[0041] 具体地。所述TFT阵列基板还包括设于衬底10上的多条数据线50，每一行像素20对应与一条数据线50电性连接。

[0042] 具体地，请结合图4，在本发明的第一实施例中，所述TFT阵列基板为液晶显示面板的TFT阵列基板，每一像素20还包括第二薄膜晶体管T2、第一电容C1及像素电极21。所述第二薄膜晶体管T2的栅极电性连接对应的扫描线30，源极电性连接对应的数据线50，漏极电性连接像素电极21。所述第一电容C1的一端电性连接像素电极21，另一端接地。

[0043] 具体地，请结合图5，在本发明的第二实施例中，所述TFT阵列基板为OLED显示面板的TFT阵列基板，每一像素20还包括第三薄膜晶体管T3、第四薄膜晶体管T4、第二电容C2及阳极22。所述第三薄膜晶体管T3的栅极电性连接对应的扫描线30，源极电性连接对应的数据线50，漏极电性连接第四薄膜晶体管T4的栅极。所述第四薄膜晶体管T4的漏极接入电源正电压VDD，源极电性连接阳极22。所述第二电容C2的一端电性连接所述阳极22，另一端接地。

[0044] 具体地，所述GOA电路40在一帧周期内依次向多条扫描线30传输扫描信号。

[0045] 具体地，请参阅图3，最后一行像素20中的第一薄膜晶体管T1的栅极接入起始信号STV，漏极电性连接最后一条扫描线GATE(last)，源极接入电源负电压VSS。

[0046] 具体地，本发明中的GOA电路40可以采用任意现有技术中使用的GOA电路结构。例如，请参阅图6，在本发明的一优选实施例中，所述GOA电路40包括多级GOA单元，每一级GOA单元对应与一条扫描线30电性连接，每一级GOA单元均包括上拉控制模块41、上拉模块42、下传模块43、下拉模块44、下拉维持模块45及自举电容C3。

[0047] 设n为正整数，除了第一级及最后一级GOA单元外，在第n级GOA单元中，[0048] 所述上拉控制模块41包括第十一薄膜晶体管T11、第十二薄膜晶体管T12及第十三薄膜晶体管T13。所述第十一薄膜晶体管T11的栅极接入第一时钟信号CLK，源极接入第n-1级GOA单元的级传信号ST(n-1)，漏极电性连接第十二薄膜晶体管T12的源极。所述第十二薄膜晶体管T12栅极接入第一时钟信号CLK，漏极电性连接第一节点Q(n)。所述第十三薄膜晶体管T13的栅极电性连接下传模块43，源极电性连接第十一薄膜晶体管T11的漏极，漏极电性连接第二节点K(n)。

[0049] 所述上拉模块42包括第二十一薄膜晶体管T21及第二十二薄膜晶体管T22。所述第二十一薄膜晶体管T21的栅极电性连接第一节点Q(n)，源极接入第二时钟信号CLKB，漏极电性连接对应的一条扫描线30并输出扫描信号G(n)。所述第二十二薄膜晶体管T22的栅极电性连接第一节点Q(n)，源极接入第二时钟信号CLKB，漏极电性第二节点K(n)。

[0050] 所述下传模块43包括第三十一薄膜晶体管T31。所述第三十一薄膜晶体管T31的栅极电性连接第一节点Q(n)，源极接入第二时钟信号CLKB，漏极电性连接第十三薄膜晶体管T13的栅极并输出级传信号ST(n)。

[0051] 所述下拉模块44包括第四十一薄膜晶体管T41、第四十二薄膜晶体管T42及第四十三薄膜晶体管T43。所述第四十一薄膜晶体管T41的栅极接入第n+1级GOA单元的扫描信号G(n+1)，源极电性连接第一节点Q(n)，漏极电性连接第四十二薄膜晶体管T42的源极。所述第四十二薄膜晶体管T42的栅极接入第n+1级GOA单元的扫描信号G(n+1)，漏极接入第一恒压低电位VGL1。所述第四十三薄膜晶体管T43的栅极接入第n+1级GOA单元的扫描信号G(n+1)，源极电性接入扫描信号G(n)，漏极接入第二恒压低电位VGL2。

[0052] 所述下拉维持模块45包括第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53、第五十四薄膜晶体管T54、第五十五薄膜晶体管T55、第五十六薄膜晶体管T56、第五十七薄膜晶体管T57、第五十八薄膜晶体管T58及第五十九薄膜晶体管T59。所述第五十一薄膜晶体管T51的栅极及源极均接入恒压高电位VGH，漏极电性连接第五十二薄膜晶体管T52的源极。所述第五十二薄膜晶体管T52的栅极电性连接第一节点Q(n)，漏极接入第一恒压低电位VGL1。所述第五十三薄膜晶体管T53的栅极电性连接第五十一薄膜晶体管T51的漏极，源极接入恒压高电位VGH，漏极电性连接第五十四薄膜晶体管T54的源极。
所述第五十四薄膜晶体管T54的栅极电性连接第一节点Q(n)，漏极接入第一恒压低电位VGL1。所述第五十五薄膜晶体管T55的栅极电性连接第五十三薄膜晶体管T53的漏极，源极电性连接第一节点Q(n)，漏极电性连接第十一薄膜晶体管T11的漏极。所述第五十六薄膜晶体管T56的栅极电性连接第五十三薄膜晶体管T53的漏极，源极电性连接第五十五薄膜晶体管T55的漏极，漏极接入第一恒压低电位VGL1。所述第五十七薄膜晶体管T57的栅极电性连接第五十三薄膜晶体管T53的漏极，源极接入级传信号ST(n)，漏极接入第一恒压低电位VGL1。所述第五十八薄膜晶体管T58的栅极电性连接第五十三薄膜晶体管T53的漏极，源极电性连接第二节点K(n)，漏极接入第二恒压低电位VGL2。所述第五十九薄膜晶体管T58的栅极电性连接第五十三薄膜晶体管T53的漏极，源极接入扫描信号G(n)，漏极接入第二恒压低电位VGL2。

[0053] 所述自举电容C3的一端电性连接第一节点Q(n)，另一端接入扫描信号G(n)。

[0054] 进一步地，请参阅图7，在第一级GOA单元中，所述第十一薄膜晶体管T11的源极接入起始信号STV。请参阅图8，在最后一级GOA单元中，所述第四十一薄膜晶体管T41、第四十二薄膜晶体管T42及第四十三薄膜晶体管T43的栅极接入起始信号STV。

[0055] 需要说明的是，本发明的TFT阵列基板在每一像素20内设置一个第一薄膜晶体管T1，第N行像素20中的第一薄膜晶体管T1的栅极电性连接第N+1条扫描线GATE(N+1)，漏极电性连接第N条扫描线GATE(N)，源极接入电源负电压VSS，从而在驱动时，GOA电路40依次向多条扫描线30传输扫描信号时，利用第N+1条扫描线GATE(N+1)上的扫描信号控制第N行像素20中的第一薄膜晶体管T1导通对第N条扫描线GATE(N)上的扫描信号进行下拉，实现在每一个像素20内对该像素20接收到的扫描信号进行单独下拉，极大地缩短了扫描信号的下降时间，请参阅图9，本发明中像素20实际接收的扫描信号的下降时间很短，波形几乎无畸变，能够有效防止有效显示区11内的电容电阻对扫描信号下降时间产生的影响导致的驱动错误及像素错充，有利于保证显示面板的显示品质。

[0056] 基于同一发明构思，本发明还提供一种显示面板，包括上述的TFT阵列基板，该显示面板可以为液晶显示面板，其TFT阵列基板采用上述第一实施例，该显示面板也可以为OLED显示面板，其阵列基板采用上述第二实施例。在此不再对TFT阵列基板的结构进行重复性描述。

[0057] 需要说明的是，本发明的显示面板中，TFT阵列基板在每一像素20内设置一个第一薄膜晶体管T1，第N行像素20中的第一薄膜晶体管T1的栅极电性连接第N+1条扫描线GATE(N+1)，漏极电性连接第N条扫描线GATE(N)，源极接入电源负电压VSS，从而在驱动时，GOA电路40依次向多条扫描线30传输扫描信号时，利用第N+1条扫描线GATE(N+1)上的扫描信号控制第N行像素20中的第一薄膜晶体管T1导通对第N条扫描线GATE(N)上的扫描信号进行下拉，实现在每一个像素20内对该像素20接收到的扫描信号进行单独下拉，极大地缩短了扫描信号的下降时间，请参阅图9，本发明中像素20实际接收的扫描信号的下降时间很短，波形几乎无畸变，能够有效防止有效显示区11内的电容电阻对扫描信号下降时间产生的影响导致的驱动错误及像素错充，有利于保证显示面板的显示品质。

[0058] 综上所述，本发明的TFT阵列基板在每一像素内设置一个第一薄膜晶体管，第N行像素中的第一薄膜晶体管的栅极电性连接第N+1条扫描线，漏极电性连接第N条扫描线，源极接入电源负电压，从而在每一个像素内对该像素接收到的扫描信号进行单独下拉，从而极大地缩短了扫描信号的下降时间，有利于保证显示面板的显示品质。本发明的显示面板能够缩短扫描信号的下降时间，有利于保证显示品质。

[0059] 以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

标题	发布/更新时间	阅读量
基于CdTe/CdS量子点的发光二极管及其制备方法	2020-07-05	0
低温等离子体反应装置和分解硫化氢的方法	2020-06-03	2
用于碳离子太赫兹特征谱线探测的滤波器及其制备方法	2020-06-07	1
采集具有独立像素寻址和动态箝位的图像阵列数据的电路和方法	2020-06-24	0
光刻方法和光刻系统	2020-11-09	1
电池单元及移动电源	2021-04-02	2
一种自侦测自恢复RS485通讯电路	2021-01-08	1
用于直流电路的电力供应维持装置	2021-02-20	1
Binder resin composition for nonaqueous secondary battery electrode	2021-06-18	2
전극 제조 장치, 전극 제조 방법 및 컴퓨터 기억 매체	2021-07-08	0

TFT阵列基板及显示面板

TFT阵列基板及显示面板

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：