用于图案化处理的装置和方法
阅读：502发布：2021-06-08
专利汇可以提供用于图案化处理的装置和方法专利检索，专利查询，专利分析的服务。并且用于 图案化 处理的装置包括：输入气体(2)的源；适合于在 等离子体 区域中从输入气体(2)产生等离子体的 能量 源；以及被构造用于接收固体样品(5)的接地样品架(12)。根据本 发明 ，该装置包括被布置在等离子体区域和接地样品架(12)之间的掩模(4)，该掩模(4)具有朝向等离子体区域的第一面(45)和朝向要处理的固体样品(5)的表面(51)的第二面(46)，掩模(4)包括从第一面到第二面延伸的掩模开口(40)，以及适用于将直流偏置 电压 施加到掩模上的电源(16)，并且掩模开口(40)的尺寸和形状被确定为以便在固体样品(5)的表面(51)上产生空间选择性的图案化处理。，下面是用于图案化处理的装置和方法专利的具体信息内容。
1.一种用于图案化处理的装置，包括：
-输入气体的源(2)；
-适合于激发所述输入气体(2)并在等离子体区域中产生等离子体(20)的能量源；以及-被构造成用于接收固体样品(5)的接地样品架(12)；
其特征在于，所述装置包括：
-掩模(4)，被布置在所述等离子体区域和所述接地样品架(12)之间，所述掩模(4)具有朝向所述等离子体区域的第一面(45)和朝向要处理的所述固体样品(5)的表面(51)的第二面(46)，所述掩模(4)包括从所述第一面穿过所述掩模延伸到所述第二面的至少一个掩模开口(40、43、44)；以及
-电源(16)，适于将直流非零偏置电压施加到所述掩模，所述掩模(4)被放置在距所述固体样品(5)的所述表面(51)小于阈值距离的距离(D2)处，以防止在所述掩模(4)和所述固体样品(5)之间产生等离子体，并且所述掩模开口(40、43、44)的尺寸和形状被确定为通过从所述等离子体(20)选择离子并将其聚集在所述固体样品(5)的所述表面(51)上来产生空间选择性的图案化处理。
2.根据权利要求1所述的装置，其中，所述掩模开口(40、43、44)具有沿着平行于所述掩模(4)的所述第二面(42)的第一方向(X)截取的在亚毫米至毫米范围内的开口宽度(W)，所述掩模开口(40、43、44)具有在与所述掩模(4)的所述第二面(42)成横向地截取的另一方向(Z)的开口高度(H)，从而限定了所述开口高度(H)相对于所述开口宽度(W)的纵横比(H/W)，并且所述纵横比(H/W)大于1。
3.根据权利要求1或权利要求2所述的装置，其中，所述掩模开口(40、43、44)具有圆锥形或圆柱形形状或者被选择为在所述基板(5)的所述表面(51)上产生具有确定的空间轮廓的图案的形状。
4.根据权利要求1至3中任一项所述的装置，其中，所述掩模(4)包括以一维或二维周期性阵列布置的多个掩模开口(40、43、44)。
5.根据权利要求1至4中任一项所述的装置，其中，所述掩模(4)由导电材料制成，并且所述掩模(4)被放置在距所述固体样品(5)的所述表面(51)非零距离(D2)处。
6.根据权利要求1至5中任一项所述的装置，其中，所述掩模(4)包括在所述第一面(45)上的导电部分、部分或全部覆盖所述掩模开口(40、43)的侧壁的导电部分，并且其中，所述掩模的所述第二面(46)包括电绝缘部分，所述掩模(4)的所述第二面(46)的所述电绝缘部分与要处理的所述固体样品(5)的所述表面(51)接触。
7.根据权利要求1至6中任一项所述的装置，其中，所述掩模(4)包括第一导电部分(41)、与所述第一导电部分(41)电隔离的第二导电部分(42)，所述第一导电部分(41)包括第一类型掩模开口(43)，所述第二导电部分(42)包括第二类型掩模开口(44)，其中，所述电源(16)适于将第一直流偏置电压施加到所述第一导电部分(41)，并且其中，所述电源(16)适于将第二直流偏置电压施加到所述第二导电部分(42)。
8.根据权利要求7所述的装置，其中，所述第一直流偏置电压和所述第二直流偏置电压在同一时刻具有相反的极性。
9.根据权利要求1至8中任一项所述的装置，其中，所述能量源包括：另一电源(13)，连接至被布置为与所述样品架平行并被构造为产生电容耦合等离子体的平面电极(11)，或者另一电源，连接到被布置为产生电感耦合等离子体的线圈电极、或经由波导耦合至所述等离子体产生室(10)并被布置为产生微波等离子体的微波天线和/或用于在所述等离子体区域中产生磁场的磁场产生系统。
10.一种用于图案化固体样品(5)的方法，包括以下步骤：
-将固体样品(5)放在用于等离子处理的装置的接地样品架(12)上，
-在所述接地样品架(12)和所述用于等离子体处理的装置的等离子体区域之间放置掩模(4)，所述掩模(4)具有第一面(45)、第二面(46)和从所述第一面穿过所述掩模延伸到所述第二面的至少一个掩模开口(40、43、44)，所述第一面(45)朝向所述等离子体区域，所述第二面(46)朝向要处理的所述固体样品(5)的表面(51)；
-在所述用于等离子体处理的装置的所述等离子体区域中注入输入气体(2)；
-施加适合于激发所述输入气体(2)并在所述等离子体区域中产生等离子体(20)的能量；以及
-向所述掩模(4)施加非零直流偏置电压，将所述掩模(4)放置在距所述固体样品(5)小于阈值距离的距离(D2)处，以防止在所述掩模(4)和所述固体样品(5)之间产生等离子体，并且所述掩模开口(40、43、44)的尺寸和形状被确定为以便通过从所述等离子体(20)中选择离子并将其聚集在所述固体样品(5)的所述表面(51)上来产生空间选择性的图案化处理。
11.根据权利要求10所述的方法，其中，所述输入气体和直流偏置电压被选择为以便在所述固体样品(5)的所述表面(51)上分别产生图案化层沉积、图案化蚀刻、图案化离子轰击、图案化掺杂、图案化清洁、图案化致密化和/或图案化表面功能化。
12.根据权利要求10或11所述的方法，其中，所述直流偏置电压在一个处理步骤期间为正，并且，相应地，在另一处理步骤期间为负。
13.根据权利要求10至12中任一项所述的方法，其中，所述直流偏置电压的幅度被调节，以便产生具有确定的尺寸和/或轮廓的空间选择性图案化特征。
14.根据权利要求10至13中任一项所述的方法，其中，调节所述掩模(4)与所述固体样品(5)的所述表面(51)之间的所述距离(D2)，以产生具有确定的尺寸和/或轮廓的图案化特征。
15.根据权利要求10至14中任一项所述的方法，其中，所述掩模(4)包括第一导电部分(41)、与所述第一导电部分(41)电隔离的第二导电部分(42)，所述第一导电部分(41)包括第一类型掩模开口(43)，所述第二导电部分(42)包括第二类型掩模开口(44)，所述方法包括以下步骤：
-将第一输入气体注入所述等离子体区域，将第一直流偏置电压施加到所述第一导电部分(41)，并且将第二直流偏置电压施加到所述第二导电部分(42)，以通过经由所述第一类型掩模开口(43)从所述等离子体选择并聚集第一类型离子在所述固体样品(5)的所述表面(51)上产生第一类型图案化处理；
-将另一种输入气体注入所述等离子体区域，将第三直流偏置电压施加到所述第一导电部分(41)，将第四直流偏置电压施加到所述第二导电部分(42)，以通过经由所述第二种类型掩模开口(44)从所述等离子体中选择并聚集另一种类型的离子在所述固体样品(5)的所述表面(51)上产生第二类型图案化处理。
16.根据权利要求1至9中任一项所述的装置和/或根据权利要求10至15中任一项所述的方法在制造太阳能电池、半导体设备或光电设备中的用途。
用于图案化处理的装置和方法
技术领域
[0001] 本发明涉及用于图案化处理的装置和方法。
[0002] 更精确地，本发明涉及用于以毫米或亚毫米的空间分辨率对固体样品表面进行图案化的系统和方法。
背景技术
[0005] 许多文献描述了用于制造结合有图案化薄膜的设备(例如太阳能电池设备)的装置和方法。
[0007] 在微电子学中，图案化步骤通常基于光刻法，以产生具有亚微米级空间分辨率和非常高的纵横比(aspect ratio)(高达约1/100)的图案化薄膜。然而，光刻法需要附加的材料来沉积和去除光致抗蚀剂掩模层、处理步骤和昂贵的工具，例如步进式机器(stepper)，并且因此导致大的制造成本。可以使用低得多的分辨率的技术，但是这些技术也涉及多个掩模和蚀刻步骤。例如，专利文献US 2015/0325410A1描述了一种蚀刻装置，该蚀刻装置包括等离子体室、基板架(holder)和具有孔的引出板，离子束通过该孔被朝向基板架导引。
[0008] 放置成与基板的表面接触的接地掩模已用于在单个步骤中获得图案化沉积。然而，所获得的图案化特征精度直接与掩模厚度相关，并且因此与掩模机械稳定性成反比。另外，该接地掩模和该表面之间的任何间隔都将导致图案化沉积的特征扩散。而且，掩模与表面之间的接触产生对该表面的污染和/或损坏。
[0009] 激光烧蚀也可以用于在薄膜堆叠中形成孔而不涉及掩模。但是，激光加工也很昂贵。
[0011] 高效(>20％)太阳能电池使用点接触。效率最高的工业c-Si电池使用叉指式背接触(IBC)构造。然而，这种设计的实现成本很高，涉及许多处理步骤，例如用于形成用于点接触的电介质开口的激光烧蚀或用于形成IBC接触的光刻。虽然如此，如R.Swanson等人所述(第33届IEEE PVSC会议论文集(proceeding)，美国加利福尼亚州圣地亚哥，2008年)，IBC设计和点接触目前已在工业中使用。
[0012] 另一种工业高效设计(HIT技术)使用通过PECVD沉积的薄的本征非晶氢化硅(a-Si：H)层作为钝化层。HIT钝化有利地在低温(小于约250℃)下实现，从而减少了处理的热预算，并导致晶片表面的非常好的钝化性能。
[0013] 松下(Masuko等人，IEEE光电学报(IEEE Journal of Photovoltaics)4(2014)1433-1435)最近展示了一种使用大面积HIT钝化的IBC太阳能电池设计。然而，在IBC构造中使用薄的本征a-Si：H钝化层涉及随后的使用光刻的掺杂层的图案化步骤，从而降低了低温HIT钝化的成本效益。
发明内容
[0016] 本发明的另一个目的是提供一种用于在IBC太阳能电池中形成叉指式接触和/或用于在太阳能电池中形成用于点接触的电介质开口的替代装置和方法。
[0017] 本发明的另一个目的是提供一种用于图案化电子或光电设备的系统和方法，例如用于形成图案化的层或图案化的表面，而无需直接在该设备的表面上或与该设备的表面接触地施加掩模。
[0018] 本发明的另一个目的是提供一种完全集成的方法和装置，该方法和装置使得能够进行不同沉积和/或蚀刻步骤，用于在相同的基板上以及在相同的处理流程中和/或在相同的处理工具室中形成各种图案化和非图案化的特征，以防止表面损坏、污染并避免附加的与工具相关的资本成本。
[0019] 根据本发明，通过提供一种用于图案化处理的装置来实现上述目的，该装置包括输入气体源、适合于激发输入气体并用于在等离子体区域中产生等离子体的能量源以及被构造用于接收固体样品的接地样品架。
[0020] 根据本发明，该装置包括：布置在等离子体区域和接地样品架之间的掩模，该掩模具有朝向等离子体区域的第一面和朝向要处理的固体样品的表面的第二面，该掩模包括从第一面到第二面延伸穿过掩模的至少一个掩模开口；以及电源，该电源适于将直流非零(non-null)偏置电压施加到掩模，掩模被放置在从固体样品表面小于阈值距离的距离处以防止在掩模和固体样品之间产生等离子体，并且所述掩模开口的尺寸和形状被确定以通过从等离子体选择离子并将其聚集(focus)在固体样品的表面上来产生空间选择性的图案化处理。
[0021] 使用DC偏置掩模的优势在于，可以使用施加到掩模的DC偏置电压来限制甚至调节图案化特征扩散。结果，图案化特征具有比对应的掩模开口更小的空间尺寸。
[0022] 根据本发明的特定方面，掩模开口具有沿平行于掩模的第二面的第一方向截取的亚毫米至毫米范围内的开口宽度，掩模开口具有在横向于掩模的第二面截取的另一方向的开口高度，从而限定开口高度在开口宽度上的纵横比，并且该纵横比大于1。
[0023] 根据特定并且有利的实施例，掩模开口具有圆锥形或圆柱形形状或被选择为在基板的表面上产生具有确定的空间轮廓的图案的形状。
[0024] 根据另一个特定方面，掩模包括以一维或二维周期性阵列布置的多个掩模开口。
[0025] 根据一个实施例，掩模由导电材料制成，并且掩模与固体样品的表面以非零距离放置。
[0027] 根据另一特定并且有利的实施例，掩模包括第一导电部分、与第一导电部分电隔离的第二导电部分，第一导电部分包括第一类型掩模开口，并且第二导电部分包括第二类型掩模开口，电源适于将第一直流偏置电压施加到第一导电部分，并且电源适于将第二直流偏置电压施加到第二导电部分。
[0028] 优选地，在该最后的实施例中，第一直流偏置电压和第二直流偏置电压在同一时刻(instant)具有相反的极性。
[0029] 在特定实施例中，掩模还包括将第一导电部分机械地连接到第二导电部分的电绝缘部分。
[0030] 根据特定实施例，掩模安装在平移(translation)或旋转台上。
[0031] 根据不同的实施例，能量源包括连接到平行于样品架布置并被构造为产生电容耦合等离子体的平面电极的另一电源，或连接到被布置为产生电感耦合等离子体的线圈电极、通过波导耦合到等离子体产生室并被布置为产生微波等离子体的微波天线和/或用于在等离子体区域中产生磁场的磁场产生系统的另一电源。
[0032] 在一些应用中，相对于支撑待处理样品的接地样品架，将正DC偏置电压施加至掩模。另外，施加到掩模上的DC偏置电压还可以用于增强在通过等离子体获得的图案化处理之后的掩模的清洁，例如在将正DC偏置电压用于通过等离子体获得的图案化处理之后相对于接地电极使用负DC偏置电压。
[0033] 在其他应用中，将负DC偏置电压施加到掩模上，用于通过等离子体获得的图案化处理。在这种情况下，在通过等离子体获得的图案化处理之后，可以使用正DC偏置电压来清洁掩模。
[0034] 本发明还涉及一种用于对固体样品进行图案化的方法，该方法包括以下步骤：
[0035] -将固体样品放置在用于等离子处理的装置的接地样品架上，
[0036] -在接地样品架和用于等离子体处理的装置的等离子体区域之间放置掩模，该掩模具有第一面、第二面和从第一面到第二面延伸穿过掩模的至少一个掩模开口，第一面朝向等离子体区域，第二面朝向要处理的固体样品的表面；
[0037] -在用于等离子体处理的装置的等离子体区域中注入输入气体；
[0038] -施加适合于激发输入气体并在等离子体区域中产生等离子体的能量；以及[0039] -向掩模施加非零直流偏置电压，掩模放置在从固体样品小于阈值距离的距离处以防止在掩模和固体样品之间产生等离子体，并且所述掩模开口的尺寸和形状被确定以通过从等离子体中选择离子并将离子聚集在固体样品的表面上来产生空间选择性的图案化处理。
[0040] 根据该方法的各个方面，选择输入气体和直流偏置电压，以便在固体样品的表面上分别产生图案化层沉积、图案化蚀刻、图案化离子轰击、图案化掺杂、图案化清洁、图案化致密化和/或图案化表面功能化。
[0041] 在特定实施例中，直流偏置电压在一个处理步骤期间为正，而在另一处理步骤期间分别为负。
[0042] 优选地，调节直流偏置电压的振幅，以产生具有确定的尺寸和/或轮廓的空间选择性图案化特征。
[0043] 还优选地，调节掩模与固体样品的表面之间的距离，以产生具有确定的尺寸和/或轮廓的图案化特征。
[0044] 根据特定实施例，掩模包括第一导电部分、与第一导电部分电隔离的第二导电部分，第一导电部分包括第一类型掩模开口，第二导电部分包括第二类型掩模开口，该方法包括以下步骤：
[0045] -将第一输入气体注入等离子体区域，将第一直流偏置电压施加到第一导电部分，并且将第二直流偏置电压施加到第二导电部分，以便通过第一类型掩模开口通过从等离子体选择并聚集第一类型离子在固体样品的表面上产生第一类型图案化处理；
[0046] -将另一种输入气体注入等离子体区域，将第三直流偏置电压施加到第一导电部分，并且将第四直流偏置电压施加到第二导电部分，以便通过第二类型掩模开口通过从等离子体选择并聚集另一类型离子在固体样品的表面上产生第二类型图案化处理。
[0047] 因此，该装置和方法使得能够在基板的表面上在限定由掩模开口限定的并且优选地具有比掩模开口小的空间延伸的图案的区域上执行通过等离子体获得的图案化处理，以便在基板的表面上形成图案。
[0048] 在特定应用中，本公开使得能够使用等离子体增强的化学气相沉积在空间上选择性地沉积图案化层。优选地，这在DC偏置掩模与被处理的表面之间没有接触的情况下实现。取决于等离子体条件，特别是取决于输入气体的化学成分，本发明还使得能够使用等离子体增强化学气相蚀刻，优选地不接触基板表面，对基板表面进行空间选择性蚀刻，从而形成具有开口的图案化表面。在组合的DC偏置电压和合适的化学性质的其他条件下，本公开使得能够进行通过等离子体获得的空间选择性表面修改，例如图案化的表面纹理化(texturing)、表面清洁和/或表面功能化。本公开还使得能够通过离子轰击进行空间选择性掺杂。换言之，本发明实现了具有毫米或亚毫米空间分辨率的掩模操作，而无需在基板的表面上施加光致抗蚀剂掩模层。
[0049] 此外，可以通过在不同处理步骤之间实时改变掩模配置和/或DC偏置电压来实现多个图案。以此方式，通过从等离子体区域与样品表面之间的区域去除掩模，可以在同一等离子体反应器室中进行一致的(uniform)无掩模沉积、蚀刻或清洁处理，因此等离子体处理不受掩模的限制，而是一致地在固体样品表面上延伸。
[0050] 本发明还涉及根据本文公开的任何实施例的用于图案化处理的装置和/或根据本文公开的任何实施例的方法在制造太阳能电池、半导体设备或光电设备中的使用。
[0052] 给出该描述仅出于非限制性的说明性目的，并且当参考附图时将被更好地理解，其中：
[0053] -图1示意性地示出了根据本发明实施例的用于图案化处理的装置的横截面；
[0054] -图2示意性地示出了根据特定实施例的用于图案化处理的电容性耦合装置的横截面；
[0055] -图3示出了使用图1或2所示的用于通过掩模进行图案化处理的装置所获得的图案化特征横截面轮廓的实验结果，该掩模被正向DC偏置(连接圆点的曲线)，以及，分别地，相同掩模被接地(连接方形点的曲线)；
[0056] -图4示意性地示出了根据特定实施例的包括两个金属部件的掩模的俯视图。
具体实施方式
[0057] 本发明涉及一种用于通过等离子体获得的图案化处理的技术，特别是以降低的制造成本并且优选地不接触所述表面的方式在基板、薄膜或薄膜堆叠的表面上沉积和/或蚀刻图案化特征的技术。
[0058] 设备和处理
[0059] 通用等离子体处理装置
[0060] 图1示意性地示出了根据本发明的用于图案化处理的装置。
[0061] 该装置包括用于注入输入气体2的气体进料组件(未示出)和适于通过在等离子体区域中激发输入气体2来产生等离子体20的能量源(未示出)。
[0062] 气体进料组件包括例如气体注入管线，该气体注入管线连接到一个或多个气体源，用于在等离子体区域中注入输入气体或气体混合物。
[0064] 在本公开内，能量源可以选自电能量源和/或磁能量源。电能量源可以是射频或微波类型的。无论等离子体产生的方式是什么，我们考虑在等离子体区域中产生等离子体20。
[0065] 例如，能量源包括连接在两个平面且平行的电极之间并且被构造为在位于所述电极之间的等离子体区域中产生电容耦合等离子体(或CCP)的电源。在替代实施例中，能量源包括连接到线圈电极的电源，该线圈电极被布置为产生电感耦合等离子体(或ICP)。电容耦合或电感耦合等离子体产生装置可以进一步包括用于在等离子体区域中产生附加磁场的磁场产生系统。
[0066] 在另一替代实施例中，能量源包括微波天线，该微波天线经由波导耦合至等离子体产生区域并且适于产生微波等离子体。
[0067] 图1所示的装置包括接地样品架22。样品架22具有例如被布置为接收样品5的平坦表面。样品架22可以形成等离子体产生装置的接地电极。
[0068] 将固体样品5放置在接地样品架22上。固体样品5具有第一表面51和第二表面52。更确切地说，固体样品5的第二表面52与接地样品架22接触。基板5的第一表面51朝向等离子体区域。固体样品5例如是诸如单晶或多晶硅的半导体或玻璃基板。例如，固体样品5是平面且平行的基板，例如硅晶片。基板5的表面51可以是平坦的，或者可以是图案化的表面。固体样品5可以在第一表面51和/或第二表面52上包括薄膜堆叠。第一表面51在本文中是要处理的表面。第一表面51优选地放置在根据正交坐标系(XYZ)的XY平面中。
[0069] 图1所示的装置还包括放置在等离子体区域和样品架22之间的直流(DC)偏置掩模4。优选地，掩模4具有大体平面的几何形状并且放置在XY平面中。更精确地，掩模4具有朝向等离子体区域的第一面45和朝向样品架22的第二面46。第一面45和第二面46优选地放置在XY平面中。掩模4包括从第一面45延伸到第二面46的至少一个掩模开口40。在图1所示的示例中，掩模4包括多个掩模开口40或通孔。掩模4包括在掩模开口40之间的平坦部分。在变型中，掩模4可以包括单个掩模开口40。
[0070] 掩模开口40可以具有沿X轴的横截面轮廓并且以相似的轮廓沿Y轴延伸，以产生在样品的表面上沿Y轴纵向延伸的一维图案。
[0071] 替代地，掩模开口可以沿着X轴和Y轴具有二维横截面轮廓。例如，掩模开口可以沿Y轴具有与图1所示的轮廓类似的轮廓，用于在固体样品5的表面51上产生在X和Y方向上都受限的图案。
[0072] 例如，掩模开口40具有沿X轴的宽度W和沿Z轴的高度H。掩模开口的高度H通常等于掩模厚度。通常，沿X轴的宽度W在0.1mm和5mm之间，并且优选地在0.5mm和2mm之间。掩模开口具有纵横比(高比宽，H/W)。该纵横比大于1，并且优选地大于2。例如，开口40具有矩形形状，其宽度W为0.5mm，高度H为2mm，因此纵横比为4。Y轴上的开口的尺寸大于或等于X轴上的开口。
[0073] 优选地，掩模由导电材料制成。DC电源16向掩模4施加DC偏置电压V[4]。
[0074] 能量源和输入气体被用于在位于掩模4的第一面45侧的等离子体区域中产生等离子体20。
[0075] 掩模4放置在距要处理的样品5的表面15的距离D2处。距离D2小于阈值距离，以防止在掩模4的第二面46和样品表面51之间产生等离子体。例如，距离D2被设置在0.1mm至2.0mm之间，并且DC偏置电压小于100V或200V，以在选定的压力P为约1Torr，通常在0.1Torr和10Torr之间的情况下，避免掩模4和样品5的表面51之间的等离子体点火(ignition)。因此，在掩模的一侧上产生单个等离子体区域20。
[0076] 使用适当的DC偏置电压，掩模开口40允许在固体样品5的第一表面51上进行图案化处理。
[0077] 更精确地，掩模4根据DC偏置电压和极性对等离子体的激发或电离种类执行选择操作。等离子体包括自由基、正离子和负离子。具有与DC偏置相同极性的离子的一部分(对于以正DC偏置电压偏置的掩模的情况而言的正电荷离子)穿过掩模开口40，并被DC偏置聚集在样品5的表面51上。另一极性的离子几乎会被偏置的掩模完全收集。换言之，具有DC偏置的掩模开口形成静电透镜，该静电透镜选择性地聚集与DC偏置电压相同极性的离子。相反，具有与DC偏置电压相反极性的离子被掩模吸引并且不穿过掩模开口。而且，中性自由基丢失到掩模开口的壁上。掩模开口的相当高的纵横比对于确保自由基由于其随机运动以及随后与掩模的侧壁的反应而被掩模的壁有效地清除是重要的。因此，DC偏置掩模使得能够使用通过掩模开口聚集的离子对样品表面进行图案化处理。结果，形成在样品表面51上的图案化特征的宽度小于掩模开口的宽度W。
[0078] 有利地，控制和调节施加在掩模4上的DC偏置电压，以影响固体样品5上的图案化处理的轮廓。更精确地，DC偏置电压越高，图案化处理越窄。因此，如果从处理开始就施加较大的电压，则图案化特征的宽度将比掩模开口的宽度更窄。
[0079] 在特定应用中，沉积前驱物气体被用于在等离子体区域中产生沉积等离子体，并且正DC偏置电压V[4]被施加至掩模，以在样品的表面51上获得图案化特征25的窄的沉积。在一个示例中，等离子体用于在由单晶晶片组成的基板5上获得非晶硅图案化特征25的图案化沉积。
[0080] 替代地，将负DC偏置电压施加到掩模以选择另一类型的离子。
[0081] 在另一应用中，另一种前驱物气体被用于产生蚀刻等离子体。
[0082] 在又一应用中，另一种前驱物气体被用于通过DC偏置掩模产生离子轰击。
[0083] CCP等离子体反应器的实施例
[0084] 现在，将更详细地描述基于CCP类型等离子体产生系统的等离子体处理装置的特定实施例。
[0085] 图2示意性地示出了包括等离子体反应器室或真空室10的用于图案化处理的装置。
[0086] 更具体地，考虑射频(RF)电容耦合等离子体反应器的典型情况。RF-CCP系统包括电极组件，该电极组件包括布置在真空室10中的第一电极11和第二电极12。第一电极11和第二电极12是平坦的，并放置在沿着根据正交坐标系(XYZ)的X和Y方向延伸的平行平面中。在该实施例中，第二电极12形成样品架。
[0087] 真空室10流体地连接到气体注入管线，用于将输入气体2或气体混合物注入到真空室中。泵送系统(未示出)连接到真空室，用于保持真空室内的真空或低压并去除残留气体。压力传感器、流量计和控制设备通常设置在气体注入管线上、在真空室中和/或在泵送系统上，以便在等离子体处理期间控制真空室内部的压力和流速。气体注入系统(在图2中未示出)被构造成使得输入气体填充第一电极和第二电极之间的电极间体积。
[0088] 作为操作条件的示例，输入气体是在0.1和10Torr之间的压力下的沉积前驱物气体(例如SiH4)或蚀刻前驱物气体(例如SF6)和可能的第二缓冲气体(例如H2)的混合物。固体样品的温度小于400℃，优选地小于300℃。
[0089] 在所示的示例中，第二电极12接地。交流(AC)电源13相对于接地电极12向第一电极11施加AC电压V[1]。施加的AC电压V[1]优选地在射频(RF)范围内(从500kHz到100MHz)。根据本公开的一个方面，射频电源被构造为产生施加到第一电极11的RF电压，其中，RF电压随时间恒定或者包括在500kHz和100MHz之间的范围内的单个基频或者包括在500kHz和
100MHz之间的基频的多个谐波，其中，选择多个谐波的各自幅度和相位以产生具有幅度不对称性(例如类似于一系列的峰或谷)或具有斜率不对称性(例如类似于锯齿电压波形)的波形的电压差。例如，施加到第一电极11的RF电压的幅度在200V和800V之间。
100MHz之间的基频的多个谐波，其中，选择多个谐波的各自幅度和相位以产生具有幅度不对称性(例如类似于一系列的峰或谷)或具有斜率不对称性(例如类似于锯齿电压波形)的波形的电压差。例如，施加到第一电极11的RF电压的幅度在200V和800V之间。
[0090] 第二电极12形成接地样品架。固体样品5被放置在接地的第二电极12上。固体样品5具有第一表面51和第二表面52。更精确地，固体样品5的第二表面52与接地的第二电极12接触。基板5的第一表面51朝向第一电极11。固体样品5例如是诸如单晶或多晶硅晶片的半导体或玻璃基板。例如，固体样品5是平面且平行的基板，例如硅晶片。基板5的表面51可以是平坦的，或者可以是图案化的表面。固体样品5可以在第一表面51和/或第二表面52上包括薄膜堆叠。第一表面51在本文中是要处理的表面。
[0091] 本公开的系统和方法执行例如PECVD沉积和/或蚀刻或另一图案化表面修改的等离子体处理的掩模化。掩模化优选地是非接触的。
[0092] 这是通过使用放置在希望在其上进行图案化修改(例如图案化沉积、图案化蚀刻或图案化表面修改)的第一表面51前面的直流(DC)偏置掩模4来实现的。
[0093] 在图2的实施例中，掩模4被布置成与固体样品5和第一电极11在空间上分离。优选地，掩模4具有大体上平面的几何形状并且被放置在平行于第一电极11和第二电极12的XY平面中。更精确地，掩模4具有朝向等离子体区域的第一面45和朝向样品架22的第二面46。掩模4的第一面45放置在距第一电极11的第一距离D1处，并且第二面46放置在距第二电极
12的第二距离D2处。例如，D1介于5mm和50mm之间，D2介于0.1mm和2mm之间。掩模厚度为
0.5mm至约10mm。
12的第二距离D2处。例如，D1介于5mm和50mm之间，D2介于0.1mm和2mm之间。掩模厚度为
0.5mm至约10mm。
[0094] 在图2的剖视图所示的示例中，掩模4包括平坦部分和多个掩模开口40。在一种变型中，掩模4可以包括单个掩模开口。
[0095] 掩模开口40可以具有沿X轴的横截面轮廓并且以相似的轮廓沿Y轴延伸，以产生在样品表面上沿Y轴纵向延伸的一维图案。
[0096] 替代地，掩模开口可以具有沿着X轴和Y轴的二维横截面轮廓。例如，掩模开口可以沿Y轴具有与图2所示的轮廓类似的轮廓，以在固体样品5的表面51上产生在X和Y方向上都受限的图案。
[0098] 掩模开口可以具有从圆柱形状、圆锥形状、部分球形形状中选择的3D形状或被选择以在基板的表面上产生具有确定的空间轮廓的图案的形状。取决于要在第一表面51上形成的图案，掩模开口可以在XY平面中具有二维横截面形状，该二维横截面形状选自诸如正方形、矩形、梯形的多边形形状，圆形或椭圆形，或非几何形状。同一掩模4的不同掩模开口40可以具有相同的形状和尺寸。作为替代，同一掩模4的不同掩模开口40可以在形状和/或尺寸上变化。根据一个特定和有利的方面，掩模4包括以一维或二维周期性阵列布置的多个掩模开口40。
[0099] 作为示例，掩模开口40具有在XY平面中具有矩形横截面以及平行于Z轴的轴的圆柱形状。掩模开口40具有沿着X轴的宽度W和沿着Z轴的高度H，从而确定高度与宽度或H/W的纵横比大于1并且优选地大于2。通常，宽度W在0.1mm和5mm之间，优选地在0.5mm和2mm之间，例如宽度W为0.5mm，高度H为2mm，从而定义纵横比为4。
[0100] AC电源13相对于第二接地电极12向第一电极11施加AC电压V[1]，从而在第一电极11与第二电极12之间的等离子体区域中产生电容耦合等离子体20。DC电源16向掩模4施加DC偏置电压V[4]。DC偏置掩模被布置在等离子体20与第二电极12之间。DC偏置电压保持在小于200V或小于100V的足够低的数量级，使得由于猝灭(quenching)效应在掩模4和固体样品5之间不会产生等离子体。例如，距离D2被设置在0.1mm和2.0mm之间，并且DC偏置电压在
10V和100V之间，以避免在掩模4与样品5的表面51之间产生等离子体。压力P通常在0.1Torr至10Torr之间选择，优选地在约1Torr。因此，在真空室10中产生单个等离子体区域，等离子体20在掩模4的第一面45和第一电极11之间延伸。
10V和100V之间，以避免在掩模4与样品5的表面51之间产生等离子体。压力P通常在0.1Torr至10Torr之间选择，优选地在约1Torr。因此，在真空室10中产生单个等离子体区域，等离子体20在掩模4的第一面45和第一电极11之间延伸。
[0101] 使用适当的非零DC偏置电压，掩模开口40允许在固体样品5的第一表面51上进行图案化处理。更精确地，掩模开口40的尺寸被确定并设置在距固体样品的第一表面51的距离D2处，以使得与用阴影(shadow)掩模获得的相比能够在第一表面51上进行等离子体处理的更受控制的和更窄的图案化。掩模开口40和施加到掩模的DC电压确定样品的表面51上的在其上发生图案化处理的区域。相反，掩模的平坦部分防止在从掩模开口侧向偏移的区域中发生表面处理。概述地说，等离子体20本身不穿过掩模开口。此外，仅某些种类的等离子体穿过掩模开口。更精确地，只有一些离子穿过掩模并在穿过掩模开口时被DC偏置聚集，而自由基则丢失到掩模的壁上。实际上，与直流偏置电压相比极性相反的离子被掩模吸引并屏蔽。只有与DC偏置电压具有相同极性的离子会通过掩模开口并由于静电透镜效应被聚集。为了获得这些组合效果，掩模开口的纵横比是确保自由基被掩模开口的壁有效地“真空清洁”的重要参数。结果，该装置使得能够在固体样品5的表面51上处理空间选择性图案化特征25。要处理的表面51优选地与掩模开口相距较小的距离D2，以避免离子扩散。
[0102] 在应用实例中，该装置无需使用光致抗蚀剂掩模层就可以将图案化特征25直接沉积在固体样品的表面51上。
[0103] 有利地，控制和调节施加在掩模4上的DC偏置电压，以影响固体样品5上的图案化沉积物25的轮廓。特别地，将正DC偏置电压V[4]施加到掩模上以获得窄的沉积。如上所述，DC偏置电压越高，图案化特征25的沉积越窄。因此，如果从沉积开始施加较大的电压，则沉积线25的宽度将更窄。例如，将直流偏置电压设置在10V和100V之间，并使用1Torr的压力在单晶晶片上沉积非晶硅。
[0104] 可选地，输入气体混合物包括沉积气体和掺杂气体，以沉积掺杂的图案化特征。
[0105] 图2的系统可被用于使用适当的沉积前驱物气体的在一个或多个图案化区域上的等离子体增强化学气相沉积(PECVD)。在图2的示例中，图案化沉积特征25相对于非沉积区域的相对比例适于用于点接触沉积。因此，图案化沉积直接在单个步骤中执行。
[0106] 通过改变气体化学性质，图1或图2的装置还可以用于使用适当的输入气体和施加到掩模上的适当DC偏置电压对表面或薄膜上的图案化区域进行等离子体辅助蚀刻。因此，可以通过施加空间分辨的等离子体蚀刻以在样品5的表面51上的电介质层中形成开口来获得图案化的设备。该图案化的结构可以通过两个步骤来实现：步骤1，均匀沉积电介质层；以及步骤2，DC偏置掩模蚀刻，以产生空间分辨的等离子体蚀刻。任选地，这两个步骤在相同的处理流程中和/或在单个反应器室中进行。
[0107] 通过等离子体获得的图案化蚀刻可用于在另一沉积和/或蚀刻步骤之前选择性地清洁某些区域上的表面。
[0108] DC偏置掩模允许在预定区域中沉积或蚀刻薄膜，从而在不使用光致抗蚀剂掩模层的情况下实现掩模操作。通过该技术获得的图案化层的关键(critical)尺寸和特征大小在亚毫米范围(从一微米到几百微米)内，并且与制造叉指式背接触(IBC)太阳能电池或用于太阳能电池或点接触开口所需的那些一致。
[0109] 通过使用与施加到掩模上的适当DC偏置电压组合的适当输入气体，该装置还可用于物理气相沉积(PVD)或用于离子注入。在这些系统中，也使用等离子体。例如，在PVD中，在固体目标与形成基板架的接地电极之间产生等离子体。与如上所述类似地，将DC偏置掩模插入等离子体区域和接地电极之间，以使得能够进行具有与针对PECVD公开的相同效果的图案化处理。
[0110] 在另一应用中，从输入气体产生等离子体，并且将非零DC偏置电压施加到掩模，以产生对基板的表面51的图案化离子轰击。该特定处理可用于通过离子注入进行掺杂。
[0111] 优选地，DC偏置掩模避免在图案化等离子体处理下接触表面。在一个实施例中，掩模由导电材料制成，并且距离D2为非零并且小于确定的阈值，以防止在DC偏置掩模4和接地电极12之间产生等离子体。在该实施例的变型中，可以调节掩模4和固体样品5之间的距离D2，以获得对固体样品上的图案化沉积的轮廓的进一步控制。在该实施例中，掩模例如由不锈钢或铝或任何其他金属或金属合金制成。
[0112] 在替代实施例中，掩模4包括在其朝向接地电极12的第二面46上的绝缘覆盖层，以及在其第一面45和/或掩模开口40的侧壁上的导电部分。在这种情况下，当掩模4相对于接地电极12和固体样品5处于非零DC偏置电压时，掩模的绝缘覆盖层可以与固体样品5的第一表面51接触。
[0113] 图3示出了相对于一个掩模开口40使用参考图2详细描述的系统获得的实验结果。更精确地，图2示出了对于接地掩模以及分别地对于正DC偏置掩模沿着X轴的沉积材料的归一化厚度TH的测量。沉积的材料可以是非晶硅，替代地可以是纳米晶硅。掩模开口40的宽度W用虚线表示。在本示例中，宽度W为大约1mm。纵横比H/W为4。连接方形圆点的曲线表示当掩模接地(V[4]＝0伏)时沉积材料(在示例中为非晶硅)的厚度。分别地，连接圆点的曲线表示相对于接地电极12使用正DC偏置掩模(V[4]>0伏)的沉积材料的厚度。以接地掩模沉积的材料的归一化厚度TH的半峰全宽(FWHM)由于扩散而大于掩模开口的宽度W。相反，以正DC偏置掩模沉积的材料的归一化厚度TH的半峰全宽(FWHM)约为400微米，并且因此比掩模开口的宽度W窄得多。可以看出，使用正DC偏置掩模的沉积材料的轮廓要比使用接地掩模(V[4]＝0伏)沉积的沉积材料窄，甚至比掩模开口宽度W还要窄。实际上，在正DC偏置掩模的情况中，掩模开口40用作将正离子聚集在掩模开口40的中心部分的静电透镜。结果，当使用正DC偏置掩模时图案化沉积层25的宽度窄于掩模开口40的宽度W。
[0114] 正DC偏置可以用于沉积或蚀刻。气体化学性质决定了沉积或蚀刻效果。
[0115] 在另一应用中，将负DC偏置电压施加至掩模，这导致使离开掩模开口的正离子散焦(defocusing)。这可以提供当考虑到多步处理时的应用，并且必须将处理区域的宽度修改为小于或大于开口40的宽度。
[0116] 这种等离子体产生装置构造使得能够例如局部沉积图案化层25。图案化特征沿着X轴的侧向(lateral)尺寸主要由掩模开口40的宽度W、纵横比HW和DC偏置电压的组合来确定。
[0117] 掩模开口40的形状和尺寸确定沿着另一横向(transverse)方向Y的图案化特征的形状和尺寸。如果掩模开口呈现出沿Z轴的旋转对称性，则掩模开口用作球形静电透镜，并且产生具有旋转对称性的图案化特征。相反，如果掩模开口具有细长的狭缝形状，沿X轴的宽度W小于1mm，而沿Y轴的长度L大于几毫米，则掩模开口用作圆柱形静电透镜，并且产生具有细长形状的图案化特征，该细长形状沿着X轴小于掩模开口40的宽度W。
[0118] 因此，使用DC偏置掩模限制了加工狭窄的掩模开口的需要。因此，与微米尺寸的掩模开口相比，亚毫米尺寸的毫米的掩模开口更容易加工。此外，掩模厚度优选地高于1毫米，从而确保用于掩模4的更高机械强度。
[0119] 在固体样品5的表面51上沉积材料的过程中，掩模也可能被沉积的材料覆盖。结果，掩模开口可能被堵塞。从样品架中去除加工样品，可以使用清洁等离子体化学剂(例如使用NF3等离子体)清洁掩模。有利的是，可以将负DC偏置电压施加到掩模上，以使掩模的清洁更加有效。实际上，在这种情况下，正离子被掩模吸引，因此提高了清洁率。
[0120] 本公开在用于叉指背触(IBC)光伏电池的叉指接触的沉积中以及在用于点接触的太阳能电池中的电介质开口中找到最合适的应用。
[0121] 如上所述，掩模4可以由单个导电部分形成。例如，将掩模开口40加工成块状金属板上的通孔或狭缝。替代地，掩模4包括彼此附接的部分的组件(例如参见图4)。在变型替代方案中，掩模4包括几个部分，其中至少一个部分相对于其他部分可移动。
[0122] 图4示出了掩模的另一示例的俯视图。掩模4在此包括第一金属部分41和第二金属部分42。第一金属部分41例如通过绝缘体48与第二金属部分42电隔离。第一金属部分41、绝缘体48和第二金属彼此连接。在所示的示例中，第一金属部分41和第二金属部分42具有互补的形状，例如两个叉指式梳子。第一金属部分41围绕多个第一掩模开口43。类似地，第二金属部分42围绕多个第二掩模开口44。第一DC偏置电压被施加到第一金属部分41。第二DC偏置电压被施加到第二金属部分42上。因此，可以将第一金属部分41和第二金属部分42置于不同的电压。优选地，一次一个施加第一非零DC偏置电压和第二非零DC偏置电压。有利地，第一DC偏置电压的符号与第二DC偏置电压的符号相反。第一和第二DC偏置电压的相应符号可以根据连续的处理步骤而反转。
[0123] 例如，将第一正DC偏置电压(V[41]>0伏)施加到第一导电部分41，而将第二负DC偏置电压(V[42]<0伏)施加到第二导电部分42。以此方式，在第一掩模开口43的前面分别形成了沉积材料、蚀刻材料或离子轰击材料的窄轮廓，而在第二掩模开口44的前面则降低了加工速率甚至使加工速率无效。例如，在上述DC偏置电压条件中使用适当的输入气体混合物(例如，二氢(H2)、硅烷(SiH4)和磷化氢(PH3)的混合物)通过第一掩模开口43沉积n型掺杂半导体材料。
[0124] 然后，将偏置电压的极性反转，将负DC偏置电压(V[41]<0伏)施加到第一导电部分41，而将正DC偏置电压(V[42]>0伏)施加到第二导电部分42上。切换输入气体，以从由例如二氢(H2)、硅烷(SiH4)和乙硼烷(B2H6)组成的气体混合物中沉积另一图案化层(在该示例中理想地为p掺杂层)。以此方式，通过共同适应DC偏置电压极性和等离子体化学性，通过第二掩模开口44沉积p型掺杂半导体材料，同时使在第一掩模开口43前面的沉积速率无效。
[0125] 图4的示例中的掩模适用于形成与第一掩模开口相对应的n型图案化层以及与第二掩模开口44相对应的p型图案化层的应用，例如用于在单一处理流程中和在同一等离子体反应器中产生叉指式接触。
[0126] 使用图4所示的掩模结构和上述两步过程，由于掩模本身的设计，IBC结构的叉指式n型和p型指被沉积并自对准。
[0127] 通过去除掩模4，还可以在图案化的处理步骤之间以及在同一处理室中产生均匀的等离子体处理。因此，DC偏置掩模和处理条件使得能够在顺序的处理步骤中沉积多个图案化和/或非图案化层。
[0128] 在性能方面，使用DC偏置掩模使得能够形成亚毫米关键尺寸的图案，其尺寸沿X和/或Y轴低至约100微米。这种关键尺寸非常适合当前工业太阳能电池制造的要求。
[0129] 因此，如本文所公开的DC偏置掩模的使用使得能够大幅降低用于制造图案层化或设备的处理成本。
[0130] 偏置掩模处理使得能够大幅减少步骤，因为它避免了形成点接触和/或IBC接触通常需要的多个并且昂贵的步骤。可以容易地在当前可用的等离子体室中实现偏置掩模及其操作。向等离子体反应器中添加DC偏置掩模预计会以非常有限的方式干扰等离子体。因此，本公开可以用于具有很小变化的任何已经优化的配方，并且不需要开发新配方。
[0131] 本文公开的等离子体产生装置和处理的主要应用是形成用于制造高效的晶体硅太阳能电池的叉指式背接触或电介质开口。
[0132] 本公开使得能够通过将发射极形成步骤减少多达两个甚至减少到单个步骤来极大地降低IBC电池的制造复杂性。此外，由于等离子处理温度通常被限制为小于400℃，因此在低温下进行IBC制造步骤。这些优点可以大大降低IBC电池的制造成本。
[0133] 而且，本公开使得能够使用IBC构造和HIT钝化步骤两者，而无需向电池制造处理流程添加任何附加的处理步骤。
[0134] 最后，避免了表面损坏和/或污染，特别是当掩模4远离图案化表面时。
[0135] 本公开允许以简单得多且便宜得多的处理来实现已经在工业中使用的高性能元件。使用DC偏置掩模处理和装置不会造成性能损失。仅以在等离子体处理装置的电极之间插入附加掩模并将DC偏置电源连接到掩模为代价，可以容易地在现有工具上实现DC偏置掩模。
[0136] 本公开使得能够在低温下的单个处理步骤中形成IBC接触，并且有可能在同一等离子体反应室中使用薄的本征a-Si:H钝化层。该方法和装置使得能够结合HIT钝化步骤使用IBC构造，而无需在电池制造处理流程中添加任何附加的处理步骤。该方法具有无接触的优点，解决了一个重要问题，因为干净晶片的表面(去除了氧化物)对损坏和污染非常敏感。
[0137] 可以通过该方法使用任何需要通过等离子体激活或电离核素(species)的等离子体处理步骤。因此，DC偏置掩模技术对于诸如但不限于沉积、蚀刻、清洁、致密化和功能化的处理同样有用。
[0138] 如本文所公开的DC偏置掩模化技术也适用于制造其他光伏设备、光电探测器和传感器。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 复合成型品及其制造方法 | 2020-05-08 | 154 |
| 一种异构超密集网络中的移动感知协同多点传输的切换方法 | 2020-05-08 | 878 |
| 一种发声装置以及电子终端 | 2020-05-08 | 705 |
| 由包含铼和/或钌的超合金制成的涡轮部件以及相关制造方法 | 2020-05-08 | 191 |
| 防尘组件及电子设备 | 2020-05-11 | 488 |
| 毫米波/太赫兹网络大规模MIMO无线传输方法 | 2020-05-11 | 522 |
| 具有经过粗化处理的铜表面的物体 | 2020-05-08 | 628 |
| 视频转码方法、转码器、电子设备及存储介质 | 2020-05-08 | 539 |
| 一种移动终端 | 2020-05-11 | 462 |
| 一种冗余备份方法及装置 | 2020-05-08 | 558 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
覆盖热门专利
QQ群二维码
意见反馈
意见反馈