【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、半導体装置に関し、より詳細には半導体層の表面に略プレーナ状のアノード領域とカソード領域とが形成された横型ダイオードを備えた半導体装置に関する。 【０００２】 【従来の技術】車載用や小型モータ制御用の集積回路装置などに用いられる半導体装置のうちで、比較的高い耐圧が要求されるものがある。 このような半導体装置を開示した文献としては、例えば、特開２０００−１３８２
２９号公報を挙げることができる。 【０００３】図４は、このような従来の半導体装置の断面構造を例示する模式図である。 すなわち、同図に例示した半導体装置は、「横型ダイオード」と呼ばれるものである。 同図に例示したダイオードの場合、ｐ型基板１
０１の上に形成されたｎ ^＋型埋め込み層１０３とｎ ^＋型拡散層１０５とによって基板電位から分離されたｐ型領域１０９が設けられている。 そして、その表面に、ｐ ^＋
型アノード領域１１１とｎ ^＋型カソード領域１１３が、
それぞれ略プレーナ状に形成されている。 また、ｎ ^＋型拡散層１０５の表面にはｎ ^＋型コンタクト領域１２０が形成されている。 【０００４】アノード領域１１１とカソード領域１１３
には、アノード電極１４０、カソード電極１４２がそれぞれ接続され、所定のアノード電位、カソード電位を印加可能としている。 また、ｎ ^＋型コンタクト領域１２０
には、電極１４４が接続され、所定の拡散層電位を印加可能としている。 【０００５】このような従来の横型ダイオードにおいては、カソード領域１１３の全体を取り囲むようにｎ ⁻型領域１１５を重ねて形成することによって、高耐圧のダイオードを実現していた。 すなわち、カソード領域１１
３の周りにｎ ⁻型領域１１５を設けることにより、ｐｎ
接合に逆方向電圧が印加された時にｎ ⁻型領域１１５を空乏化させて、ｎ ^＋型カソード領域１１３における電界を緩和してダイオードの耐圧を上げることができる。 【０００６】 【発明が解決しようとする課題】しかしながら、図４に例示したような構造の場合、同図に概念的に例示した如く、ｎ ^＋型カソード領域１１３の下に、寄生ｎｐｎトランジスタが形成される。 特に、カソード領域１１３の直下においては、ｎ ⁻型領域１１５を設けることにより、
寄生ｎｐｎトランジスタのエミッタの注入効率が高くなる。 このため、寄生ｎｐｎトランジスタの電流増幅率ｈ
ｆｅが高くなり、寄生動作が生じて、カソード電位Ｋと拡散層電位Ｖとが同電位になってしまうという現象が生ずる。 これは他の素子との集積化を図る上で回路構成上、深刻な問題となる場合が多い。 【０００７】本発明は、かかる課題の認識に基づいてなされたのであり、その目的は、高耐圧を維持しつつ、寄生トランジスタの動作を抑制した横型ダイオードを備えた半導体装置を提供することにある。 【０００８】 【課題を解決するための手段】上記目的を達成するために、本発明の半導体装置は、半導体層の表面に第１導電型の第１の半導体領域と第２導電型の第２の半導体領域とが互いに近接して選択的に設けられ、前記第１及び第２の半導体領域の一方がカソード領域、他方がアノード領域となるダイオード構造を備え、前記第１の半導体領域の下には、第２導電型の半導体層を介して第１導電型の埋め込み層が設けられるとともに、前記第１の半導体領域の中央付近を除いてその周縁部に重なるように第１
導電型のリサーフ領域が設けられたことを特徴とする。 【０００９】上記構成によれば、リサーフ領域によって耐圧を高く維持できると同時に、第１の半導体領域の直下において生じうる寄生トランジスタ動作を効果的に抑制することが可能となる。 【００１０】または、本発明の半導体装置は、半導体基板と、第１導電型の埋め込み層と第１導電型の拡散領域とによって前記半導体基板から電気的に分離された半導体領域と、前記半導体領域の表面に選択的に設けられた第１導電型のカソード領域と、前記半導体領域の前記表面で前記カソード領域と近接して選択的に設けられた第２導電型のアノード領域と、前記カソード領域の中央付近を除いてその周縁部に重なるように設けられた第１導電型のリサーフ領域と、を備え、前記カソード領域と前記埋め込み層との間には、第２導電型の半導体領域が設けられたことを特徴とする。 【００１１】上記構成によっても、リサーフ領域によって耐圧を高く維持できると同時に、カソード領域の直下において生じうる寄生トランジスタ動作を効果的に抑制することが可能となり、カソード領域と埋め込み層の電位が同電位となる問題を解消することができる。 【００１２】ここで、前記リサーフ領域の不純物濃度は、前記カソード領域（第１の半導体領域）の不純物濃度よりも低いものとすれば、電界を効果的に緩和して耐圧を高く維持できる。 【００１３】また、前記カソード領域は、カソード電極と接触した電極接触部と、前記電極接触部から前記表面に沿って横方向に延在する延在部と、を有し、前記リサーフ領域は、前記延在部の周縁に重なるように設けられたものとすれば、サージ耐圧を向上させることができる。 【００１４】また、動作状態において、前記カソード領域の電位と、前記埋め込み層の電位とが同一とならないような構造パラメータを設定することにより、寄生トランジスタ動作を効果的に抑制することができる。 【００１５】 【発明の実施の形態】以下、図面を参照しつつ本発明の実施の形態について説明する。 【００１６】図１は、本発明の実施の形態にかかる横型ダイオードの断面構造を表す模式図である。 【００１７】このダイオードは、ｐ型基板１１の上にｎ
型層１７が形成され、この一部はｎ ^＋型埋め込み層１３
とｎ ^＋型拡散層１５とによって基板電位から分離されて島状領域とされている。 そして、その中にｐ型ウエル領域１９が形成され、このウエル領域１９の表面に、ｐ ^＋
型アノード領域２１とｎ ^＋型カソード領域２３とが、それぞれ略プレーナ状に形成されている。 【００１８】拡散層１５の表面には、ｎ ^＋型領域３０が形成されている。 そして、アノード領域２１、カソード領域２３、ｎ ^＋型領域３０には、アノード電極４０、カソード電極４２、拡散層電極４４が、それぞれ接続され、所定のアノード電位Ａ、カソード電位Ｋ、拡散層電位Ｖを独立に印加可能としている。 【００１９】本発明においては、このような横型ダイオードにおいて、プレーナ状に形成されたカソード領域２
３の周縁部のみを覆うようにｎ ⁻型リサーフ領域２５を形成する。 つまり、ｎ ⁻型リサーフ領域２５は、カソード領域２３の周縁部のみに重なるように設けられ、カソード領域２３の中央部においては設けられていない。 リサーフ領域２５の不純物濃度は、カソード領域２３の不純物濃度よりも低く形成する。 【００２０】ダイオードのｐｎ接合に逆方向バイアスを印加した時に電界が集中する箇所は、カソード領域２３
の端部の曲率が大きい（曲率半径が小さい）部分である。 この部分をｎ ⁻型リサーフ領域２５によって覆うことにより、電界を緩和して、ダイオードの耐圧を高く維持することができる。 すなわち、本発明におけるｎ ⁻型リサーフ領域２５は、表面付近における電界を緩和するリサーフ（RESURF：REduced SURface Field）層としての作用を維持している。 【００２１】そして、本発明によれば、カソード領域２
３の直下においてｎ ⁻領域を除去したことにより、寄生ｎｐｎトランジスタのエミッタの注入効率を下げることができ、寄生トランジスタの電流増幅率ｈｆｅを下げることができる。 つまり、寄生トランジスタの動作を抑止することができる。 その結果として、カソード電位Ｋと拡散層電位Ｖとが短絡することを防ぎ、横型ダイオードを適正に動作させることができる。 【００２２】ここで、各部要部の不純物濃度の一例を挙げると、ｎ型層１７は概ね１０ ^{１３ 〜１４} ／ｃｍ ^３ 、ｎ
^＋カソード領域２３は概ね１０ ^１５ ／ｃｍ ^３ 、ｎ ⁻型リサーフ領域２５は概ね１０ ^１２ ／ｃｍ ^３程度とすることができる。 【００２３】また、図１においては、断面構造のみを例示したが、本発明のダイオードの平面構造は、例えば、
カソード領域２３を中心としてｎ ⁻型リサーフ領域２５
とアノード領域２１とが略同心状に設けられた構造とすることができる。 図２は、本発明の第２の具体例の横型ダイオードの断面構造を表す模式図である。 同図については、図１に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。 【００２４】本具体例においても、プレーナ状に形成されたカソード領域２３の周縁部のみを覆うようにｎ ⁻型リサーフ領域２５が形成されている。 つまり、ｎ ⁻型リサーフ領域２５は、カソード領域２３の周縁部のみに重なるように設けられ、カソード領域２３の中央部においては設けられていない。 このようにｎ ⁻型リサーフ領域２５を選択的に形成することにより、前述したように寄生ｎｐｎトランジスタ動作を抑制することができる。 すなわち、カソード電位Ｋと拡散層電位Ｖとの短絡を防いで、素子を好適なバイアス条件で動作させることができる。 【００２５】さらに、本具体例のダイオードにおいては、カソード領域２３が幅広に形成されている。 つまり、カソード領域２３は、カソード電極４２との接触部２３Ａと、そこから横方向に延在する延在部２３Ｂと、
を有する。 そして、図１に例示した具体例と比較した場合、この延在部２３Ｂの幅（横方向の長さ）が広くなるように形成されている。 【００２６】このようにカソード領域２３を幅広に形成すると、ＥＳＤ（Electro-Static Discharge）に対する耐性が向上する。 すなわち、ＥＳＤによりカソード電極４２から瞬間的に流入した電流は、図２に矢印Ｉで表したように、延在部２３Ｂを介して素子の中を流れる。 しかし、このように幅広の延在部２３Ｂを流れるうちに、
その抵抗成分によって電流は減衰し、また、電流の一部はカソード領域の底面から漏出する。 その結果、カソード領域の端部に電流が集中して破壊されるという事態を回避できる。 【００２７】本具体例によれば、寄生トランジスタ動作を抑制しつつ、このようにカソード領域２３を幅広に形成してサージ耐圧を向上させることができる。 つまり、
従来の構造の場合、カソード領域２３を幅広に形成すると、その面積が増大するため、寄生トランジスタ動作による短絡電流が増大しやすくなる。 これに対して、本発明によれば、ｎ−型リサーフ領域２５をカソード領域２
３の周縁部のみに選択的に設けることにより、電極接触部２３Ａ及び延在部２３Ｂにおける寄生トランジスタ動作を効果的に抑制することができる。 【００２８】図３は、本発明の第３の具体例の横型ダイオードの断面構造を表す模式図である。 同図についても、図１及び図２に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。 【００２９】前述した第１及び第２具体例においては、
ｎ型層１７の中にｐ型ウエル１９が形成され、ｐ型ウエル１９の表面にカソード領域とアノード領域が形成されている。 これに対して、本具体例においては、ｎ型層１
７をｐ ^＋型埋め込み層３２とｐ型拡散層３４とにより分離してダイオードが形成されている。 【００３０】すなわち、本具体例においては、ｐ型基板１１の上にｎ型層１７が形成され、その一部が、ｐ ^＋型埋め込み層３２とｐ型拡散層３４とによって基板電位から分離されている。 そして、その分離された領域の表面にｎ ^＋型カソード領域２３が略プレーナ状に形成されている。 また一方、ｐ型拡散層３４の中には、ｐ ^＋型アノード領域２１が形成されている。 【００３１】そして、本具体例においても、プレーナ状に形成されたカソード領域２３の周縁部のみを覆うようにｎ ⁻型リサーフ領域２５が形成されている。 つまり、
ｎ ⁻型リサーフ領域２５は、カソード領域２３の周縁部のみに重なるように設けられ、カソード領域２３の中央部においては設けられていない。 このようにｎ ⁻型リサーフ領域２５を選択的に形成することにより、前述したように寄生ｎｐｎトランジスタ動作を抑制することができる。 すなわち、カソード電位Ｋと拡散層電位Ｖとの短絡を防いで、素子を好適なバイアス条件で動作させることができる。 【００３２】以上、具体例を参照しつつ、本発明の実施の形態について説明した。 しかし、本発明は、これらの具体例に限定されるものではない。 【００３３】例えば、横型ダイオードを構成する各要素の寸法関係や材料などに関しては、当業者が公知の範囲から選択して適宜変更したものも同様に本発明の範囲に包含される。 【００３４】また、各要素の導電型を反転させた構造を有する横型ダイオードも、同様に本発明の作用効果が得られ、本発明の範囲に包含される。 【００３５】 【発明の効果】以上詳述したように、本発明によれば、
素子の耐圧を高いレベルに維持しつつ、寄生トランジスタ動作を効果的に抑制した横型ダイオードを備えた半導体装置を提供することができ、産業上のメリットは多大である。

【図面の簡単な説明】 【図１】本発明の実施の形態にかかる横型ダイオードの断面構造を表す模式図である。 【図２】本発明の第２の具体例の横型ダイオードの断面構造を表す模式図である。 【図３】本発明の第３の具体例の横型ダイオードの断面構造を表す模式図である。 【図４】従来の横型ダイオードの断面構造を例示する模式図である。 【符号の説明】 １１ 基板１３ 埋め込み層１５ 拡散層１７ ｎ型層１９ ウエル２１ アノード領域２３ カソード領域２３Ａ 電極接触部２３Ｂ 延在部２５ リサーフ領域３０ ｎ ^＋型領域３２ ｐ ^＋型埋め込み層３４ ｐ型拡散層４０ アノード電極４２ カソード電極４４ 拡散層電極１０１ 基板１０３ 埋め込み層１０５ ｎ ^＋型拡散層１０９ ｐ型領域１１１ アノード領域１１３ カソード領域１１５ ｎ ⁻型領域１２０ コンタクト領域１４０ アノード電極１４２ カソード電極１４４ 電極Ａ アノード電位Ｋ カソード電位Ｖ 拡散層電位

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井樋 貴夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内(72)発明者 小柳 毅 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内