晶片封装体及其制造方法 |
|||||||
| 申请号 | CN201510641258.4 | 申请日 | 2015-09-30 | 公开(公告)号 | CN105489659A | 公开(公告)日 | 2016-04-13 |
| 申请人 | 精材科技股份有限公司; | 发明人 | 黃玉龙; | ||||
| 摘要 | 本 发明 揭露一种晶片封装体及其制造方法，该晶片封装体包括：一第一基底，具有一上表面、一下表面及一 侧壁 ，其中一感测区或元件区及一导电垫邻近于上表面；一通孔，贯穿第一基底；以及一重布线层，自下表面延伸至通孔内，且与导电垫电性连接，其中重布线层还自下表面横向延伸而突出于第一基底的侧壁。本发明不仅能够提升晶片封装体的感测敏感度，还可缩小晶片封装体的尺寸。 | ||||||
| 权利要求 | 1.一种晶片封装体，其特征在于，包括： |
||||||
| 说明书全文 | 晶片封装体及其制造方法技术领域[0001] 本发明有关于一种晶片封装技术，特别为有关于一种晶片封装体及其制造方法。 背景技术[0002] 晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中，使其免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。 [0004] 然而，上述制造方法通常在晶片的感测区上方沉积了多层膜层(例如，绝缘层)，造成感测区的敏感度降低。再者，上述晶片封装体的整体高度也受限于打线高度，导致具有感测功能的电子产品的尺寸难以进一步缩小。 [0005] 因此，有必要寻求一种新颖的晶片封装体及其制造方法，其能够解决或改善上述的问题。 发明内容[0006] 本发明提供一种晶片封装体，包括：一第一基底，具有一上表面、一下表面及一侧壁，其中一感测区或元件区及一导电垫邻近于上表面；一通孔，贯穿第一基底；以及一重布线层，自下表面延伸至通孔内，且与导电垫电性连接，其中重布线层还自下表面横向延伸而突出于第一基底的侧壁。 [0007] 本发明提供一种晶片封装体的制造方法，包括：提供一第一基底，第一基底具有一上表面、一下表面及一侧壁，其中一感测区或元件区及一导电垫邻近于上表面；形成一通孔，通孔贯穿第一基底；以及形成一重布线层，重布线层自下表面延伸至通孔内，且与导电垫电性连接，其中重布线层还自下表面横向延伸而突出于第一基底的侧壁。 [0009] 图1A至1H是绘示出根据本发明一实施例的晶片封装体的制造方法的剖面示意图。 [0010] 图2是绘示出根据本发明一实施例的晶片封装体的平面示意图。 [0011] 其中，附图中符号的简单说明如下： [0012] 100 第一基底 [0013] 100a 上表面 [0014] 100b 下表面 [0015] 101 侧壁 [0016] 110 感测区或元件区 [0017] 120 晶片区 [0018] 140、260 绝缘层 [0019] 160 导电垫 [0020] 180、280、400 开口 [0021] 200 暂时性基底 [0022] 220 粘着层 [0023] 240 通孔 [0024] 300 重布线层 [0025] 320 第二基底 [0026] 340 接合层 [0027] 360、380 侧边凹陷 [0028] 420 外部元件 [0029] 440 外部导电结构 [0030] 460 封装层。 具体实施方式[0031] 以下将详细说明本发明实施例的制作与使用方式。然而应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。 [0032] 本发明一实施例的晶片封装体可用以封装微机电系统晶片。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System，MEMS)、微流体系统(micro fluidic systems)、或利用热、光线、电容及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package，WSP)制程对影像感测元件、发光二极管(light-emitting diodes，LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(ink printer heads)等半导体晶片进行封装。 [0033] 其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。 [0034] 请参照图1H，其绘示出根据本发明一实施例的晶片封装体的剖面示意图。在本实施例中，晶片封装体包括一第一基底100、一通孔240及一重布线层(redistribution layer，RDL)300。第一基底100具有一上表面100a及一下表面100b，且具有一侧壁101。在一实施例中，第一基底100可为一硅基底或其他半导体基底。 [0035] 一绝缘层140设置于第一基底100的上表面100a上。一般而言，绝缘层140可由层间介电层(interlayer dielectric，ILD)、金属间介电层(inter-metal dielectric，IMD)及覆盖的钝化层(passivation)组成。为简化图式，此处仅绘示出单层绝缘层140。在本实施例中，绝缘层140可包括无机材料，例如氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合或其他适合的绝缘材料。 [0036] 在本实施例中，绝缘层140内具有一个或一个以上的导电垫160，邻近于第一基底100的上表面100a。在一实施例中，导电垫160可为单层导电层或具有多层的导电层结构。 为简化图式，此处仅以单层导电层作为范例说明，并以绝缘层140内的一个导电垫160作为范例说明。在本实施例中，绝缘层140内包括一个或一个以上的开口180，以露出对应的导电垫160。举例来说，当导电垫160为具有多层的导电层结构时，开口180可露出多层导电层结构中的顶层导电层。 [0037] 在本实施例中，晶片封装体包括一感测区或元件区110，其可邻近于第一基底100的上表面100a，且可通过内连线结构(未绘示)与导电垫160电性连接。在一实施例中，感测区或元件区110内可包括一影像感测元件。在另一实施例中，感测区或元件区110可用以感测生物特征。举例来说，感测区或元件区110内可包括指纹辨识感测元件或其他生物特征感测元件。在其他实施例中，感测区或元件区110可用以感测环境特征，例如感测区或元件区110内可包括一温度感测元件、一湿度感测元件、一压力感测元件或其他适合的感测元件。 [0038] 一个或一个以上的通孔240对应于导电垫160，自第一基底100的下表面100b朝上表面100a延伸，且贯穿第一基底100而露出邻近于导电垫160的绝缘层140。 [0039] 一绝缘层260设置于第一基底100的下表面100b，且延伸至通孔240的侧壁及底部。在本实施例中，绝缘层260可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。 [0040] 一开口280贯穿通孔240底部上的绝缘层260，且延伸至绝缘层140内，以露出导电垫160的一部分。举例来说，当导电垫160为具有多层的导电层结构时，开口280可露出多层导电层结构中的底层导电层。在某些实施例中，开口180与开口280位于导电垫160的相对两侧。 [0041] 图案化的重布线层300设置于第一基底100的下表面100b，且顺应性延伸至通孔240的侧壁及底部上，并填满开口280，因此重布线层300突出于第一基底100的上表面100a。在其他实施例中，重布线层300可同时填满通孔240及开口280。重布线层300可通过绝缘层260与第一基底100电性隔离，且可经由通孔240及开口280直接电性接触或间接电性连接露出的导电垫160。因此，通孔240及开口280内的重布线层300也称为硅通孔电极(through silicon via，TSV)。在一实施例中，重布线层300可包括铝、铜、金、铂、镍、锡、前述的组合、导电高分子材料、导电陶瓷材料(例如，氧化铟锡或氧化铟锌)或其他适合的导电材料。 [0042] 在本实施例中，晶片封装体还包括互相连通的一侧边凹陷360及一侧边凹陷380，位于导电垫160外侧。侧边凹陷360贯穿绝缘层140，且侧边凹陷380自侧边凹陷360的底部朝下表面100b延伸而贯穿第一基底100，进而露出第一基底100的下表面100b上的绝缘层260。在本实施例中，侧边凹陷380的一侧壁构成第一基底100的侧壁101。在一实施例中，侧壁101倾斜于第一基底100的上表面100a。在其他实施例中，侧壁101可大致上垂直于第一基底100的上表面100a。 [0043] 在本实施例中，侧边凹陷380的尺寸大于侧边凹陷360的尺寸，使得绝缘层140自第一基底100的上表面100a横向延伸而突出于第一基底100的侧壁101。在本实施例中，第一基底100的下表面100b上的绝缘层260及重布线层300皆自第一基底100的下表面100b横向延伸而突出于第一基底100的侧壁101。再者，绝缘层260具有一个或一个以上的开口400，对应地露出突出于侧壁101的重布线层300。 [0044] 另外，请同时参照图1H及图2，其分别绘示出根据本发明一实施例的晶片封装体的剖面示意图及平面示意图。在本实施例中，侧边凹陷360及侧边凹陷380沿着第一基底100的周围延伸而横跨第一基底100的四个侧边的全部长度，进而露出第一基底100的四个侧边下方的绝缘层260。在另一实施例中，侧边凹陷360及侧边凹陷380可仅沿着第一基底100的其中一个侧边的一部分或全部长度横向延伸。又另一实施例中，侧边凹陷360及侧边凹陷380可横跨第一基底100的其中一个侧边的全部长度，且还沿着相邻的另一侧边的一部分或全部长度横向延伸。在其它实施例中，侧边凹陷360及侧边凹陷380可横跨第一基底100的其中一个侧边的全部长度，且还沿着相邻的两侧边的一部分或全部长度横向延伸。可以理解的是，虽然未绘示于图式中，只要侧边凹陷沿着第一基底100的至少一个侧边的一部分或全部长度横向延伸，侧边凹陷的实际数量及位置取决于设计需求。 [0045] 再者，如图2所示，绝缘层140具有多个开口180，露出对应的导电垫160。通孔240位于对应的导电垫160下方，而重布线层300自导电垫160及通孔240下方横向延伸至绝缘层260下方。为清楚表示，此处以虚线绘示出重布线层300的轮廓。绝缘层260具有多个开口400，露出对应的重布线层300。可以理解的是，图2所示的部件的数量、形状及位置取决于设计需求而不限定于此。 [0046] 第二基底320可通过一接合层340设置于下表面100b的绝缘层260上。在本实施例中，第二基底320可包括玻璃、硅或其他适合作为承载基底的材料。在某些实施例中，第二基底320内可包括特定应用集成电路(application-specific integrated circuit，ASIC)、信号处理器(signal processor)或其他电子部件。在本实施例中，接合层340填满通孔240。在其他实施例中，接合层340可部分填入通孔240或完全不填入通孔240。在本实施例中，接合层340可包括粘着胶(glue)、氧化物、氧化物及金属、聚合物或其他适合的接合材料。 [0047] 一外部元件420可通过一粘着层(未绘示)贴附于第二基底320。在本实施例中，外部元件420可为电路板、晶片或中介层(interposer)。 [0048] 一个或一个以上的外部导电结构440设置于对应的开口400内，以通过露出的重布线层300电性连接至对应的导电垫160。再者，外部导电结构440延伸至外部元件420上，以将导电垫160与外部元件420电性连接。在其他实施例中，外部导电结构440可设置于绝缘层140的开口180内，而电性连接至对应的导电垫160。可以理解的是，外部导电结构440的实际数量及位置取决于设计需求。虽然未绘示于图式中，可选择性将一个以上的外部导电结构440分别设置于开口400及开口180内。在一实施例中，外部导电结构440可由开口400内的接合球(bonding ball)及自接合球延伸至外部元件420的接线(wire)所构成。再者，外部导电结构440可包括金或其他适合的导电材料。 [0049] 在一实施例中，外部导电结构440的最高部分低于第一基底100的上表面100a。在其他实施例中，外部导电结构440的最高部分可突出于第一基底100的上表面100a。 [0050] 一封装层(encapsulant)460可选择性覆盖外部导电结构440及一部分的第一基底100，或可还延伸至第一基底100上表面100a上，以于感测区或元件区110上方形成一扁平化接触表面。此处仅绘示出封装层460于感测区或元件区110上方形成扁平化接触表面的实施例作为范例说明。在本实施例中，封装层460可由形塑材料(molding material)或密封材料(sealing material)所构成。 [0051] 一般而言，晶片的感测区或元件区及导电垫通常位于晶片的有源面，若将晶片的外部电性连接路径形成于有源面上，则需要在有源面上沉积多层膜层(例如，绝缘层)，因而造成有源面上的感测区的敏感度降低。 [0052] 根据本发明的上述实施例，重布线层300通过第一基底100内的通孔240而电性连接至导电垫160，并自第一基底100的下表面100b横向延伸至突出于第一基底100的侧壁101。如此一来，第一基底100的外部电性连接路径自第一基底100的内部经由第一基底100的下表面100b而延伸至第一基底100的外侧，因此能够避免由于第一基底100的上表面100a上具有过多膜层造成感测区或元件区110的敏感度降低或光线穿透率降低的问题。 再者，由于本发明实施例的重布线层300横向突出于第一基底100的侧壁101，因此用以将导电垫160与外部元件420彼此电性连接的外部导电结构(例如，打线)440可设置于第一基底100的外侧，而非第一基底100的上表面100a上，使得外部导电结构440的最高高度可低于上表面100a。如此一来，能够降低晶片封装体的整体高度，进而可缩小具有感测功能的电子产品的尺寸。 [0053] 以下配合图1A至1H及图2说明本发明一实施例的晶片封装体的制造方法，其中图1A至1H以及图2分别绘示出根据本发明一实施例的晶片封装体的剖面示意图及平面示意图。 [0054] 请参照图1A，提供一第一基底100，其具有一上表面100a及一下表面100b，且包括多个晶片区。为简化图式，此处仅绘示出局部的单一晶片区120。在一实施例中，第一基底100可为一硅基底或其他半导体基底。举例来说，第一基底100可为一硅晶圆，以利于进行晶圆级封装制程。 [0055] 在本实施例中，第一基底100的上表面100a上具有一绝缘层140。一般而言，绝缘层140可由层间介电层、金属间介电层及覆盖的钝化层组成。为简化图式，此处仅绘示出单层绝缘层140。在本实施例中，绝缘层140可包括无机材料，例如氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合或其他适合的绝缘材料。 [0056] 在本实施例中，每一晶片区120内的绝缘层140内具有一个或一个以上的导电垫160，邻近于第一基底100的上表面100a。在一实施例中，导电垫160可为单层导电层或具有多层的导电层结构。为简化图式，此处仅以单层导电层作为范例说明。在本实施例中，绝缘层140内包括一个或一个以上的开口180，以露出对应的导电垫160。举例来说，当导电垫160为具有多层的导电层结构时，开口180可露出多层导电层结构中的顶层导电层。 [0057] 再者，晶片封装体还包括一感测区或元件区110，其可邻近于第一基底100的上表面100a，且可通过内连线结构(未绘示)与导电垫160电性连接。在一实施例中，感测区或元件区110内可包括一影像感测元件。在另一实施例中，感测区或元件区110可包括指纹辨识感测元件或其他生物特征感测元件。在其他实施例中，感测区或元件区110可包括一温度感测元件、一湿度感测元件、一压力感测元件或其他适合的感测元件。 [0058] 请参照图1B，可通过一粘着层(例如，粘着胶)220，将一暂时性基底200贴附于上表面100a上的绝缘层140上。在本实施例中，暂时性基底200可为玻璃或其他适合的基底材料。接着，以暂时性基底200作为承载基板，自第一基底100的下表面100b进行薄化制程(例如，蚀刻制程、铣削(milling)制程、机械研磨(mechanical grinding)制程或化学机械研磨(chemical mechanical polishing)制程)，以减少第一基底100的厚度。 [0059] 请参照图1C，可通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、电浆蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，在第一基底100的每一晶片区120内形成一个或一个以上的通孔240，对应于导电垫160。通孔240自第一基底100的下表面100b朝上表面100a延伸，且贯穿第一基底100而露出邻近于导电垫160的绝缘层140。 [0060] 接着，可通过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在第一基底100的下表面100b上顺应性形成一绝缘层260，其延伸至通孔240的侧壁及底部。在本实施例中，绝缘层260可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。 [0061] 请参照图1D，可通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、电浆蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，去除通孔240底部上的绝缘层260以及邻近于导电垫160的绝缘层140，以形成一开口280。开口280露出导电垫160的一部分。举例来说，当导电垫160为具有多层的导电层结构时，开口280可露出多层导电层结构中的底层导电层。 [0063] 重布线层300形成于第一基底100的下表面100b，且顺应性延伸至通孔240的侧壁及底部上，并填满开口280，因此重布线层300突出于第一基底100的上表面100a。在其他实施例中，重布线层300可同时填满通孔240及开口280。在本实施例中，重布线层300可通过绝缘层260与第一基底100电性隔离，且可经由通孔240及开口280直接电性接触或间接电性连接露出的导电垫160。因此，通孔240及开口280内的重布线层300也称为硅通孔电极(TSV)。在一实施例中，重布线层300可包括铝、铜、金、铂、镍、锡、前述的组合、导电高分子材料、导电陶瓷材料(例如，氧化铟锡或氧化铟锌)或其他适合的导电材料。 [0064] 请参照图1E，可通过一接合层340，将第二基底320设置于下表面100b的绝缘层260上，以作为永久性的承载基底。在本实施例中，第二基底320可包括玻璃、硅或其他适合作为承载基底的材料。在本实施例中，接合层340填满通孔240。在其他实施例中，接合层 340可部分填入通孔240或完全不填入通孔240。在本实施例中，接合层340可包括粘着胶(glue)、氧化物、氧化物及金属、聚合物或其他适合的接合材料。在提供第二基底320之后，可移除粘着层220及暂时性基底200。 [0065] 请参照图1F，可通过刻痕(notching)制程、微影及蚀刻制程或其他适合的制程，在每一晶片区120内形成一个或一个以上的侧边凹陷360，其位于导电垫160外侧，且贯穿绝缘层140而延伸至第一基底100内。举例来说，可去除绝缘层140及第一基底100对应于晶片区120以及相邻晶片区120之间的切割道(未绘示)的部分。 [0066] 请参照图1G，可利用位于上表面100a的绝缘层140作为硬式罩幕层，进行微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、电浆蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，在每一晶片区120内形成一个或一个以上的侧边凹陷380。在其他实施例中，也可额外形成图案化光阻层，以进行上述微影制程及蚀刻制程。在本实施例中，侧边凹陷380位于导电垫160外侧，且与侧边凹陷360互相连通，并朝下表面100b延伸而贯穿第一基底100，进而露出第一基底100的下表面100b上的绝缘层260。举例来说，可去除第一基底100对应于晶片区120以及相邻晶片区120之间的切割道(未绘示)的部分，使得相邻晶片区120之间的第一基底100局部或完全分离。 [0067] 在本实施例中，侧边凹陷380的一侧壁构成第一基底100的一侧壁101。在一实施例中，侧壁101倾斜于第一基底100的上表面100a。在其他实施例中，侧壁101可大致上垂直于第一基底100的上表面100a。 [0068] 在本实施例中，侧边凹陷380的尺寸大于侧边凹陷360的尺寸，使得绝缘层140自第一基底100的上表面100a横向延伸而突出于第一基底100的侧壁101。在本实施例中，第一基底100的下表面100b上的绝缘层260及重布线层300皆自第一基底100的下表面100b横向延伸而突出于第一基底100的侧壁101。 [0069] 一般而言，若重布线层自基底的上表面沿着基底的侧壁延伸，则基底需要具有倾斜的侧壁，以将重布线层顺利地自上表面沿着侧壁形成。然而，由于本发明实施例的重布线层自第一基底的内部经由下表面而延伸至横向突出第一基底的侧壁，而并未形成于第一基底的上表面及侧壁上，因此不论第一基底的侧壁为倾斜或垂直的，皆不会影响重布线层的形成。再者，虽然位于第一基底的上表面的绝缘层横向突出第一基底的侧壁，然而由于本发明实施例的重布线层并未形成于第一基底的上表面及侧壁上，因此绝缘层的突出部分并不会影响重布线层的形成，因而无需进行额外的制程将绝缘层的突出部分去除。 [0070] 接着，可通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、电浆蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，去除突出于侧壁101的绝缘层260的一部分，以形成一个或一个以上的开口400，其露出突出于侧壁101的重布线层300的一部分。 [0071] 请同时参照图1G及图2，其中图1G是绘示出沿着图2中的剖线I-I’的剖面示意图。在本实施例中，侧边凹陷360及侧边凹陷380沿着第一基底100的周围延伸而横跨四个侧边的全部长度，进而露出第一基底100的四个侧边下方的绝缘层260。在另一实施例中，侧边凹陷360及侧边凹陷380可仅沿着第一基底100的其中一个侧边的一部分或全部长度横向延伸。又另一实施例中，侧边凹陷360及侧边凹陷380可横跨第一基底100的其中一个侧边的全部长度，且还沿着相邻的另一侧边的一部分或全部长度横向延伸。在其它实施例中，侧边凹陷360及侧边凹陷380可横跨第一基底100的其中一个侧边的全部长度，且还沿着相邻的两侧边的一部分或全部长度横向延伸。 [0072] 在本实施例中，当通过刻痕制程形成侧边凹陷360且通过微影制程及蚀刻制程形成侧边凹陷380时，侧边凹陷360及侧边凹陷380沿着第一基底100的侧边的全部长度延伸，而当通过微影制程及蚀刻制程形成侧边凹陷360及侧边凹陷380时，侧边凹陷360及侧边凹陷380可沿着第一基底100的侧边的一部分或全部长度延伸。可以理解的是，虽然未绘示于图式中，只要侧边凹陷沿着第一基底100的至少一个侧边的一部分或全部长度横向延伸，侧边凹陷的实际数量及位置取决于设计需求。 [0073] 再者，如图2所示，多个开口180形成于绝缘层140内，以露出对应的导电垫160。通孔240形成于对应的导电垫160下方，而重布线层300自导电垫160及通孔240下方横向延伸至绝缘层260下方。为清楚表示，此处以虚线绘示出重布线层300的轮廓。多个开口400形成于绝缘层260内，以露出对应的重布线层300。可以理解的是，图2所示的部件的数量、形状及位置取决于设计需求而不限定于此。 [0074] 接着，请参照图1H，沿着相邻晶片区120之间的切割道(未绘示)，对绝缘层260及第二基底320进行切割制程，以形成多个独立的晶片封装体。 [0075] 接着，可通过一粘着层(未绘示)，将一外部元件420贴附于独立的晶片封装体中的第二基底320上。在本实施例中，外部元件420可为电路板、晶片或中介层。 [0076] 接着，可通过打线接合(Wire Bonding)制程，将一个或一个以上的外部导电结构440形成于对应的开口400内，以通过露出的重布线层300电性连接至对应的导电垫160，并将外部导电结构440延伸至外部元件420上，以将导电垫160与外部元件420电性连接。 在其他实施例中，外部导电结构440可设置于绝缘层140的开口180内，而电性连接至对应的导电垫160。可以理解的是，外部导电结构440的实际数量及位置取决于设计需求。虽然未绘示于图式中，可选择性将一个以上的外部导电结构440分别设置于开口400及开口180内。在一实施例中，外部导电结构440可由开口400内的接合球及自接合球延伸至外部元件420的接线所构成。再者，外部导电结构440可包括金或其他适合的导电材料。 [0077] 在一实施例中，外部导电结构440的最高部分低于第一基底100的上表面100a。在其他实施例中，外部导电结构440的最高部分可突出于第一基底100的上表面100a。 [0078] 接着，可通过模塑成型(molding)制程或沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在外部元件420及独立的晶片封装体上形成选择性的封装层460，其可覆盖外部导电结构440及一部分的第一基底100，或可还延伸至第一基底100上表面100a上，以于感测区或元件区110上方形成一扁平化接触表面。此处仅绘示出封装层460于感测区或元件区110上方形成扁平化接触表面的实施例作为范例说明。在本实施例中，封装层460可由形塑材料或密封材料所构成。 [0079] 根据本发明的上述实施例，由于在晶片内形成电性连接至导电垫的硅通孔电极，且将硅通孔电极中的重布线层自晶片的非有源面横向延伸至突出于晶片的侧壁，因此晶片的外部电性连接路径自晶片的内部经由晶片的非有源面而延伸至晶片的外侧，进而能够避免由于在有源面上沉积过多膜层造成感测敏感度降低的问题。举例来说，当晶片封装体内具有感光元件时，本发明的上述实施例能够增加感测区或元件区的光线穿透率，进而提升晶片封装体的感测敏感度。 [0080] 再者，由于本发明实施例的重布线层横向突出于晶片的侧壁，因此用以将晶片与外部元件彼此电性连接的外部导电结构(例如，打线)可形成于晶片的外侧，而非晶片的有源面上，使得晶片封装体的尺寸能够进一步缩小。 |
||||||
QQ群二维码
意见反馈
意见反馈