电子装置、物理量传感器、压力传感器以及高度计 |
|||||||
| 申请号 | CN201510784746.0 | 申请日 | 2015-11-16 | 公开(公告)号 | CN105600735A | 公开(公告)日 | 2016-05-25 |
| 申请人 | 精工爱普生株式会社; | 发明人 | 田中信幸; | ||||
| 摘要 | 本 发明 提供 电子 装置、物理量 传感器 、 压 力 传感器 以及高度计。电子装置以及物理量传感器具有优异的可靠性，此外， 压力传感器 、高度计、电子设备以及移动体具备所涉及的电子装置。本发明的物理量传感器(1)具备： 基板 (2)；压敏 电阻 元件(5)，其被配置于基板(2)的一面侧；壁部，其以在俯视观察基板(2)时包围压敏电阻元件(5)的方式而被配置在基板(2)的一面侧；顶部，其相对于壁部而被配置于与基板相反的一侧，并同壁部一起构成空洞部(S)，在以横切壁部的剖面进行观察时，所述壁部具有绝缘层(631)和配线层(62、64)，配线层(62、64)以相互协同的方式包围绝缘层(631)，并且与绝缘层(631)相比，相对于能够对绝缘层(631)进行蚀刻的蚀刻液的耐性较高。 | ||||||
| 权利要求 | 1.一种电子装置，其特征在于，具备： |
||||||
| 说明书全文 | 电子装置、物理量传感器、压力传感器以及高度计技术领域背景技术[0002] 已知一种电子装置，其具有使用半导体制造工艺而形成的空洞部(例如，参照专利文献1)。作为这种电子装置的一个示例，例如可列举出专利文献1所涉及的电子装置，该电子装置包括基板、被设置于基板上的MEMS(Micro Electro Mechanical System：微机电系统)结构体、覆盖结构体，覆盖结构体具有包围壁、第一覆盖层和第二覆盖层，通过包围壁、第一覆盖层、第二覆盖层以及基板而划分形成了配置有MEMS结构体的空洞部。 [0004] 专利文献1：日本特开2012-96316号公报 发明内容[0005] 本发明的目的在于提供一种具有优异的可靠性的电子装置以及物理量传感器，另外提供具备所涉及的电子装置的压力传感器、高度计、电子设备以及移动体。 [0006] 这样的目的通过下述的本发明来实现。 [0007] 应用例1 [0008] 本发明的电子装置的特征在于，具备：基板；功能元件，其被配置在所述基板的一面侧；壁部，其以在俯视观察所述基板时包围所述功能元件的方式而被配置在所述基板的所述一面侧；顶部，其相对于所述壁部而被配置在与所述基板相反的一侧，并同所述壁部一起构成内部空间，所述壁部具有绝缘层和多个耐蚀层，多个所述耐蚀层与所述绝缘层相比相对于能够对所述绝缘层进行蚀刻的蚀刻液的耐性较高，在进行与所述基板交叉的方向的剖视观察时，多个所述耐蚀层相互连接并被配置在所述绝缘层的周围。 [0009] 根据这种电子装置，由于多个耐蚀层相互连接并包围绝缘层，从而能够减少由于在形成内部空间时所使用的蚀刻液而使壁部(特别是绝缘层)被蚀刻的情况。由此，能够提供具有优异的可靠性的电子装置。 [0010] 应用例2 [0011] 在本发明的电子装置中，优选为，多个所述耐蚀层在所述剖视观察时具有第一耐蚀层和第二耐蚀层，所述第二耐蚀层相对于所述第一耐蚀层在两处被连接并同所述第一耐蚀层一起包围所述绝缘层。 [0012] 由此，能够通过第一耐蚀层以及第二耐蚀层这两层来包围绝缘层。 [0013] 应用例3 [0014] 在本发明的电子装置中，优选为，所述第一耐蚀层具有：固定部，其被固定在所述基板上；第一凸缘部，其从所述固定部向所述内部空间侧延伸并与所述基板分离；第二凸缘部，其从所述固定部向与所述内部空间相反的一侧延伸并与所述基板分离，所述第二耐蚀层具有：第一连接部，其与所述第一凸缘部连接；第二连接部，其与所述第二凸缘部连接。 [0015] 由此，能够减小壁部的与基板相反的一侧的高低差。因此，能够提高构成壁部以及顶部的各层的紧贴性，从而有效地减少内部空间的气密性的降低。此外，能够提高通过蚀刻而形成内部空间时所使用的掩膜的紧贴性，其结果为，能够减少非本意的蚀刻。 [0016] 应用例4 [0017] 在本发明的电子装置中，优选为，所述耐蚀层包含金属。 [0019] 应用例5 [0021] 铝即使在金属之中也是与半导体制造工艺的亲和性较高的金属。因此，通过使耐蚀层包含铝，从而能够较简单地形成高精度的壁部。 [0022] 应用例6 [0023] 在本发明的电子装置中，优选为，所述绝缘层包含氧化硅。 [0024] 氧化硅(SiO2)具有绝缘性，适合作为牺牲层的材料。因此，能够比较简单地形成高精度的壁部以及内部空间。 [0025] 应用例7 [0027] 由此，能够实现可对压力进行检测的电子装置(物理量传感器)。 [0028] 应用例8 [0030] 由此，能够提高压力的检测灵敏度。 [0031] 应用例9 [0032] 本发明的物理量传感器的特征在于，具备本发明的电子装置，其中，所述功能元件为被配置于所述隔膜部的一面侧的传感器元件。 [0033] 由此，能够提供具有优异的可靠性的物理量传感器。 [0034] 应用例10 [0035] 本发明的压力传感器的特征在于，具备本发明的电子装置。 [0036] 由此，能够提供具有优异的可靠性的压力传感器。 [0037] 应用例11 [0038] 本发明的高度计的特征在于，具备本发明的电子装置。 [0039] 由此，能够提供具有优异的可靠性的高度计。 [0040] 应用例12 [0041] 本发明的电子设备的特征在于，具备本发明的电子装置。 [0042] 由此，能够提供具有优异的可靠性的电子设备。 [0043] 应用例13 [0044] 本发明的移动体的特征在于，具备本发明的电子装置。 [0046] 图1为表示本发明的实施方式所涉及的物理量传感器(电子装置)的剖视图。 [0047] 图2为表示图1所示的物理量传感器的压敏电阻元件(传感器元件)的配置的俯视图。 [0048] 图3为用于对图1所示的物理量传感器的作用进行说明的图，(a)为表示加压状态的剖视图，(b)为表示加压状态的俯视图。 [0049] 图4为图1所示的物理量传感器的局部放大剖视图。 [0050] 图5为表示图1所示的物理量传感器的制造工序的图。 [0051] 图6为表示图1所示的物理量传感器的制造工序的图。 [0052] 图7为表示图1所示的物理量传感器的制造工序的图。 [0053] 图8为表示本发明的压力传感器的一个示例的剖视图。 [0054] 图9为表示本发明的高度计的一个示例的立体图。 [0055] 图10为表示本发明的电子设备的一个示例的主视图。 [0056] 图11为表示本发明的移动体的一个示例的立体图。 具体实施方式[0057] 以下，基于附图所示的各实施方式，对本发明的电子装置、物理量传感器、压力传感器、高度计、电子设备以及移动体进行详细说明。 [0058] 1.物理量传感器 [0059] 图1为表示本发明的实施方式所涉及的物理量传感器的剖视图，图2为表示图1所示的物理量传感器的压敏电阻元件(传感器元件)的配置的俯视图。图3为用于对图1所示的物理量传感器的作用进行说明的图，图3(a)为表示加压状态的剖视图，图3(b)为表示加压状态的俯视图。此外，在下文中，为了便于说明，将图1中的上侧称为“上”，下侧称为“下”。 [0060] 图1所示的物理量传感器1具备：具有隔膜部20的基板2；配置于隔膜部20上的作为功能元件的多个压敏电阻元件5(传感器元件)；同基板2一起形成空洞部S(内部空间)的层叠结构体6；以及配置于基板2与层叠结构体6之间的中间层3。 [0061] 以下，依次对构成物理量传感器1的各部进行说明。 [0062] 基板 [0063] 基板具有：半导体基板21；设置于半导体基板21的一面上的绝缘膜22；以及设置在绝缘膜22的与半导体基板21相反的一侧的面上的绝缘膜23。 [0064] 半导体基板21为，依次层叠有由单晶硅构成的硅层211(处理层(handle layer))、由硅氧化膜构成的氧化硅层212(盒层(BOX layer))、由单晶硅构成的硅层213(装置层(device layer))而形成的SOI(Silicon On Insulator,绝缘体上硅)基板。另外，半导体基板21并不局限于SOI基板，例如，也可以是单晶硅基板等其他半导体基板。 [0065] 绝缘膜22例如为硅氧化膜，具有绝缘性。另外，绝缘膜23例如为硅氮化膜，具有绝缘性，并且还具有相对于含有氟酸的蚀刻液的耐性。在此，在半导体基板21(硅层213)与绝缘膜23(硅氮化膜)之间存在绝缘膜22(硅氧化膜)，由此能够通过绝缘膜22来缓解绝缘膜23成膜时所产生的应力向半导体基板21传递的现象。另外，绝缘膜22在半导体基板21以及其上方形成半导体电路的情况下，能够作为元件间分离膜来使用。此外，绝缘膜22、23并不局限于前述的构成材料，另外，也可以根据需要而省略绝缘膜22、23中的任一方。 [0066] 在这样的基板2的绝缘膜23上配置有被实施了图案形成的中间层3。该中间层3以在俯视观察时包围隔膜部20的周围的方式而被形成，在中间层3的上表面与基板2的上表面之间且在隔膜部20的中心侧(内侧)形成相当于中间层3的厚度量的高低差部。由此，当隔膜部20通过受压而发生了挠曲变形时，能够使应力向隔膜部20的与阶梯部之间的边界部分集中。因此，通过在所涉及的边界部分(或者其附近)配置压敏电阻元件5，从而能够提高检测灵敏度。 [0067] 该中间层3例如由单晶硅、多晶硅(polyslicon)或者非晶体硅构成。另外，中间层3例如可以向单晶硅、多晶硅(polyslicon)或者非晶体硅中掺杂(扩散或者注入)磷、硼等杂质来构成。在该情况下，由于中间层3具有导电性，因此例如当在空洞部S的外侧，于基板2上形成MOS晶体管的情况下，能够将中间层3的一部分作为MOS晶体管的栅电极而使用。另外，还能够将中间层3的一部分作为配线而使用。 [0068] 在这样的基板2上设置有与周围的部分相比为薄壁且通过受压而发生挠曲变形的隔膜部20。隔膜部20通过在半导体基板21的下表面设置有底的凹部24而被形成。即，隔膜部20被构成为包括在基板2的一面开口的凹部24的底部。该隔膜部20的下表面成为受压面25。 在本实施方式中，如图2所示，隔膜部20具有正方形(矩形)的俯视形状。 [0069] 在本实施方式的基板2中，凹部24贯穿硅层211，隔膜部20由氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这四层构成。在此，如后文所述，氧化硅层212能够在物理量传感器1的制造工序中在通过蚀刻而形成凹部24时被用作蚀刻停止层，从而能够减少隔膜部 20的厚度在每个制品中的偏差。 [0070] 另外，凹部24也可以不贯穿硅层211，从而隔膜部20由硅层211的薄壁部、氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这五层构成。 [0071] 压敏电阻元件(功能元件) [0072] 如图1所示，多个压敏电阻元件5分别被形成于隔膜部20的空洞部S侧。在此，压敏电阻元件5被形成在半导体基板21的硅层213中。 [0073] 如图2所示，多个压敏电阻元件5由配置在隔膜部20的外周部的多个压敏电阻元件5a、5b、5c、5d构成。 [0074] 对应于在从基板2的厚度方向俯视观察(以下，仅称为“俯视观察”)时呈四边形的隔膜部20的四条边，而分别配置压敏电阻元件5a、压敏电阻元件5b、压敏电阻元件5c、压敏电阻元件5d。 [0075] 压敏电阻元件5a沿着与隔膜部20的对应的边垂直的方向延伸。而且，在压敏电阻元件5a的两端部电连接有一对配线214a。同样，压敏电阻元件5b沿着与隔膜部20的对应的边垂直的方向延伸。而且，在压敏电阻元件5b的两端部电连接有一对配线214b。 [0076] 另一方面，压敏电阻元件5c沿着与隔膜部20的对应的边平行的方向延伸。而且，在压敏电阻元件5c的两端部电连接有一对配线214c。同样，压敏电阻元件5d沿着与隔膜部20的对应的边平行的方向延伸。而且，在压敏电阻元件5d的两端部，电连接有一对配线214d。 [0077] 另外，在下文中，将配线214a、214b、214c、214d统称为“配线214”。 [0078] 这样的压敏电阻元件5以及配线214分别由例如掺杂(扩散或者注入)了磷、硼等杂质的硅(单晶硅)构成。在此，配线214中的杂质的掺杂浓度高于压敏电阻元件5中的杂质的掺杂浓度。此外，配线214也可以由金属构成。 [0079] 此外，多个压敏电阻元件5例如被构成为，自然状态下的电阻值彼此相等。 [0080] 以上所说明的压敏电阻元件5通过配线214等而构成了桥接电路(惠斯通桥接电路)。在该桥接电路上连接有供给驱动电压的驱动电路(未图示)。而且，在该桥接电路中，作为与压敏电阻元件5的电阻值相对应的信号(电压)被输出。 [0081] 层叠结构体 [0082] 层叠结构体6以在其与前述的基板2之间划分形成空洞部S的方式而形成。在此，层叠结构体6被配置在隔膜部20的压敏电阻元件5侧，并同隔膜部20(或者基板2)一起划分形成(构成)空洞部S(内部空间)。 [0083] 该层叠结构体6具有：以在俯视观察时包围压敏电阻元件5的方式而被形成于基板2上的层间绝缘膜61；被形成于层间绝缘膜61上的配线层62；被形成于配线层62以及层间绝缘膜61上的层间绝缘膜63；被形成于层间绝缘膜63上且具有具备多个细孔642(开孔)的覆盖层641的配线层64；被形成于配线层64以及层间绝缘膜63上的表面保护膜65；以及被设置在覆盖层641上的密封层66。 [0084] 层间绝缘膜61、63分别由例如硅氧化膜构成。此外，配线层62、64以及密封层66分别由铝等金属构成。此外，密封层66密封覆盖层641所具有的多个细孔642。此外，表面保护膜65以依次层叠作为硅氧化膜的SiO2层651以及作为硅氮化膜的SiN层652的方式而被构成。在此，SiN层652主要具有表面保护的功能，SiO2层651主要具有提高与SiN层652之间的紧贴性与平坦性的功能。 [0085] 在这样的层叠结构体6中，由除覆盖层641以外的配线层62以及配线层64构成的结构体同作为层间绝缘膜63的一部分的绝缘层631一起构成了，以在俯视观察时包围压敏电阻元件5的方式而被配置在基板2的一面侧的“壁部”(护圈)。此外，覆盖层641相对于该壁部而被配置于与基板2相反的一侧，并构成了同壁部一起构成空洞部S(内部空间)的“顶部”。另外，对于壁部以及与此相关的事项，将在后文中详细叙述。 [0086] 此外，这样的层叠结构体6能够使用CMOS工艺之类的半导体制造工艺而形成。另外，可以在硅层213上及其上方制造半导体电路。该半导体电路具有MOS晶体管等有源元件、其他根据需要而形成的电容器、电感器、电阻、二极管、配线(包括与压敏电阻元件5连接的配线)等电路要素。 [0087] 通过基板2与层叠结构体6而划分形成的空洞部S为密闭的空间。该空洞部S作为压力基准室而发挥功能，所述压力基准室成为物理量传感器1进行检测的压力的基准值。在本实施方式中，空洞部S处于真空状态(300Pa以下)。通过将空洞部S设为真空状态，能够将物理量传感器1作为以真空状态为基准而检测压力的“绝对压力传感器”来使用，从而提高了其便利性。 [0088] 但是，空洞部S也可以不是真空状态，而是大气压，也可以是气压低于大气压的减压状态，还可以是气压高于大气压的加压状态。此外，可以向空洞部S充入氮气、稀有气体等惰性气体。 [0089] 以上，对于物理量传感器1的结构进行了简单说明。 [0090] 这种结构的物理量传感器1中，如图3(a)所示，隔膜部20根据隔膜部20的受压面25所受到的压力P而发生变形，由此，如图3(b)所示，压敏电阻元件5a、5b、5c、5d发生变形，从而压敏电阻元件5a、5b、5c、5d的电阻值发生变化。伴随于此，压敏电阻元件5a、5b、5c、5d所构成的桥接电路的输出发生变化，基于该输出，能够求出由受压面25受到的压力的大小。 [0091] 更具体地说，在产生前述的隔膜部20的变形之前的自然状态下，例如，在压敏电阻元件5a、5b、5c、5d的电阻值彼此相等的情况下，压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积相等，桥接电路的输出(电位差)为零。 [0092] 另一方面，当产生前述的隔膜部20的变形时，如图3(b)所示，压敏电阻元件5a、5b将产生沿着其长边方向的压缩变形以及沿着宽度方向的拉伸变形，并且压敏电阻元件5c、5d将产生沿其长边方向的拉伸变形以及沿其宽度方向的压缩变形。因此，当产生了前述的隔膜部20的变形时，压敏电阻元件5a、5b的电阻值与压敏电阻元件5c、5d的电阻值中的一方的电阻值增加，另一方的电阻值减少。 [0093] 通过这样的压敏电阻元件5a、5b、5c、5d的变形，将产生压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积之差，与该差相应的输出(电位差)从桥接电路被输出。基于来自该桥接电路的输出，能够求出由受压面25受到的压力的大小(绝对压力)。 [0094] 在此，当产生了前述的隔膜部20的变形时，压敏电阻元件5a、5b的电阻值与压敏电阻元件5c、5d的电阻值中的一方的电阻值增加，另一方的电阻值减少，因此能够增大压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积之差的变化，伴随于此，能够增大来自桥接电路的输出。其结果为，能够提高压力的检测灵敏度。 [0095] 如此，在物理量传感器1中，基板2所具有的隔膜部20被设置于在俯视观察时与覆盖层641重叠的位置处，并通过受压而发生挠曲变形。由此，能够实现可检测压力的物理量传感器1。此外，由于被配置于隔膜部20上的压敏电阻元件5为通过变形而输出电信号的传感器元件，因此能够提高压力的检测灵敏度。此外，由于如前文所述在俯视观察时隔膜部20的轮廓呈矩形，因此能够提高压力的检测灵敏度。 [0096] 壁部 [0097] 以下，对壁部进行详细叙述。 [0098] 图4为图1所示的物理量传感器的局部放大剖视图。 [0099] 如前文所述那样，由除覆盖层641以外的配线层62以及配线层64构成的结构体同作为层间绝缘膜63的一部分的绝缘层631一起构成了，以在俯视观察时包围压敏电阻元件5的方式而被配置于基板2的一面侧的“壁部”。如图4所示，在以横切该壁部的截面进行观察时，该壁部具有绝缘层631和以相互协同的方式包围绝缘层631的配线层62、64。 [0100] 在此，配线层62、64分别为与绝缘层631相比相对于能够对绝缘层631进行蚀刻的蚀刻液的耐性较高的“耐蚀层”。由于具有这样的耐蚀性的配线层62、64以相互协同的方式包围绝缘层631，因此各配线层62、64通过绝缘层631而有效地被加固。因此，在各配线层62、64中不易产生裂缝，从而能够减少空洞部S的气密性的降低。而且，由于多个配线层62、64以相互协同的方式包围绝缘层631，从而能够减少由于在如后文所述那样形成空洞部S时所使用的蚀刻液而使壁部(尤其是绝缘层631)被蚀刻的情况。此外，即使绝缘层631被蚀刻，也能够稳定地维持壁部的外形形状。 [0101] 在此，在以图4所示的截面进行观察时，配线层64(第二耐蚀层)与配线层62(第一耐蚀层)在两处相连接，并且在配线层64与配线层62之间夹持有绝缘层631。由此，能够通过配线层62以及配线层64这两层来包围绝缘层631。 [0102] 如果更加具体地进行说明则为，配线层62具有：固定部621，其隔着中间层3而被固定在基板2上；第一凸缘部622，其从固定部621向空洞部S侧延伸并与基板2分离；第二凸缘部623，其从固定部621向与空洞部S相反的一侧延伸并与基板2分离。 [0103] 另一方面，配线层64具有：第一连接部643，其与配线层62的第一凸缘部622连接；第二连接部644，其与配线层62的第二凸缘部连接；连结部645，其连结第一连接部643与第二连接部644，并与固定部621分离。 [0104] 根据以该方式被构成的配线层62、64，能够减小壁部的与基板2相反的一侧的高低差从而提高平坦性。因此，能够提高构成壁部以及顶部的各层的紧贴性，从而有效地减少空洞部S的气密性的降低。此外，能够提高通过蚀刻来形成空洞部S时所使用的掩膜的紧贴性，其结果为，能够减少非本意的蚀刻。 [0105] 与此相对，当假设配线层64被连接在配线层62的固定部621处时，被形成在配线层64的连接部与其他的部分之间的高低差将会受到被形成在配线层62的固定部621与第一凸缘部622或第二凸缘部623之间的高低差的影响，而被重叠性地形成为较大，其结果为，壁部的与基板2相反的一侧的高低差会变大从而平坦性会降低。因此，例如，在表面保护膜65与配线层64的紧贴性下降，并且在配线层64中产生了裂纹时，空洞部S的气密性将会降低，或者在通过蚀刻而形成空洞部S时所使用的掩膜的紧贴性将下降，从而发生非本意的蚀刻，其结果为，容易发生空洞部S的气密性的下降。 [0106] 在此，虽然作为配线层62、64的构成材料，只需与绝缘层631相比相对于能够对绝缘层631进行蚀刻的蚀刻液的耐性较高的材料即可，但优选为使用金属，并更加优选为使用铝。金属能够进行高精度的成膜，并且相对于在由硅氧化膜构成的绝缘层631的蚀刻中所使用的蚀刻液具有较高的耐性。因此，通过使配线层62、64包含金属，从而能够形成高精度的壁部。特别是，铝即使在金属中也是与半导体制造工艺的亲和性较高的金属。因此，通过使配线层62、64包含铝，从而能够比较简单地形成高精度的壁部。 [0107] 此外，优选为，绝缘层631包含氧化硅(SiO2)。氧化硅具有绝缘性，适合作为牺牲层的材料。因此，能够比较简单地形成高精度的壁部以及空洞部S。 [0108] 此外，虽然壁部的厚度(第一连接部643与第二连接部644之间的距离)不被特别限定，但优选在15um以上且20um以下。由此，能够发挥如前文所述的效果，并且降低壁部所占的容积从而实现物理量传感器1的小型化。 [0109] 物理量传感器的制造方法 [0110] 接下来，对物理量传感器1的制造方法进行简单说明。 [0111] 图5至图7为表示图1所示的物理量传感器的制造工序的图。以下，根据这些图来对物理量传感器1的制造方法进行说明。 [0112] 元件形成工序 [0113] 首先，如图5(a)所示，准备为SOI基板的半导体基板21。 [0114] 然后，通过向半导体基板21的硅层213掺杂(离子注入)磷(n型)或者硼(p型)等杂质，从而如图5(b)所示，形成多个压敏电阻元件5以及配线214。 [0115] 例如，当以+80keV进行硼的离子注入的情况下，对于压敏电阻元件5的离子注入浓度为1×1014atoms/cm2左右。另外，对于配线214的离子注入浓度多于压敏电阻元件5。例如，当以10keV进行硼的离子注入的情况下，对于配线214的离子注入浓度为5×1015atoms/cm2左右。另外，在进行前述的离子注入后，例如，以1000℃左右进行20分钟左右的退火。 [0116] 绝缘膜等形成工序 [0117] 接下来，如图5(c)所示，在硅层213上依次形成绝缘膜22、绝缘膜23以及中间层3。 [0118] 绝缘膜22、23的形成可分别通过例如溅射法、CVD(Chemical Vapor Deposition，化学气相沉积)法等来实施。中间层3例如可通过如下的方式而形成，即，通过溅射法、CVD法等而使多晶硅成膜之后，根据需要向该膜掺杂(离子注入)磷、硼等杂质，之后，通过蚀刻而进行图案形成的方式。 [0119] 层间绝缘膜和配线层形成工序 [0120] 接下来，如图5(d)所示，在绝缘膜23上形成牺牲层41。 [0121] 该牺牲层41通过后述的空洞部形成工序而被去除一部分，剩余部分成为层间绝缘膜61，并具有供配线层62贯穿的贯穿孔411。牺牲层41的形成通过如下的方式而进行，即，通过溅射法、CVD法等形成硅氧化膜，并通过蚀刻而对该硅氧化膜进行图案形成的方式。 [0122] 此外，牺牲层41的厚度不被特别限定，例如可被设为1500nm以上且5000nm以下的程度。 [0123] 接下来，如图6(a)所示，以填充被形成在牺牲层41上的贯穿孔411的方式而形成配线层62。 [0124] 配线层62的形成例如能够通过如下的方式而进行，即，通过溅射法、CVD法等而形成了同样的导体膜之后，对该导体膜进行图案形成处理的方式。虽然未进行图示，但也可以在使用铝来形成配线层62时，在实施铝的成膜之前，先在贯穿孔411的壁面上形成例如由Ti层以及TiN层构成的粘合层。此外，也可以在同样地使铝成膜之后，在该膜上形成例如由TiN层构成的防反射层。 [0125] 此外，配线层62的厚度不被特别限定，例如可被设为300nm以上且900nm以下的程度。 [0126] 接下来，如图6(b)所示，在牺牲层41上以及配线层62上形成牺牲层42。 [0127] 该牺牲层42通过后述的空洞部形成工序而被去除一部分，剩余部分成为层间绝缘膜63，并具有供配线层64贯穿的贯穿孔。牺牲层42的形成与前述的牺牲层41的形成同样通过如下的方式而进行，即，通过溅射法、CVD法等形成硅氧化膜，并通过蚀刻而对该硅氧化膜进行图案形成的方式。 [0128] 此外，牺牲层42的厚度不被特别限定，例如被设为1500nm以上且5000nm以下的程度。 [0129] 接下来，如图6(c)所示，以填充被形成在牺牲层42上的贯穿孔421、422的方式而形成配线层64。由此，牺牲层42的一部分被配线层62、64包围而形成绝缘层631。 [0130] 配线层64的形成例如能够通过如下的方式而进行，即，通过溅射法、CVD法等而形成同样的导体膜之后，对该导体膜进行图案形成处理的方式。虽然未图示，但也可以在使用铝而形成配线层64时，在实施铝的成膜之前，先在贯穿孔421、422的各壁面上形成例如由Ti层以及TiN层构成的粘合层。此外，也可以在同样地使铝成膜之后，在该膜上形成例如由TiN层构成的防反射层。 [0131] 此外，配线层64的厚度不被特别限定，例如被设为300nm以上且900nm以下的。 [0132] 通过以上的方式而形成了牺牲层41、42以及配线层62、64。另外，由这样的牺牲层41、42以及配线层62、64构成的层叠结构使用通常的CMOS工艺而形成，其层叠数根据需要而被适当设定。即，还存在根据需要而层叠更多的牺牲层或配线层的情况。 [0133] 之后，如图6(d)所示，通过溅射法、CVD法等形成表面保护膜65。由此，在后述的空洞部形成工序中的蚀刻时，能够对牺牲层41、42的成为层间绝缘膜61、63的部分进行保护。 [0134] 在此，在形成前述的具有SiO2层651以及SiN层652的表面保护膜65时，在依次同样地形成了SiO2层以及SiN层之后，通过对这些层进行图案形成从而形成SiO2层651以及SiN层652。 [0135] 另外，表面保护膜65的结构并不限定于前述的结构。作为表面保护膜65的构成材料，例如可列举出硅氧化膜、硅氮化膜、聚酰亚胺膜、环氧树脂膜等具有用于从水分、灰尘、伤害等中保护元件的耐性的膜，尤其优选为硅氮化膜。 [0136] 表面保护膜65的厚度不被特别限定，例如被设为500nm以上且2000nm以下的程度。 [0137] 空洞部形成工序 [0138] 接下来，通过去除牺牲层41、42的一部分，从而如图7(a)所示，在绝缘膜23与覆盖层641之间形成空洞部S(腔室)。由此，形成了层间绝缘膜61、63。 [0139] 空洞部S的形成通过如下的方式而进行，即，通过经由被形成于覆盖层641上的多个细孔642的蚀刻而去除牺牲层41、42的一部分的方式。在此，在作为所涉及的蚀刻而使用湿式蚀刻的情况下，从多个细孔642供给氟酸、缓冲的氟酸等蚀刻液，而在使用干式蚀刻的情况下，从多个细孔642供给氢氟酸气体等蚀刻气体。在进行这样的蚀刻时，绝缘膜23作为蚀刻停止层而发挥功能。此外，由于绝缘膜23具有相对于蚀刻液的耐性，因此还具有从蚀刻液中保护相对于绝缘膜23而靠下侧的结构部(例如，绝缘膜22、压敏电阻元件5、配线214等)的功能。 [0140] 密封工序 [0141] 接下来，如图7(b)所示，通过溅射法、CVD法等而在覆盖层641上形成由硅氧化膜、硅氮化膜、Al、Cu、W、Ti、TiN等金属膜等构成的密封层66，从而对各细孔642进行密封。由此，空洞部S被密封层66密封，从而得到层叠结构体6。 [0142] 在此，密封层66的厚度不被特别限定，例如，被设为1000nm以上且5000nm以下的程度。 [0143] 隔膜形成工序 [0144] 接下来，在根据需要而对硅层211的下表面进行了磨削之后，通过蚀刻而去除(加工)硅层211的下表面的一部分，从而如图7(c)所示，形成凹部24。由此，形成隔着空洞部S而与覆盖层641对置的隔膜部20。 [0145] 在此，在去除硅层211的下表面的一部分时，氧化硅层212作为蚀刻停止层而发挥功能。由此，能够高精度地规定隔膜部20的厚度。 [0146] 另外，作为去除硅层211的下表面的一部分的方法，既可以为干式蚀刻，也可以为湿式蚀刻等。 [0147] 通过以上的工序，能够制造出物理量传感器1。 [0148] 2.压力传感器 [0149] 接下来，对具备本发明的物理量传感器的压力传感器(本发明的压力传感器)进行说明。图8为表示本发明的压力传感器的一个示例的剖视图。 [0150] 如图8所示，本发明的压力传感器100具备物理量传感器1、对物理量传感器1进行收纳的框体101和将从物理量传感器1得到的信号运算为压力数据的运算部102。物理量传感器1经由配线103而与运算部102电连接。 [0151] 物理量传感器1通过未图示的固定单元而被固定于框体101的内侧。此外，在框体101上具有用于使物理量传感器1的隔膜部20与例如大气(框体101的外侧)连通的贯穿孔 104。 [0152] 根据这样的压力传感器100，隔膜部20经由贯穿孔104而受到压力。将该受压的信号经由配线103而向运算部发送，并运算为压力数据。该运算出的压力数据能够通过未图示的显示部(例如，个人计算机的显示器等)而进行显示。 [0153] 3.高度计 [0154] 接下来，对具备本发明的物理量传感器的高度计(本发明的高度计)的一个示例进行说明。图9为表示本发明的高度计的一个示例的立体图。 [0156] 另外，在该显示部201上能够显示当前时刻、使用者的心搏数、天气等各种信息。 [0157] 4.电子设备 [0158] 接下来，对应用了具备本发明的物理量传感器的电子设备的导航系统进行说明。图10为表示本发明的电子设备的一个示例的主视图。 [0159] 在导航系统300中具有：未图示的地图信息；从GPS(全球定位系统：Global Positioning System)取得位置信息的位置信息取得单元；利用陀螺仪传感器以及加速度传感器与车速数据的自主导航单元；物理量传感器1；以及显示预定的位置信息和行进道路信息的显示部301。 [0160] 根据该导航系统，不仅能够取得位置信息，还能够取得高度信息。例如当行驶于与一般道路在位置信息上表示大致相同的位置的高架道路时，在不具有高度信息的情况下，无法通过导航系统而判断出是在一般道路上行驶还是在高架道路上行驶，从而作为优先信息而将一般道路的信息提供给使用者。因此，在本实施方式所涉及的导航系统300中，能够通过物理量传感器1取得高度信息，从而能够对由于从一般道路进入高架道路而产生的高度变化进行检测，并向使用者提供高架道路的行驶状态下的导航信息。 [0161] 另外，显示部301成为例如液晶面板显示器、有机EL(Organic Electro-Luminescence，有机电致发光)显示器等能够实现小型且轻薄化的结构。 [0162] 另外，具备本发明的物理量传感器的电子设备并不局限于上述设备，例如，可以应用于个人计算机、移动电话、医疗器械(例如电子体温计、血压计、血糖仪、心电图计测装置、超声波诊断装置、电子内窥镜)、各种测量设备、计量仪器类(例如，车辆、飞机、船舶的计量仪器类)、飞行模拟器等中。 [0163] 5.移动体 [0164] 接下来，对应用了本发明的物理量传感器的移动体(本发明的移动体)进行说明。图11为表示本发明的移动体的一个示例的立体图。 [0165] 如图11所示，移动体400具有车身401和四个车轮402，并被构成为利用被设置在车身401中的未图示的动力源(发动机)而使车轮402旋转。在这样的移动体400中内置有导航系统300(物理量传感器1)。 [0166] 以上，虽然基于图示的各实施方式而对本发明的电子装置、物理量传感器、压力传感器、高度计、电子设备以及移动体进行了说明，但本发明并不局限于此，各部分的结构能够更换为具有相同的功能的任意的结构。此外，还可以附加其他任意的结构物。 [0167] 另外，关于被设置在一个隔膜部上的压敏电阻元件(功能元件)的数目，虽然在前述的实施方式中以四个的情况为例进行了说明，但并不局限于此，例如，可以是一个以上三个以下，或者五个以上。另外，压敏电阻元件的配置与形状等也不局限于前述的实施方式，例如，在前述的实施方式中，也可以在隔膜部的中央部配置压敏电阻元件。 [0168] 此外，虽然在前述的实施方式中，以使用压敏电阻元件以作为对隔膜部的挠曲进行检测的传感器元件的情况为例进行了说明，但作为所涉及的元件而并不局限于此，例如也可以是谐振子。 [0169] 此外，虽然在前述的实施方式中，以将本发明的电子装置应用在物理量传感器中的情况为例进行了说明，但并不局限于此，也能够在如下的各种电子装置中应用本发明，即，如上文所述那样使用半导体制造工艺而在基板上形成壁部以及顶部，并通过基板、壁部以及顶部而形成内部空间的各种电子装置，在该情况下，可以省略隔膜部。 [0170] 此外，虽然在前文所述的实施方式中，以壁部的耐蚀层的数目为两个的情况为例而进行了说明，但耐蚀层的数目并不限定于此，也可以为三个以上。在该情况下，既可以通过三个以上的耐蚀层中的任意的彼此相邻的两个耐蚀层来包围绝缘层，此外，也可以通过三个以上的耐蚀层来包围绝缘层，但从减小壁部的与基板相反的一侧的高低差的观点出发，优选为，通过包括最靠顶部侧的耐蚀层在内的多个耐蚀层来包围绝缘层。 [0171] 符号说明 [0172] 1：物理量传感器；2：基板；3：中间层；5：压敏电阻元件；5a：压敏电阻元件；5b：压敏电阻元件；5c：压敏电阻元件；5d：压敏电阻元件；6：层叠结构体；20：隔膜部；21：半导体基板；22：绝缘膜；23：绝缘膜；24：凹部；25：受压面；41：牺牲层；42：牺牲层；61：层间绝缘膜；62：配线层；63：层间绝缘膜；64：配线层；65：表面保护膜；66：密封层；100：压力传感器；101： 框体；102：运算部；103：配线；104：贯穿孔；200：高度计；201：显示部；211：硅层；212：氧化硅层；213：硅层；214：配线；214a：配线；214b：配线；214c：配线；214d：配线；300：导航系统； 301：显示部；400：移动体；401：车身；402：车轮；411：贯穿孔；421：贯穿孔；621：固定部；622： 第一凸缘部；623：第二凸缘部；631：绝缘层；641：覆盖层；642：细孔；643：第一连接部；644： 第二连接部；645：连结部；651：SiO2层；652：SiN层；P：压力；S：空洞部。 |
||||||
QQ群二维码
意见反馈
意见反馈