具有贯穿衬底通孔(TSV)衬底插塞的电容式微机械超声换能器(CMUT)

申请号 CN201480009849.3 申请日 2014-02-27 公开(公告)号 CN105073280A 公开(公告)日 2015-11-18
申请人 德克萨斯仪器股份有限公司; 发明人 P·B·约翰逊; I·O·伍感特;
摘要 一种电容式微机械超 声换能器 (CMUT)装置100包括至少一个CMUT单元100a,其包括:单晶材料的第一衬底101,第一衬底101具有包括在其上的图形化介电层的顶侧,图形化介电层包括厚介电区域106和薄介电区域107;和延伸第一衬底的整个厚度的贯穿衬底通孔(TSV)111。TSV由单晶材料形成、并且由单晶材料中的隔离区域131电气隔离,而且位于第一衬底的顶侧 接触 区域102a下方。膜层120b接合到厚介电区域并且在薄介电区域上方,以在微 机电系统 (MEMS)腔体114上方提供可移动膜。金属层161在顶侧衬底接触区域上方并且在可移动膜上方,其包括顶侧衬底接触区域到可移动膜的耦合件。
权利要求

1.一种电容式微机械超声换能器装置,即CMUT装置,其包括:
具有至少一个CMUT单元的至少一个CMUT元件,所述CMUT单元包括:
单晶材料的第一衬底,所述单晶材料具有小于0.1欧姆-厘米的电阻率,所述第一衬底具有包括在其上的图形化介电层的顶侧,所述图形化介电层包括厚介电区域和薄介电区域,并且所述第一衬底具有延伸所述第一衬底的整个厚度的贯穿衬底通孔即TSV,其中所述TSV由所述单晶材料形成,其中所述TSV通过隔离区域与所述单晶材料的周围区域电气隔离,并且所述TSV位于所述第一衬底的顶侧衬底接触区域下方;
膜层,所述膜层接合到所述厚介电区域并且在所述薄介电区域上方,以在微机电系统腔体即MEMS腔体上提供可移动膜,和
顶侧金属层,所述顶侧金属层在所述顶侧衬底接触区域上方并且在所述可移动膜上方,所述顶侧金属层包括将所述顶侧衬底接触区域耦合到所述可移动膜的部分。
2.根据权利要求1所述的装置,进一步包括在所述隔离区域中的固态介电填充物。
3.根据权利要求1所述的CMUT装置,进一步包括所述第一衬底的所述底侧表面上的图形化金属层,所述图形化金属层包括接触所述TSV的底侧的第一图形化层部分和接触所述TSV外侧的所述第一衬底的所述底侧的第二图形化层部分,其中所述第一衬底为所述CMUT单元提供第三电极,从而能够3维即3D电容式感测所述CMUT装置。
4.根据权利要求1所述的装置,其中所述单晶材料包括单晶
5.根据权利要求1所述的装置,其中所述CMUT装置包括多个所述CMUT元件,其中所述多个CMUT元件中的每个包括多个所述CMUT单元,其中所述多个CMUT元件中的每个内的所有所述可移动膜被连接在一起,以便通过接触所述TSV,所述多个CMUT元件的每个中的所述可移动膜全部都可寻址。
6.根据权利要求1所述的装置,进一步包括至少一个介电钝化层,所述介电钝化层在所述CMUT装置的顶部上,包括在所述顶侧金属层上方。
7.根据权利要求1所述的装置,其中所述膜层是接合到所述厚介电区域的真空熔化物。
8.一种形成电容式微机械超声换能器装置即CMUT装置的方法,所述CMUT装置包括具有至少一个CMUT单元的至少一个CMUT元件,所述方法包括:
形成图形化介电层,所述图形化介电层包括第一衬底的顶侧上的厚介电区域和薄介电区域,所述薄介电区域包括所述第一衬底的顶面上的顶侧衬底接触区域上方的薄介电区域,其中所述第一衬底包括单晶材料,并且其中所述单晶材料具有小于0.1欧姆-厘米的电阻率;
将第二衬底接合到所述厚介电区域以提供至少一个密封的微机电系统腔体即MEMS腔体;
使所述第二衬底变薄以降低所述第二衬底的厚度,从而提供膜层;
刻蚀所述膜层以在所述MEMS腔体上方形成可移动膜并去除所述顶侧衬底接触区域上方的所述膜层;
去除来自所述顶侧衬底接触区域上方的所述薄介电区域;
在所述顶侧衬底接触区域上方以及在所述可移动膜上方形成顶侧金属层,所述顶侧金属层包括将所述顶侧衬底接触区域耦合到所述可移动膜的迹线部分,以及从所述第一衬底的底侧表面,刻蚀以打开所述单晶材料周围的隔离沟槽,从而至少在所述顶侧衬底接触区域下方形成所述单晶材料的贯穿衬底通孔插塞即TSV插塞,所述TSV插塞与所述单晶材料的周围区域电气隔离。
9.根据权利要求8所述的方法,其中所述形成所述图形化介电层包括高压化生长工艺,即HiPOx生长工艺。
10.根据权利要求8所述的方法,进一步包括在所述第一衬底的所述底侧表面上形成图形化金属层,所述图形化金属层包括接触所述TSV的底侧的第一图形化层部分和接触所述TSV外侧的所述第一衬底的所述底侧的第二图形化层部分。
11.根据权利要求8所述的方法,进一步包括利用固态介电材料填充所述隔离沟槽。
12.根据权利要求8所述的方法,其中所述单晶材料包括单晶硅
13.根据权利要求8所述的方法,其中所述CMUT装置包括多个所述CMUT元件,其中所述多个所述CMUT元件中的每个包括多个所述CMUT单元,其中所述多个所述CMUT元件的每个中的所有所述可移动膜被连接在一起,以便通过接触所述TSV,所述多个所述CMUT元件的每个中的所述可移动膜全都可寻址。
14.根据权利要求8所述的方法,进一步包括在所述CMUT装置的顶部上沉积至少一个介电钝化层,包括在所述顶侧金属层上方。
15.根据权利要求8所述的方法,其中,所述接合包括真空熔化接合。
16.根据权利要求8所述的方法,其中所述接合所述第二衬底包括接合绝缘体上半导体衬底即SOI衬底的所述膜层,所述SOI衬底具有手柄和所述手柄和所述膜层之间的掩埋介电层,并且所述使所述第二衬底变薄包括去除所述手柄然后去除所述掩埋介电层。
17.一种形成电容式微机械超声换能器装置即CMUT装置的方法,所述CMUT装置包括具有至少一个CMUT单元的至少一个CMUT元件,所述方法包括:
形成图形化介电层,所述图形化介电层包括第一衬底的顶侧上的厚介电区域和薄介电区域,所述薄介电区域包括所述第一衬底的顶面上的顶侧衬底接触区域上方的薄介电区域,其中所述第一衬底包括单晶材料,并且其中所述单晶材料具有小于0.1欧姆-厘米的电阻率;
将绝缘体上半导体衬底即SOI衬底的膜层真空熔化接合到所述厚介电区域以提供至少一个密封的微机电系统腔体即MEMS腔体,所述SOI衬底具有掩埋介电层和与所述膜层相对的手柄;
去除所述SOI衬底的所述手柄;
刻蚀所述膜层以在所述MEMS腔体上方形成可移动膜并去除所述顶侧衬底接触区域上方的所述膜层;
去除来自所述顶侧衬底接触区域上方的所述薄介电区域;
在所述顶侧衬底接触区域上方和所述可移动膜上方形成顶侧金属层,所述顶侧金属层包括将所述顶侧衬底接触区域耦合到所述可移动膜的迹线部分,以及
从所述第一衬底的底侧表面,刻蚀以打开所述单晶材料周围的隔离沟槽,从而至少在所述顶侧衬底接触区域下方形成所述单晶材料的贯穿衬底通孔插塞即TSV插塞,所述TSV插塞与所述单晶材料的周围区域电气隔离。
18.根据权利要求17所述的方法,其中所述单晶材料包括单晶硅。

说明书全文

具有贯穿衬底通孔(TSV)衬底插塞的电容式微机械超声换

能器(CMUT)

技术领域

[0001] 公开的实施例涉及电容式微机械超声换能器(CMUT)装置及其制造方法。

背景技术

[0002] CMUT装置在医学应用中变得日益流行。例如,CMUT装置已经用来改进医学超声成像探针。CMUT装置还用来提供用于药学疗法中的高强度聚焦超声。此外,CMUT装置能够用来生成用于多种应用(包括手势感测和气流监测)的空中超声。通常直接在衬底上(即在硅晶片上)生成常规CMUT装置。例如,常常使用微机电系统(MEMS)制造技术制造常规CMUT装置,在该技术中,脱模层被蚀刻出来,留下独立(柔性)膜。通常使膜的顶部金属化以降低顶部(电极)板的电阻,并且膜随后被用作换能器以发送并接收超声信号
[0003] CMUT装置(CMUT芯片或阵列)包括一个或更多CMUT元件,并且每个CMUT元件能够包含多个CMUT单元中的一个。常规CMUT装置利用接合焊盘提供电气触点到阵列中的每个CMUT元件的顶部板,如,多个接合焊盘用于包括布置在CMUT阵列中的多个CMUT元件的CMUT装置。因为接合线被提升到接合焊盘上方,所以接合焊盘远离CMUT阵列中的CMUT元件设置以帮助封装。这种约束不仅由于互连路由线的需要而增加CMUT阵列芯片尺寸,还降低性能并且使封装过程变复杂。增加的芯片尺寸和复杂的封装过程都增加封装CMUT芯片的费用发明内容
[0004] 公开的实施例描述解决CMUT装置问题的方案,在CMUT装置问题中,连接到每个CMUT元件的顶部板的接合焊盘的常规使用被认为是大幅约束设计并增加CMUT装置的尺寸,包括CMUT元件的2维(2D)CMUT阵列。为了将接合焊盘连接到大的2D CMUT阵列(如,大于等于CMUT元件的10×10阵列)的每个CMUT元件,涉及在CMUT芯片的顶侧上大量使用互连迹线,由此增加芯片尺寸并降低CMUT性能。
[0005] 公开的实施例包括CMUT装置,其具有衬底的单晶材料(如硅)的贯穿衬底通孔(TSV)插塞以允许底侧触点通过具有单晶衬底材料的芯片连接到CMUT元件的顶部板,从而帮助2D CMUT阵列的生产。一个常规TSV工艺流程使用深衬底刻蚀(如博斯刻蚀)形成嵌入通孔,将介电内衬增加到嵌入通孔,钨(W)或(Cu)填充嵌入有内衬的TSV通孔,随后使用显示工艺暴露多个TSV。这种TSV结构要求使用多个、耗时、昂贵的工艺步骤,如深Si通孔刻蚀,以形成嵌入通孔,并且在Cu的情况下,需要厚Cu电和厚Cu膜的化学机械抛光(CMP)。
[0006] 公开的方法利用单晶材料(如单晶硅衬底)作为多个TSV的导电材料。因此,用于形成TSV的常规厚Cu电镀和Cu CMP步骤省略。仅保留深衬底(如硅刻蚀、如博斯刻蚀)以形成所公开的TSV,简化CMUT制造工艺。附图说明
[0007] 图1A是描述根据一个示例实施例的示为具有单个CMUT单元的CMUT元件的一个示例CMUT装置的俯视图。
[0008] 图1B是描述图1A中所示的沿着所示剖切线A-A'的示例CMUT装置/元件/单元的截面图。
[0009] 图2A-2G是示出根据一个示例实施例形成CMUT装置的一个示例方法的处理进程的横截面图。
[0010] 图3是描述根据一个示例实施例的包括多个CMUT元件的一个示例性CMUT装置的俯视图,其中,每个CMUT元件包括耦合在一起的多个图1A和图1B中所示的CMUT单元。

具体实施方式

[0011] 电容式微机械超声换能器(CMUT)传感器单元实体是CMUT传感器单元。多个CMUT传感器单元能够并联连接(例如,利用电气上常见的可移动膜120b)以形成CMUT元件。CMUT元件能够具有任意数量(大于等于1)的CMUT单元。通常,元件中的CMUT单元越多,元件响应于给定激励能够生成的超声输出压越大。CMUT阵列(装置/芯片)能够具有任意数量的CMUT元件。各个CMUT元件的电极中的其中一个电极(如顶部电极)能够彼此电气隔离以允许每个CMUT元件独立连接以便被单独可寻址。如本文所述,针对CMUT元件中的每个CMUT单元,使用电气上常见的可移动膜120b允许每个元件中的所有单元由单个TSV寻址。
[0012] 图1A示出根据一个示例性实施例、被示为具有单个CMUT单元100a的CMUT元件的一个示例CMUT装置100,其中沿着剖切线A-A'提供下文描述的图1B以及图2A-2G中所示的截面描述。CMUT单元100a包括单晶材料(如,大体积单晶硅或单晶衬底上的硅外延层)的第一衬底101,其具有顶侧102和底侧103。
[0013] 如图1B所示,顶侧102包括在其上的图形化介电层,其包括厚介电区域106和薄介电区域107。贯穿衬底通孔(TSV)111延伸第一衬底101的整个厚度到达第一衬底101的底侧103。TSV 111由第一衬底101的单晶材料形成,并且由隔离区域(如沟槽环)131电气隔离,其中隔离区域将TSV 111与单晶材料的周围区域电气隔离。TSV 111位于第一衬底101的顶侧接触区域102a下方。
[0014] 示为SOI衬底115(图2A中所示)的第二衬底的膜层120接合(如真空接合或真空熔化接合)到厚介电区域106并在第一衬底101的薄介电区域107上方,以在所示MEMS腔体114上方提供可移动膜120b。图形化顶侧金属层(如AlCu)161在顶侧衬底接触区域102a上方以及在可移动膜120b上方,图形化顶侧金属层161包括将顶侧接触区域102a耦合到可移动膜120b的部分161c和在可移动膜120b上方的部分161b。
[0015] 第一衬底101能够包括单晶硅或单晶硅上的外延硅。第一衬底101通常具有小于或等于0.1Ω-cm的电阻率并且能够被p型或n型掺杂。CMUT单元100a示出包括第一衬底101的底侧103上的图形化背侧金属层167,其包括接触TSV 111的底侧的第一图形化层部分167a(以提供第一电极触点到可移动顶板)和接触TSV 111外侧的第一衬底101的底侧
103的第二图形化层部分167b,以提供第二固定电极触点。没有顶侧触点,因此,CMUT装置
100也不需要接合焊盘。
[0016] 注意,能够调节CMUT装置厚度和尺寸以适应具体应用。例如,用于以180kHz运行的空中超声应用的典型示例尺寸是:CMUT单元具有直径为1.12mm的可移动膜120b、板宽为1.32mm的图形化顶侧金属层161(CMUT单元100a的侧面上的顶侧金属层161的100μm板重叠)和厚度为14μm的可移动膜120b。
[0017] 作为一种SOI衬底的一种替代,为了降低费用,第二衬底能够包括标准的硅体衬底材料,其能够被接合到第一衬底101的厚介电区域106。在此实施例中,在接合之后,通过背面研磨(backgrind)以及抛光能够将第二衬底材料变薄以达到期望目标膜厚度(如14μm±5μm厚)。
[0018] 图2A-2G示出根据一个示例实施例形成CMUT装置的示例方法在制造的不同阶段期间的步骤。虽然所描述的CMUT装置被形成具有包含单个CMUT传感器单元的单个元件,如上所公开的CMUT装置可以被形成具有多个CMUT元件,其每个具有一个或更多CMUT单元以形成CMUT阵列(参考下列图3所述)。
[0019] 图2A示出CMUT装置的一个示例实施例,该CMUT装置具有包含单个CMUT单元100a的单个CMUT元件。能够使用用于形成所公开的CMUT装置的其他技术,而不偏离本公开的范围,包括,形成包括多个所公开的CMUT元件的CMUT装置。CMUT元件内的若干CMUT单元能够通过与给定CMUT元件中的CMUT单元的可移动膜120b耦合在一起而并联连接,以便提高给定区域上的输出压力。并联连接CMUT单元降低阻抗(用于驱动的)。CMUT元件能够彼此电气隔离以独立地用于帮助波束控制或改善大的区域上的空间分辨率。人们也能够差分地驱动/感测CMUT单元以改善共模信号或消除制造非对称性。
[0020] 厚介电区域106(如包括化硅层)被提供在第一衬底101的顶侧102上。第一衬底101通常能够包括任意单晶衬底材料,包括硅基衬底或其他衬底。第一衬底101提供低衬底电阻率(小于等于0.1Ω-cm),如约为0.01Ω-cm。
[0021] 在一个具体实施例中,为了形成厚介电区域106,使用高压氧化(HiPOx)工艺形成厚度达4.5μm到5.5μm的厚氧化硅层。HiPOx的使用有助于厚的热氧化层快速生长并且大致提供通常小于1%的芯片两端的良好厚度控制。针对原始的第一衬底101(如大量单晶硅晶片),HiPOx工艺条件的一个具体示例设置包括25大气压力下、1,000℃的温度、置于蒸汽中达9.5小时,以及随后在该工艺中刻蚀对齐标记用于光刻
[0022] 可选地,厚介电区域106还可以包括常规热生长的二氧化硅,如使用区域性硅片氧化(LOCOS)工艺,其中,通常使用氮化硅作为氧化或沉积的介电层(包括氧化硅或其他介电材料)的掩膜,在硅晶片上的选择区域(这里是厚介电区域106)中形成二氧化硅。然而,利用常规氧化的LOCOS方法通常将不产生5μm厚(或更厚)的氧化层,并且沉积的介电(如氧化)膜通常将不能提供芯片两端的小于1%的厚度控制。
[0023] 通常存在的衬底供应商的激光标号能够用于确保最小表面污染或粗糙度,这将有助于后续晶片接合步骤。之后能够进行前侧对齐标记的掩膜和刻蚀。去胶和预清洗工艺能够有助于确保厚介电区域106的平滑表面,厚介电区域106的平滑表面随后在将SOI衬底(如晶片)115的膜层120接合到厚介电区域106的平滑表面的工艺中使用。
[0024] 第一掩膜级“CELLETCH”使用厚的光刻胶以支持随后刻蚀通过厚介电区域106(如厚的氧化硅层),以首先开始在晶片上针对每个CMUT阵列/芯片限定至少一个刻蚀的单个单元CMUT元件。非聚合的等离子刻蚀能够用于刻蚀厚介电区域106的第一部分,以便在厚介电区域106包括氧化硅并具有约5μm到5.3μm的厚度时,刻蚀约4.65μm的氧化硅。-80°的侧壁倾斜是基本令人满意的并且能够从自然抗蚀剂侵蚀实现。等离子刻蚀之后剩余的厚介电区域106部分(如0.5μm氧化硅)能够通过湿式蚀刻移除,其中湿式蚀刻提供相对于衬底材料(如Si)的刻蚀选择性以避免损坏第一衬底101的顶侧102。
[0025] 第一衬底101(如晶片)的顶侧102的约50%在厚介电区域106的刻蚀期间将基本是打开的(暴露的)。抗蚀剂随后被去除(如湿式去除工艺)。接着是适当的预氧化清洗,在氧化步骤中,能够生长薄的(如0.3μm)CMUT单元氧化层。
[0026] 图2A示出在SOI衬底(如晶片)115接合之后的工艺中的CMUT装置,SOI衬底115包括手柄(如晶片)116、掩埋介电层117(本领域中通常被称为“掩埋氧化层”或“(BOX)层”)和膜层120(如,本领域中通常被称为“有源层”)。膜层120被接合到第一衬底101的厚介电区域106。
[0027] 为牺牲层(sacrificial)的手柄116表示由任意适合材料(一种或更多种)形成的任意适合的半导体晶片,如无掺杂或轻掺杂的(n或p掺杂)硅。也为牺牲层的掩埋介电层117能够是的任意适合层(一层或更多层)的电绝缘材料(一种或更多种),如氧化硅层。膜层120表示任意适合层(一层或更多)的衬底材料(一种或更多种),如掺杂单晶硅。在具体实施例中,手柄116表示具有约5到10Ω-cm的电阻的硅晶片,掩埋介电层117表示氧化硅层,其厚度约为1.5到2.5μm,以及膜层120表示具有约5Ω-cm的电阻、约
14μm±5μm的厚度的掺杂硅。出于单元或元件之间的互连目的,膜层120能够包括其上的金属层,其致使提供低电阻率路径的通道。
[0028] 对于CMUT装置/芯片包括多个CMUT元件(CMUT阵列)的实施例,对于每个CMUT元件中的所有CMUT单元,膜层120将基本是电气共用的。每个CMUT元件能够具有单独/唯一的顶部板,其包括与元件电气连接的多个可移动膜120b,其中,元件能够通过专用TSV电气连接到第一衬底101的底侧103。每个CMUT元件的顶部板的低电阻率能够通过在膜层120上的后续金属沉积和如下所述的图形化工艺步骤提供。能够使用包括清洗和等离子预处理的适当、已知的接合过程。
[0029] 接合能够包括真空熔化晶片接合。对于真空熔化晶片接合(如本领域公知的),确保良好晶片接合的属性包括平滑的接合表面,其具有通常小于3A的表面粗糙度。生长的热氧化衬底和硅衬底基本满足此要求。在接合之前,表面能够在75℃或80℃,用RCA清洗(称为SC-1)处理达10分钟,其中,SC代表标准清洗,利用ΝΗ4ΟΗ(氢氧化铵)+H202(过氧化氢)+H20()的1:1:5溶液。第二RCA清洗步骤是在25℃的HF+H20的1:50的溶液中的短时间浸入,以便移除薄的氧化层和一部分离子污染物。在75或80℃,利用HC1+H202+H20的1:1:6的溶液,执行第三及最后步骤RCA清洗(称为SC-2)。此处理有效去除金属(离子)污染物的残留痕迹。接着能够进行N2等离子体活化和DI水冲洗。真空接合通常在小5
于8x 10mbar的压力下执行。作为最后一步,接合的表面在N2中退火达若干小时,如4小时、1050℃的N2退火。
[0030] 随后,手柄116在接合之后被去除,如通过将手柄116背面研磨成约150μm的接线柱背面研磨目标,在背面研磨之后和湿式刻蚀背面研磨之后剩余的手柄之前,执行第二4小时1050℃退火,并且随后,湿式刻蚀剩余的手柄。当手柄116包括硅时,背面研磨之后剩余的手柄能够以湿式硅刻蚀的方式被刻蚀,如使用氢氧化物(如KOH或TMAH),停止在掩埋介电层117上。掩埋介电层117随后被去除,如通过湿式刻蚀(如针对包括氧化硅的掩埋氧化层的湿式氧化层刻蚀),停止在膜层120上。
[0031] 掩膜并刻蚀可移动膜(如硅板)120b去除对齐标记上的膜层120,以重新打开对齐标记并进行合适对齐以用于后续工艺步骤。因为膜层120通常是用于刻蚀的相对厚的层(如约14μm厚),在膜层120的刻蚀期间,博斯刻蚀能够补偿抗蚀剂侵蚀。正如本领域所知的,博斯工艺(还被称为脉冲式或时间多路复用式刻蚀)在两个模式/阶段之间重复替换以实现几乎垂直的刻蚀结构。
[0032] 图2B示出掩膜级“PLATESI”(掩膜#2)之后的处理中的CMUT装置,该级使用光刻胶(抗蚀剂)217刻蚀膜层120以限定至少一个可移动膜120b(如Si单晶膜),从而分离具有多个CMUT元件的CMUT装置的CMUT元件并从顶侧接触区域102a移除膜层120,顶侧接触区域102a随后将成为TSV 111的部分。这种掩膜级还能够用于去除顶侧接触区域102a上方的薄介电区域107。膜层120的刻蚀停止在厚介电区域106上并且在顶侧接触区域102a上方打开洞(孔)212。具有短周期的博斯刻蚀能够用来最小化侧壁扇形化。刻蚀应当被配置为不是凹角的。随后,针对PLATESI掩膜级,使用抗蚀剂217刻蚀顶侧接触区域102a上方的薄介电区域107。可移动膜120b外部的厚介电区域106将仅通过刻蚀薄介电区域107而变薄~0.3μm(对于~0.3μm厚的薄介电区域107)。
[0033] 抗蚀剂217随后被去除。顶侧金属层161(如0.5μm厚的AlCu金属层)随后被沉积。顶侧金属层161将为可移动膜120b的顶部提供金属化并提供连接到顶侧接触区域102a的迹线以接触随后形成的TSV的顶侧。预溅射刻蚀能够确保顶侧金属层161和可移动膜120b之间的良好电接触以及到顶侧接触区域102a的良好电接触。例如,在添加顶侧金属层161之前,顶侧接触区域102a上方增加约 的TiW能够有助于确保到随后形成的TSV的良好接触。
[0034] 图2C示出掩膜级“ALTOP”(掩膜#3)的处理中的CMUT装置,该级使用抗蚀剂219限定/图形化CMUT单元(一个或更多个)上方的顶侧金属层161(如AlCu)。用于抗蚀剂219的厚的抗蚀剂将有助于可移动膜120b上方的步骤覆盖。所示ALTOP CD比可移动膜120b尺寸更小。能够使用抗蚀剂219中的开口从场区湿式刻蚀顶侧金属层161。抗蚀剂219随后被去除。
[0035] 图2D示出沉积介电钝化层168(如在一个具体实施例中,约0.2μm等离子原硅酸四乙酯(TEOS)衍生的氧化硅层,接着是0.2μm等离子氮化物钝化层)之后的工艺中的CMUT装置。根据CMUT装置应用,用于介电钝化层168堆叠的更厚的层可以是有益的。随后,可以执行最终合金,如在400℃、在N2+H2中。
[0036] 可选地,临时晶片(载体晶片)能够被接合到处理中的CMUT晶片,并且CMUT晶片从它的底侧103开始变薄(如背面研磨),如从约725μm达到约~400μm的接线柱背面研磨厚度。在后续处理操作期间,400μm目标厚度将仍基本进行合适晶片处理。如果第一衬底101未被背面研磨或变薄,能够增加步骤以去除其上的所有底侧(如介电)膜(一个或更多)。
[0037] 图2E示出将背侧金属层167(如在一个具体实施例中,)沉积在第一衬底101的底侧103上之后的工艺中的CMUT装置。
第一衬底101的底侧103应当在背侧金属沉积之前清洗。 的预溅射刻蚀能够用于背侧清洗。
[0038] 图2F示出掩膜级“TSVDEF”(掩膜#4)之后的处理中的CMUT装置,该级使用抗蚀剂221保护将会是TSV 111和衬底(晶片)背侧触点的区域上方的背侧金属层167并接着刻蚀隔离区域131(如沟槽环)通过背侧金属层167和第一衬底101的整个厚度,停止在厚的介电层106上,从而电气隔离并限定每个TSV,如图2F中所示的TSV 111。能够放宽设计规则以便能够有助于背侧对齐。从图2F中所示的处理中的CMUT结构去除抗蚀剂221之后,得到上述描述的图1B中所示的CMUT装置100。
[0039] 背侧金属层(如TiNiAg)167能够被湿式刻蚀。博斯刻蚀能够用来刻蚀第一衬底101的单晶材料(如硅)以完成隔离区域131,如50μm宽的Si沟槽用于硅第一衬底101以电气隔离每个TSV。这种刻蚀将停止在第一衬底101的顶侧102上方的厚介电层106上。
隔离区域131(如沟槽)两端的击穿电压将基本大于3ν/μm的宽度,从而针对50μm宽的沟槽提供150V。
[0040] 隔离区域131(如沟槽)能够被打开或者能够填充介电材料。抗蚀剂221随后被去除。随后,CMUT晶片能够切成(单片化)多个CMUT装置芯片,每个包括一个或更多CMUT元件,如一个示例性CMUT装置(CMUT阵列)包括多个CMUT元件,如CMUT元件中的每个包括图1A和图1B中所示的多个CMUT单元100a,其具有电气共用可移动膜120b(顶部电极)。CMUT装置/芯片能够被朝上接合,如接合在控制芯片上。
[0041] 图2G示出CMUT装置280,其包括具有在隔离区域131(如沟槽)中的可选固态介电填充物246的CMUT单元280a。用于固态介电填充物246的示例材料能够包括苯并环丁烯(BCB)、聚苯并恶唑(PBO)、聚酰亚胺,或者模塑料材料(如环氧树脂),能够将隔离区域131两端的击穿电压提高到超过3ν/μm的沟槽宽度。
[0042] 图3示出根据一个示例实施例的示例CMUT装置(芯片)300,其包括多个CMUT元件301-306,其中每个电容性MEMS元件包括在图1A和图1B中示为耦合在一起的CMUT单元100a-100d的四个电容性MEMS感测单元100a。虽然所示的CMUT装置300具有6个CMUT元件301-306,其中,每个CMUT元件包括4个CMUT单元100a-100d,但是所公开的CMUT装置能够具有任意数量的CMUT元件,每个具有任意数量的CMUT单元。CMUT元件301-306能够彼此电气隔离以允许每个CMUT元件被差分地驱动/感测以改善共模信号或消除制造非对称性。
[0043] 所公开的CMUT装置的优点包括整个工艺使用仅4掩膜级。其他优点包括得到更小的芯片尺寸而不需要常规的接合焊盘,常规的接合焊盘降低性能、增加芯片尺寸并且要求引线接合到CMUT装置的顶侧上的超声传输表面(移动膜120b)的耦合件。所公开的CMUT装置还简化封装操作,使得容易耦合到传递媒质,这降低封装费用。所公开的CMUT装置还有助于控制芯片上堆叠CMUT芯片的选择,因为两个电极从CMUT装置的底侧接触。
[0044] 所公开的实施例能够用来形成半导体芯片,其可以集成到各种装配流以形成各种不同装置和相关产品。本领域技术人员将理解,在所要求保护的本发明的范围内,可以对所描述的实施例进行修改,以及许多其他实施例是可能的。
QQ群二维码
意见反馈