具有减少的量化级的多级Σ-Δ模数转换器专利检索- .Δ-∑调制专利检索查询-专利查询网

具有减少的量化级的多级Σ-Δ 模数转换器
申请号	CN201280050524.0	申请日	2012-10-10	公开(公告)号	CN103875185A	公开(公告)日	2014-06-18
申请人	意法爱立信有限公司;			发明人	卡洛·平纳;
摘要	本发明涉及多级Σ-Δ 模数转换器（200），包括：直接路径（d1），其具有接收输入模拟信号（X）的输入端子（Id1）和提供对应于输入模拟信号（Ｘ）的输出数字信号（Y）的输出端子（Od1），直接路径（d1）包括：模拟积分器（2），其具有接收代表输入模拟信号（X）的第一模拟信号（X2）的输入端子（I2）和提供第二模拟信号（X3）的输出端子（O2）；第一计算块（S3），其布置成接收第二模拟信号（X3）且提供第一模拟计算信号（X4）；量化器（3），其具有操作性地连接至第一计算块（S3）以接收第一模拟计算信号（X4）的相应的输入端子（I3）以及操作性地连接至直接路径（d1）的输出端子（Od1）的相应的输出端子（O3）。转换器（200）的特征在于：直接路径（d1）还包括插入在量化器（3）的输出端子（O3）和转换器（200）的输出端子（Od1）之间的数字积分器（4），数字积分器（4）包括延迟块（5），其具有接收输出数字信号（Y）的输入端子（I5）和用于提供延迟数字信号（DS1）的输出端子（O5），且其特征在于：转换器包括第一反馈路径（f1），其布置成将代表存在于数字积分器（4）的延迟块（5）的输出端子（O5）处的延迟数字信号（DS1）的反馈模拟信号（AN1）提供给第一计算块（S3），第一计算块（S3）布置成从第二模拟信号（X3）中减去反馈模拟信号（AN1）。
权利要求	1.一种多级Σ-Δ 模数转换器（200），包括： -直接路径（d1），所述直接路径具有用于接收输入模拟信号（X）的输入端子（Id1）和用于提供对应于所述输入模拟信号（Ｘ）的输出数字信号（Y）的输出端子（Od1），所述直接路径（d1）包括： -模拟积分器（2），所述模拟积分器具有用于接收代表所述输入模拟信号（X）的第一模拟信号（X2）的输入端子（I2）、以及用于提供第二模拟信号（X3）的输出端子（O2），-第一计算块（S3），所述第一计算块（S3）被布置成接收所述第二模拟信号（X3）以及提供第一模拟计算信号（X4）； -量化器（3），所述量化器具有连接至所述第一计算块（S3）以接收所述第一模拟计算信号（X4）的相应的输入端子（I3）、以及操作性地连接至所述直接路径（d1）的所述输出端子（Od1）的相应的输出端子（O3），所述转换器（200）的特征在于：所述直接路径（d1）还包括插入在所述量化器（3）的所述输出端子（O3）和所述转换器（200）的所述输出端子（Od1）之间的数字积分器（4），所述数字积分器（4）包括延迟块（5），所述延迟块具有用于接收所述输出数字信号（Y）的输入端子（I5）、以及用于提供延迟数字信号（DS1）的输出端子（O5），且其特征在于，所述转换器（200）包括第一反馈路径（f1），所述第一反馈路径布置成将代表存在于所述数字积分器（4）的所述延迟块（5）的所述输出端子（O5）处的所述延迟数字信号（DS1）的反馈模拟信号（AN1）提供给所述第一计算块（S3），所述第一计算块（S3）被布置成从所述第二模拟信号（X3）中减去所述反馈模拟信号（AN1）。 2.如权利要求1所述的转换器（200），其中，所述直接路径（d1）还包括第二计算块（S2），所述第二计算块被布置成接收代表所述输入模拟信号（X）的第三模拟信号（X1）以及提供第二模拟计算信号（X5）。 3.如权利要求2所述的转换器（200），还包括第二反馈路径（f2），所述第二反馈路径被布置成将代表存在于所述直接路径（d1）的所述输出端子（d1）处的所述输出数字信号（Y）的另一反馈模拟信号（AN2）提供给所述第二计算块S2，所述第二计算块（S2）被布置成从所述第三模拟信号（X1）中减去所述另一反馈模拟信号（AN2）。 4.如权利要求2或3所述的转换器（200），其中，所述直接路径（d1）还包括插入在所述第二计算块（S2）和所述第一计算块（S3）之间的第一放大块（A2）。 5.如权利要求4所述的转换器（200），其中，所述第一放大块（A2）插入在第二计算块（A2）和所述模拟积分器（2）之间。 6.如权利要求4所述的转换器（200），其中，所述第一放大块（A2）插入在所述模拟积分器（2）与所述第一计算块（S3）之间。 7.如权利要求2所述的转换器（200），其中，所述直接路径（d1）还包括另一模拟积分器（1），所述另一模拟积分器具有操作性地连接至所述直接路径（d1）的所述输入端子（Id1）的输入端子、以及操作性地连接到所述第二计算块（S2）以将代表所述输入模拟信号（X）的所述第三模拟信号（X1）提供给所述第二计算块（S2）的输出端子（O1）。 8.如权利要求7所述的转换器（200），其中，所述直接路径（d1）还包括第三计算块（S1），所述第三计算块被布置成接收所述输入模拟信号（X）以及将第三模拟计算信号（X6）提供给所述另一模拟积分器（1）。 9.如权利要求8所述的转换器（200），其中，所述第二反馈路径（f2）还被布置成将所述另一反馈模拟信号（AN2）提供给所述第三计算块（S3），所述第三模拟计算块（S3）被布置成从所述输入数字信号（X）中减去所述另一反馈模拟信号（AN2）。 10.如权利要求9所述的转换器（200），其中，所述直接路径（d1）还包括插入在所述第三计算块（S1）和所述第二计算块（S2）之间的第二放大块（A1）。 11.如权利要求10所述的转换器（200），其中，所述第二放大块（A1）插入在所述第三计算块（S1）和所述另一模拟积分器（1）之间。 12.如权利要求10所述的转换器（200），其中，所述第二放大块（A1）插入在所述另一模拟积分器（1）和所述第二计算块（S2）之间。 13.如前述权利要求中的任一项所述的转换器（200；300），其中，所述第一计算块（S3）、所述第二计算块（S2）以及所述第三计算块（S1）被配置成将从所述反馈路径（f1，f2）接收的所述反馈模拟信号（AN1，AN2）的符号从正改变为负。 14.如权利要求1所述的转换器（200），其中，所述第一反馈路径（f1）还包括插入在所述数字积分器（4）的所述延迟块（5）的所述输出端子（O5）和所述第一计算块（S3）之间的数模转换器（DA1）。 15.如权利要求2所述的转换器（200），其中，所述第二反馈路径（f2）包括插入在所述直接路径（d1）的所述输出端子（Od1）和所述第二计算块（S2）之间的另一数模转换器（DA2）。 16.一种数字音频设备（300），包括如前述权利要求中的任一项所述的多级Σ-Δ模数转换器（200）。
说明书全文	具有减少的量化级的多级Σ-Δ 模数转换器技术领域 [0001] 本发明涉及一种模数转换器电路（ADC），尤其涉及具有减少的量化级的多级Σ-Δ模数转换器。背景技术 [0002] 当需要高精度时，模数转换器电路(ADC)经常使用Σ-Δ拓扑结构来实现。 [0003] 应用的示例是在音频领域，在音频领域中，Σ-ΔADC是最常用的。 [0004] 如已知的，该转换器的拓扑结构将模拟输入信号转变成具有低比特数和频谱整形的量化噪声的数字字流。 [0005] 最初的Σ-Δ转换器具有单一比特输出（2级），然后由于新的设计技术的使用，它们演化为多级输出。 [0006] 多级解决方案具有以增加ADC复杂性为代价而减少量化噪声的优势。 [0007] 为此，这些转换器的输出比特主要在1比特（2级）至5比特（32级）的范围内，并且它们很少超出这些数量。 [0008] 图1示出现有技术中的多级二阶Σ-Δ转换器100，其中，所示出的量化器101是L级。 [0009] 图1中的转换器100被布置成将输入模拟信号X转变成数字字流Y。 [0010] 转换器100包括具有在量化器101上游彼此串联连接的第一模拟积分器102和第二模拟积分器103的直接路径d1。转换器100还包括布置成分别从第一模拟转换器102和第二模拟转换器103的输入中减去数字输出信号Y的反馈路径f1。 [0011] 众所周知，量化器一定不能将延迟引入直接路径中，这是因为延迟可能引起不稳定，因此实现量化器的优选解决方案是形成闪存转换器，其中比较器的数量等于输出级减一（在这个示例中是L-1个比较器）。 [0012] 其他方法可以实现该块，但是在任何情况下，都需要低延迟和L级精确度。 [0013] 在大部分情况下，量化器的复杂度是级数增加的限制因素。 [0014] 在出版物“A4Ghz CT Sigma-Delta ADC with70dB and-74dBFS THD in125Mhz BW”（Bolatkale 等，470-417 页，ISSCC2011/27 期 /OVERSAMPLINGCONVERTER IEEE International Solid-State Circuits Conference）中描述了多级Σ-ΔAD转换器的示例。发明内容 [0015] 本发明的目的是提供一种具有减少的量化级的多级Σ-Δ模数转换器，该模数转换器是提到的现有技术的模数转换器的、克服了现有技术中的转换器的至少一些缺陷和限制并减小需要的量化器精度的替选方案。 [0016] 根据本发明的多级Σ-Δ模数转换器包括直接路径，该直接路径具有用于接收输入模拟信号的输入端子、以及用于提供对应于所述输入模拟信号的输出数字信号的输出端子。直接路径包括：模拟积分器，该模拟积分器具有用于接收代表输入模拟信号的第一模拟信号的输入端子、以及用于提供第二模拟信号的输出端子；第一计算块，该第一计算块被布置成接收所述第二模拟信号以及提供第一模拟计算信号；量化器，该量化器具有连接至第一计算块来接收第一模拟计算信号的相应的输入端子、以及操作性地连接至直接路径的输出端子的相应的输出端子。直接路径还包括插入在量化器的输出端子和转换器的输出端子之间的数字积分器。所述数字积分器包括延迟块，该延迟块具有用于接收所述输出数字信号的输入端子、以及用于提供延迟数字信号的输出端子。转换器还包括第一反馈路径，所述第一反馈路径布置成将代表存在于数字积分器的延迟块的输出端子处的延迟数字信号的模拟信号提供给第一计算块，所述第一计算块被布置成从第二模拟信号中减去所述反馈模拟信号。 [0017] 本发明的实施方式是包括多级Σ-ΔAD转换器的数字音频设备。附图说明 [0018] 参照附图，根据下面以示例性而非限制性示例的方式给出的本发明的一实施方式的详细描述，将更好地理解本发明的多级Σ-Δ模数转换器的特征和优点，在附图中： [0019] 图1示出现有技术的多级Σ-Δ模数转换器的框图； [0020] 图2示出根据本发明的实施方式的多级Σ-Δ模数转换器的框图；以及[0021] 图3示出使用根据本发明的多级Σ-Δ模数转换器的数字音频设备的框图。具体实施方式 [0022] 本发明的多级Σ-Δ模数（AD）转换器的优选实施方式的框图可以参照图2进行描述。 [0023] 数字音频设备（下面参照图3描述的）包括根据本发明的多级Σ-Δ模数转换器。 [0024] 数字音频设备可以用在任何具备音频信号的便携式设备中，例如移动电话或蜂窝电话、MP3播放器，PDA（个人数字助理）、便携式计算机、平板电脑等。 [0025] 参照图2，多级Σ-Δ模数转换器200（在下面也简称转换器200）包括具有用于接收输入模拟信号X的输入端子Id1和用于提供对应于输入模拟信号X的输出数字信号Y的输出端子Od1的直接路径d1。 [0026] 输出数字信号Y是字的数字流，该数字流具有的比特数取决于转换器200的级的数量。例如，在32级Σ-Δ模数转换器的情况下，输出数字信号Y是5比特的字的数字流。 [0027] 转换器200的直接路径d1包括模拟积分器2（例如一阶模拟积分器），该模拟积分器2具有接收第一模拟信号X2的输入端子I2和用于提供第三模拟信号X3的输出端子O2。 [0028] 作为内部框图的示例，模拟积分器2包括相应的直接路径，该直接路径包括彼此串联连接的加法器块和延迟块。加法器块具有对应于模拟积分器2的输入端子I2的输入端子、和连接至延迟块的输入端子的输出端子。延迟块具有对应于模拟积分器2的输出端子O2的输出端子。模拟积分器还包括相应的反馈路径，以将在模拟积分器2的输出端子O2处出现的第三模拟信号X3提供给加法器块的另一输入端子。 [0029] 此外，转换器200的直接路径d1包括第一计算块S3（例如加法器），该第一计算块S3被布置成接收第二模拟信号X3并提供第一模拟计算信号X4。 [0030] 此外，转换器200的直接路径d1包括量化器3，该量化器3具有相应的输入端子I3和相应的输出端子O3，该输入端子I3与第一计算块S3连接且用来接收第一模拟计算信号X4，该输出端子O3可操作地连接至直接路径d1的输出端子Od1。 [0031] 应当注意，显然，转换器200的直接路径d1的在量化器3之前的部分在模拟域中，转换器200的直接路径d1的在量化器3之后的部分在数字域中。 [0032] 具体的，根据转换器200的架构，量化器3具有减少数量的量化级，例如8个量化级，这将在下文中解释。 [0033] 特别的，根据本发明，转化器200为具有r级量化器（r [0034] 再次参照转换器200，直接路径d1还包括数字积分器4，该数字积分器4插入量化器3的输出端子O3和转换器200的输出端子Od1之间。 [0035] 数字积分器4被布置成接收存在于量化器3的输出端子O3的数字信号DS，并且在转换器200的直接路径d1的输出端子Od1提供对应的输出数字信号Y。 [0036] 另外，数字积分器4包括延迟块5，该延迟块5具有用来接收输出数字信号Y的输入端子I5和用来提供延迟数字信号DS1的输出端子O5。 [0037] 作为其内部框图的示例，数字积分器4包括相应的直接路径，该直接路径包括加法器块。加法器块具有对应于数字积分器4的输入端子的输入端子、以及对应于数字积分器4的输出端子的输出端子。数字积分器4还包括相应的反馈路径，该反馈路径包括延迟块5，该延迟块5被布置成将对应于转换器200的输出数字信号Y的延迟数字信号DS1提供给加法器块的另一输入端子。 [0038] 再次参考转换器200，该转换器200有利地包括第一反馈路径f1，该第一反馈路径f1被布置成将代表存在于数字积分器4的延迟块5的输出端子O5处的延迟数字信号DS1的反馈模拟信号AN1提供给第一计算块S3。 [0039] 此外，第一计算块S3被布置成从第二模拟信号X3中减去所述反馈模拟信号AN1。 [0040] 更详细地，为了这样做，第一计算块S3优选配置成将从转换器200的第一反馈路径f1接收的反馈模拟信号AN1的符号从正改变为负。 [0041] 为了将存在于数字积分器4的延迟块5的输出端子O5的延迟数字信号DS1转换为对应的模拟信号来被提供给第一计算块S3，第一反馈路径f1还包括数模（DA）转换器DA1，例如闪存数模转换器，该数模转换器DA1插入在数字积分器4的延迟块5的输出端子O5和第一计算块S3之间。 [0042] 再次参考转换器200，直接路径d1包括第二计算块S2，该第二计算块S2被布置成接收代表输入模拟信号X的第三模拟信号X1、以及提供第二模拟计算信号X5。 [0043] 转换器200还包括第二反馈路径f2，该第二反馈路径f2被布置成将代表存在于直接路径d1的输出端子Od1的输出数字信号Y的另一反馈模拟信号AN2提供给第二计算块S2。 [0044] 第二计算块S2有利地布置成从第三模拟信号X1中减去所述另一反馈模拟信号AN2。 [0045] 更详细地，为了这样做，第二计算块S2优选配置成将从转换器200的第二反馈路径f2接收的另一反馈模拟信号AN2的符号从正改变为负。 [0046] 为了将输出数字信号Y转换为另一反馈模拟信号AN2以提供给第二计算块S2，应该观察到第二反馈路径f2也包括另一数模（DA）转换器DA2，例如闪存DA转换器，该DA转换器DA2插入在转换器200的直接路径d1的输出端子Od1和第二计算块S2之间。 [0047] 应该观察到，转换器200的直接路径d1还包括第一放大块A2，该第一放大块A2具有相应的增益因数k2且插入在第二计算块S2和第一计算块S3之间。 [0048] 在图2的实施方式中，直接路径d1的第一放大块A2插入在计算块S2和模拟积分器2之间。 [0049] 根据其他实施方式（图中没有示出），直接路径d1的第一放大块A2插入在模拟积分器2和第一计算块S3之间。 [0050] 回到转换器200，直接路径d1包括另一模拟积分器1（例如一阶模拟积分器），该另一模拟积分器1具有可操作地连接至直接路径d1的输入端子Id1的输入端子I1、和可操作地连接至第二计算块S2的输出端子O1，以将代表直接路径d1的输入模拟信号X的第三模拟信号X1提供至第二计算块S2。 [0051] 作为示例，另一模拟积分器1的内部框图类似于前面描述的模拟积分器2的内部框图。 [0052] 转换器200的直接路径d1还包括第三计算块S1，例如加法器，该第三计算块S1布置成接收输入模拟信号X和将第三模拟计算信号X6提供给另一模拟积分器1。 [0053] 转换器200的第二反馈路径f2进一步布置成将另一反馈模拟信号AN2提供给第三计算块S1。 [0054] 此外，第三计算块S1被布置成从输入模拟信号X中减去该另一反馈模拟信号AN2。 [0055] 更详细地，为了这样做，第三计算块S1优选配置成将从转换器200的第二反馈路径f2接收的另一反馈模拟信号AN2的符号从正改变为负。 [0056] 再次参考转换器200，直接路径d1还包括插入在第三计算块S1和第二计算块S2之间的第二放大块A1。第二放大块A1具有相应的增益因数K1。 [0057] 在图2的实施方式中，直接路径d1的第二放大块A1插入在第三计算块S1和另一模拟积分器1之间。 [0058] 根据其他实施方式（图中没有示出），直接路径d1的第二放大块A1插入在另一模拟积分器1和第二计算块S2之间。 [0059] 考虑到上述考虑，参考图2中的实施方式的框图，本发明的转换器200的行为描述如下。 [0060] 当用在具体的应用中（例如，音频领域中）时，多级Σ-ΔAD转换器200的输入模拟信号X是频带限制的。 [0061] 因此，在输出数字信号的样本Y（N）和前一个输出数字信号样本Y（N-1）之间存在相关性。换句话说，相邻的数字样本之间的差异是小的。 [0062] 发明人使用该相关性来在紧接在量化器3之前减去存在于量化器3的输出处的预测的数字样本，来预测下一数字样本，从而量化器自身可以配置有减少数量的量化级来正常工作。 [0063] 量化器3引进误差Err，从而在量化器3的输入端子I3处的第一模拟计算信号X4具有振幅Y-Err。 [0064] 在第一反馈路径f1中，先前的输出数字样本Y（N-1）（存在于量化器3的输出端子O3处的数字输出信号DS）通过DA转换器DA1转换至模拟域中，且随后通过第一计算块S3从第三模拟信号X3中减去。 [0065] 此外，存在于转换器200的直接路径d1的输出端子Od1处的先前的输出数字样本Y（N）通过数字积分器块4加回到量化器3的输出端子O3处。 [0066] 因此，在量化器3的输入端子I3处的第一模拟计算信号X4可以被写为： [0067] Y（N）-Y（N-1）-Err=ΔY（N）-Err（第一模拟计算信号X4） [0068] 众所周知，多级Σ-ΔAD转换器的输出数字信号Y可以被写为输入模拟信号X的函数，如下： [0069] Y（Ｎ）＝f（X（N））+Q（N） [0070] 其中f是信号传递函数，并且Q代表噪声整形的量化噪声。 [0071] 应该注意，在先前的等式中，认为输入模拟信号X是离散时间函数X（N），但是在输入模拟信号X是连续时间函数X（t）的情况下，相同的函数也可以被认为是有效的。 [0072] 作为先前的等式的结果，在估算ΔY（N）的幅度时，存在两个主要项，如下： [0073] ΔY（N）=Δf（X（N））+ΔQ（N） [0074] 第一项取决于输入模拟信号Ｘ和其传递函数。第二项取决于输出量化噪声。 [0075] 如果传递函数f是低通滤波器或者如果输入模拟信号Ｘ是频带限制的，则第一项可以小，如在音频领域中应用转换器的情况下。 [0076] 应该注意，为了避免混叠，输入模拟信号Ｘ在外部滤波、或者通过其传递函数f滤波，因此第一项可以小。 [0077] 第二项是两个连续的量化噪声之间的差值，因此可以假设ΔQ的振幅大约是2Q。 [0078] 然后，应观察到，Q的幅值与L级Σ-ΔAD转换器200的输出级的数量L（在图2的示例中为32）成反比例。因此，对于高的级数量L，ΔQ的幅值小。 [0079] 这些考虑可以记载如下： [0080] ΔQ=4Q0/L [0081] 其中Q0是具有两个输出级的转换器的量化噪声。 [0082] 应该注意，对于量化器引入的误差Err，相同的考虑是有效的，并且因此：Err=2Err0/L [0083] 其中Err0是2级量化器的量化误差。 [0084] 总之，存在于量化器3的输入端子I3处的第一模拟计算信号X4可以表示为如下： [0085] Y（N）-Y（N-1）-Err=Δf（X（N））+（4Q0+2Err0）/L [0086] 如果输出级的数量Ｌ足够大，幅值信号主要取决于输入模拟信号Ｘ。 [0087] 在图2的示例中，具有32个输出级的比较器200，可以布置具有低数量（例如8）的量化级的量化器3。 [0088] 具有8个量化级的同一量化器3也可以用在具有64个输出级的多级Σ-ΔAD转换器的情况下。 [0089] 现在参考图3，简单描述使用根据本发明的模数转换器的数字音频设备300的示例。 [0090] 数字音频设备300例如是移动电话。这样的数字音频设备300包括数字音频记录器链301和数字音频播放器链311。移动电话300的操作性地连接至这两个音频链的其他电子元件在图3中没有示出。 [0091] 数字音频记录器链301包括麦克风302。 [0092] 这样的数字音频记录器链301还包括麦克风前置放大器303。 [0093] 此外，数字音频记录器链301包括上文参照本发明的任一实施方式描述的的类型的模数转换器200。 [0094] 此外，数字音频记录器链301还包括数字滤波器304。 [0095] 数字音频播放器链311包括： [0096] -另一数字滤波器312； [0097] -数模转换器313； [0098] -传感放大器314，以及 [0099] -扬声器315。 [0100] 本发明的多级Σ-ΔAD转换器具有的优点是：随着转换器的输出级的数量的增加，量化器复杂度不改变，如上所述。 [0101] 此外，量化器3的准确性和复杂度相对于其他已知的多级Σ-ΔAD转换器是不严格的，因为其输出数字信号（转换为对应的模拟信号）是通过第一反馈路径f1（数字积分器4和DA转换器DA1）以及第一计算块S3而直接输入在量化器3的输入端子I3处。 [0102] 此外，相对于现有技术中的转换器，本发明的转换器具有允许降低量化器的复杂度的替选布置。进一步，本发明的转换器因为包括一阶模拟积分器而也是简单的。

意见反馈