A/D转换器 |
|||||||
| 申请号 | CN201210275497.9 | 申请日 | 2012-07-31 | 公开(公告)号 | CN102983865A | 公开(公告)日 | 2013-03-20 |
| 申请人 | 富士通半导体股份有限公司; | 发明人 | 有贺健太; 宫崎敬史; 户村宏行; | ||||
| 摘要 | 本 发明 涉及A/D转换器。在Δ-ΣA/D转换器的Δ-Σ 调制器 中提供的算术运算 电路 包括分别设置在 运算 放大器 的正侧输入 节点 和负侧输入节点处的两个基准电容器。当与调制器的输出相对应的 信号 与 输入信号 相加或相减时，通过互补地切换正侧输入节点和负侧输入节点处的基准电容器的连接，使得增加到 运算放大器 的输入节点的电荷量总是相同，而无论基准 电压 如何，从而使运算放大器的输入节点的电位收敛到该电路的共模电位。 | ||||||
| 权利要求 | 1.一种A/D转换器，该A/D转换器是将输入的差分模拟信号转换成数字数据的Δ-∑型A/D转换器，该A/D转换器包括： |
||||||
| 说明书全文 | A/D转换器技术领域[0001] 本文讨论的实施例涉及Δ-Σ型(delta-sigma type)A/D转换器(模拟/数字转换器)。 背景技术[0002] Δ-Σ型模拟/数字转换器(Δ-ΣA/D转换器)是基于过采样技术的A/D转换器，并用于使相对较低速度的信号(如音频信号和传感器信号)数字化。Δ-∑A/TD转换器具有优良的单调增加特性，并能够通过比较简单的电路获得高分辨率(如16位(bit))。Δ-∑A/D转换器例如被用作合并在微控制器单元(MCU)中的A/D转换器。 [0003] Δ-ΣA/D转换器包括：Δ-Σ调制器，其执行输入模拟信号的Δ-Σ调制；以及抽取滤波器(decimation filter)，其从经过Δ-∑调制的信号生成A/D转换结果。图6是图示包括1位Δ-Σ调制器的Δ-∑A/D转换器的配置示例的视图。在图6中，参考字符MOD表示Δ-Σ调制器，参考字符FLT表示抽取滤波器。Δ-Σ调制器MOD以几十至几百倍于输入模拟信号Vin的信号频率的频率(过采样频率)对输入模拟信号Vin进行Δ-Σ调制，并输出1位Δ-Σ调制信号D1。1位Δ-Σ调制信号D1是脉冲密度调制信号。当输入模拟信号Vin大时，脉冲密度调制信号中包括的位“1”的数目增加，当输入模拟信号Vin小时，脉冲密度调制信号中包括的位“0”的数目增加。抽取滤波器FLT从由Δ-Σ调制器MOD生成的1位Δ-Σ调制信号D1提取信号带分量(signal band component)，并将所提取的信号带分量扩大到希望的位宽。另外，抽取滤波器FLT以低数据率对扩大后的信号带分量进行下采样，并输出下采样的结果作为A/D转换结果。A/D转换结果作为与输入模拟信号Vin的大小相对应的数字代码而被输出。在图6所示的示例中，16位数字输出D2作为A/D转换器的A/D转换结果而被输出。 [0004] 图7是图示用于实现设置在Δ-∑A/D转换器中的Δ-∑调制器的信号路径的示例的视图(参见非专利文献3：图1，以及非专利文献4：图1)。在Δ-Σ调制器中，输出代码的位宽、噪声传递函数(noise transfer function)的阶(order)、信号路径的结构等存在各种变化，但是，此处，用于实现1位二阶Δ-Σ调制器的信号路径作为一个示例而被图示。在图7中，参考字符AD1、AD2、AD3以及AD4的每一个表示将两个输入信号相加并输出相加结果的加法器。在图7中，附接有“-”(减号)的加法器意味在使一输入的符号反转之后将该输入相加的加法器。另外，参考字符DL1、DL2、DL3以及DL4的每一个表示将输入信号延迟一个周期并输出延迟信号的延迟装置。参考字符AM1表示将输入信号加倍并输出加倍信号的放大器，参考字符Q1表示使输入信号量化的量化器。在许多情况下，Δ-∑调制器由开关式电容电路等配置而成，并且在离散的时间执行算术运算，因此，此处，通过使用延迟装置来图示周期之间的时间关系。 [0005] 在图7中，加法器AD1从输入模拟信号U中减去输出Δ-∑调制信号V，并且将相减结果作为信号S3输出。加法器AD2将信号S3与加法器AD2自身的输出(该输出被延迟装置DL1延迟了一个周期)相加，并且加法器AD2将相加结果作为信号S4输出。即，加法器AD2和延迟装置DL1的这一对装置充当随着时间对信号S3进行积分的积分器。加法器AD3从作为加法器AD2的输出(该输出被延迟装置DL2延迟了一个周期)的信号S1中减去从放大器AM1输出的信号S7(加倍的输出Δ-∑调制信号V)，并且加法器AD3将相减结果作为信号S5输出。加法器AD4将信号S5与加法器AD4自身的输出(该输出被延迟装置DL3延迟了一个周期)相加，并且加法器AD4将相加结果作为信号S6输出。即，加法器AD4和延迟装置DL3的这一对装置充当随时间对信号S5进行积分的积分器。量化器Q1对作为加法器AD4的输出(该输出被延迟装置DL4延迟了一个周期)的信号S2进行量化，并且量化器Q1输出“1”或“-1”的输出Δ-Σ调制信号V。在输入信号S2＞0的情况下，量化器Q1输出“1”，在输入信号S2＜0的情况下，输出“-1”。即，输出Δ-∑调制信号V(其为量化器Q1的输出)是二进制(1位)信号。 [0006] 在具有图7所示信号路径的Δ-∑调制器中，输出Δ-Σ调制信号V以复制方式通过加法器AD1和AD3而被负反馈。由于这个原因，当信号S2增大时，输出Δ-Σ调制信号V变为“1”，使得信号S7变为“2”。从而，加法器AD3工作以减小信号S5和S6，使得信号S2得以减小。另外，当信号S1增大时，加法器AD3工作以增大信号S5、S6以及S2，使得输出Δ-∑调制信号V变为“1”。当输出Δ-Σ调制信号V变为“”1”时，加法器AD1工作以减小信号S3，加法器AD3也工作以减小信号S5。结果是，信号S1和S2得以减小。众所周知，利用这种负反馈，在输入模拟信号U不过量的区域，在图7所示的信号路径中不会出现发散。例如，通过使用具有如图7所示信号路径的算术运算电路，能够实现图6所示的Δ-∑调制器MOD。 [0007] 图8是通过使用z运算符(operator)来图示图7所示的1位二阶Δ-∑调制器的信号路径的视图。在图8中，参考字符AD1和AD2分别表示加法器，参考字符INT1和INT2分别表示积分器。参考字符AM1表示将输入信号放大至两倍的放大器，而参考字符Q1表示将输入信号量化的量化器。参考字符U1表示由加法器AD1和积分器INT1配置而成的算术运算块。如图8所示，由图7中的加法器AD2和延迟装置DL1和DL2配置而成的算术运算单元能够表示为积分器INT1，并且由图7中的加法器AD4和延迟装置DL3和DL4配置而成的算术运算单元能够表示为积分器INT2。另外，量化器Q1通过确定输入信号的大小使输入信号二值化(binarize)，但是由量化器Q1执行的该算术运算可以通过将量化噪声加到输入信号上而建模。因此，在图8中，量化器Q1被图示为一个块，其输出通过将量化噪声E加到信号S2上而形成的信号。 [0008] 当通过使用图8所示的z运算符来表示和布置图7所示的信号路径时，从量化噪声E到输出V的噪声传递函数NTF(z)以及从输入U到输出V的信号传递函数STF(z)表示如下。 [0009] NTF(z)＝(1-z-1)2 [0010] STF(z)＝z-2 [0011] 这些表达式表明输入U原样地出现在输出V中，并且量化噪声E扩散到高频率范围中并输出。在该Δ-ΣA/D转换器中，抽取滤波器被设置在如上所述的Δ-Σ调制器的后续级中，从而通过消除扩散到高频范围中的量化噪声来获得A/D转换结果。 [0012] 接下来，将描述在半导体集成电路上形成用于实现上述Δ-Σ调制器的信号路径的电路配置。图9A和图9B的每一个是图示具有单端结构的算术运算(相加和积分)电路的示例的视图(参见专利文献1：图1，专利文献3：图3和图6，专利文献4：图6)。在图9B中图示实现图9A所示的算术运算块的功能的电路配置的示例。即，如图9A所示，图9B所示的算术运算电路实现了由将输入信号(输入电压)V1和V2相加的加法器ADD和对来自加法器ADD的相加结果进行积分并输出积分结果作为输出信号(输出电压)Vout的积分器INT配置而成的算术运算块。 [0013] 在图9B中，参考字符C1和C2分别表示采样电容器，参考字符C3表示积分电容器。参考字符OPA表示运算放大器。参考字符SW1、SW2、SW3、SW4、SW5以及SW6分别表示开关。开关SW1、SW3以及SW5的每一个的导通/非导通(通/断)由信号φ1来控制。开关SW2、SW4以及SW6的每一个的导通/非导通(通/断)由信号φ2来控制。电容器C1、C2以及C3假设为分别具有电容值C1、C2以及C3。在电容器C1和C2中，左侧节点(开关SW1和SW3侧的电极)被称为底板，右侧节点(开关SW6侧的电极)被称为顶板。 [0015] 首先，当开关SW1、SW3以及SW5被信号φ1接通时，并且当开关SW2、SW4以及SW6被信号φ2断开时，电压V1被施加到电容器C1的底板，电压V2被施加到电容器C2的底板。电容器C1和C2的顶板连接至0(V)。此时分别储存在电容器C1和C2中的电荷Q1和Q2表示如下。 [0016] Q1＝-C1·V1 [0017] Q2＝-C2·V2 [0018] 从而，分别由电容器C1和C2对与输入电压V1和V2对应的电荷进行采样。另外，当此时输出电压Vout的电压值假设为Vout1时，储存在电容器C3中的电荷Q3表示如下。 [0019] Q3＝-C3·Vout1 [0020] 接下来，当开关SW1、SW3以及SW5被信号φ1断开时，并且当开关SW2、SW4以及SW6被信号φ2接通时，电容器C1和C2的底板连接至0(V)，电容器C1和C2的顶板连接至运算放大器OPA的负侧输入端子。结果是，该电路工作，使得储存在电容器C1和C2中的电荷通过运算放大器OPA的操作被传递到电容器C3，从而输出电压Vout的电压值从Vout1改变为Vout2。此时，如下建立了电荷守恒定律。 [0021] -C3·Vout2＝Q1+Q2+Q3 [0022] 因此，电压值Vout2表示如下。 [0023] Vout2＝Vout1+(C1/C3)V1+(C2/C3)V2 [0024] 即，通过一系列的操作，通过将(C1/C3)V1和(C2/C3)V2与Vout1相加获得的电压作为输出电压Vout而被输出。之后，以开关SW1、SW3和SW5被信号φ1接通并且开关SW2、SW4和SW6被信号φ2断开的方式来重复执行上述操作。从而，实现了将输入信号V1和V2相加并且对相加结果进行积分的算术运算。 [0025] 如下由z运算符来表示上述操作。 [0026] Vout(z)＝[(C1/C3)V1(z)+(C2/C3)V2(z)]/(z-1) [0027] 在图9B所示的算术运算电路中，以输入信号(输入电压)V1被伸缩(C1/C3)倍以及输入信号(输入电压)V2被伸缩(C2/C3)倍的方式来执行算术运算。按照防止电路中信号饱和、便于信号路径的设计等目的来适当改变(C1/C3)和(C2/C3)这些比率。 [0028] 图10是图示运算放大器的输入部分的电路配置的视图(参见非专利文献5：图2)。在图10中，参考字符M1、M2以及M3分别表示N型MOS晶体管。MOS晶体管M1具有对MOS晶体管M2和M3进行偏置的作用。MOS晶体管M2和M3形成源极彼此连接的一对晶体管。MOS晶体管M2的栅极对应于运算放大器的正侧输入节点(正侧输入端子)IM，MOS晶体管M3的栅极对应于运算放大器的负侧输入节点(负侧输入端子)IP。 [0029] 当MOS晶体管M2和M3的每一个的栅极-源极电压大于通过将大约0.2(V)的过驱动电压Vov与晶体管的阈值电压Vth相加获得的电压时，图10所示的差分对正常工作。例如，当晶体管的阈值电压Vth假设为0.6(V)时，MOS晶体管M2和M3的每一个可以被偏置为使栅极-源极电压变为0.8(V)(＝0.2(V)+0.6(V))或更大。为了使该电路能够正常工作，MOS晶体管M1的漏极-源极电压可以被设定为例如0.2(V)或更大。 [0030] 因为要使这些MOS晶体管的每一个正常工作存在一些限制，所以1.0(V)(＝0.2(V)+0.8(V))或更大的电位可以施加到输入端子IM和IP的每一个，以使运算放大器能够正常工作。例如，当电源电压为3.0(V)时，运算放大器不会如预期那样工作，除非输入端子IM和IP的每一个的电位处于1.0(V)至3.0(V)的范围内。这样，除非在一定程度上输入端子IM和IP的每一个的电位被实际设定处于高电位，否则运算放大器不工作。由于这个原因，即使在包含于Δ-ΣA/D转换器中的运算放大器中，施加到运算放大器的输入端子的电压也可以处于合适范围内。该运算放大器的输入端子的电压范围(该电压范围适用于运算放大器的正常工作)被称为共模输入电压范围。 [0031] 图9B所示的算术运算电路具有单端结构。然而，在实际的半导体集成电路中，在许多情况下，算术运算电路形成为差分结构，因为与单端结构相比差分结构能够用于具有大幅度的信号且几乎不受共模噪声的影响的优点。在下文中，将描述具有差分结构且在Δ-ΣA/D转换器中使用的算术运算电路的示例。 [0032] 图11是图示具有差分结构的开关式电容积分器的电路配置的示例的视图(参见专利文献2：图7，专利文献6：图7)。在图11中，参考字符C1P和C1M分别表示采样电容器，参考字符C2P和C2M分别表示积分电容器。参考字符OPA表示全差分运算放大器。参考字符SW1、SW2、SW3、SW4、SW5、SW6、SW7以及SW8分别表示开关。开关SW1、SW2、SW5以及SW6的每一个的导通/非导通(通/断)由信号φ1来控制。开关SW3、SW4、SW7以及SW8的每一个的导通/非导通(通/断)由信号φ2来控制。参考字符VIP表示正侧输入节点，参考字符VIM表示负侧输入节点。参考字符VOP表示正侧输出节点，参考字符VOM表示负侧输出节点。要注意，在下文中，同样通过使用与给予节点的参考字符相同的参考字符来适当表示向每一个节点输入的或者从每一个节点输出的信号的名称以及每一个节点的电压值。参考字符SG表示输出差分输入信号(VIP-VIM)的信号源。信号源SG被设置在半导体集成电路(IC)的外部，在所述半导体集成电路中形成有具有差分结构的开关式电容积分器。 [0033] 图11所示的算术运算电路(开关式电容积分器)具有对从信号源SG供应的差分输入信号(VIP-VIM)进行积分并输出积分结果作为差分输出信号(VOP-VOM)的功能。在图11所示的算术运算电路中，运算放大器OPA通过参考共模电位VCM执行共模反馈，使得输出信号VOP和VOM的公共电位变为VCM，即，表示为(VOP+VOM)/2＝VCM。要注意，在图11中，共模电位VCM假设为电源电压VDD与地电压VSS(0(V))之间的中间电位。参考字符VICM表示输入信号VIP与VIM之间的中间电位，即，输入信号的共模电位。电容器C1P和C1M的电容值被设定为相同的电容值C1，电容器C2P和C2M的电容值被设定为相同的电容值C2。 [0034] 在图11所示的算术运算电路中，首先，当开关SW1、SW2、SW5以及SW6被信号φ1接通时，并且当开关SW3、SW4、SW7以及SW8被信号φ2断开时，电压VIP和VIM被分别施加到电容器C1P和C1M的底板。电容器C1P和C1M的顶板连接至共模电位VCM。此时分别储存在电容器C1P和C1M中的电荷Q1P和Q1M表示如下。 [0035] Q1P＝(VCM-VIP)C1 [0036] Q1M＝(VCM-VIM)C1 [0037] 由电容器C1P对与共模电位VCM和输入电压VIP之间的差相对应的电荷进行采样。由电容器C1M对与共模电位VCM和输入电压VIM之间的差相对应的电荷进行采样。另外，此时，当假设输出信号VOP的电压值为VOP1并且输出信号VOM的电压值为VOM1时，储存在电容器C2P和C2M中的电荷的总和表示如下。 [0038] (VOP1-VCM)C2+(VCM-VOM1)C2＝(VOP1-VOM1)C2 [0039] 接下来，当开关SW1、SW2、SW5以及SW6被信号φ1断开时，并且当开关SW3、SW4、SW7以及SW8被信号φ2接通时，电容器C1P和C1M的底板连接至共模电位VCM。电容器C1P的顶板连接至运算放大器OPA的负侧输出端子，电容器C1M的顶板连接至运算放大器OPA的正侧输入端子。结果是，通过运算放大器OPA的运算，输出信号VOP的电压值改变为VOP2，输出信号VOM的电压值改变为VOM2。此时，当先前状态下的电荷假设被保留时，建立了下列表达式。 [0040] (VOP2-VOM2)C2＝(VOP1-VOM1)C2+Q1P-Q1M [0041] 因此，建立了下列表达式。 [0042] (VOP2-VOM2)＝(VOP1-VOM1)+(VIP-VIM)C1/C2 [0043] 即，表示为(VOP2-VOM2)的差分输出电压变成一个先前运算的差分输出电压(该电压表示为(VOP1-VOM1))与差分输入电压和电容比的乘积(该乘积表示为(VIP-VIM)(C1/C2))的总和。这对应于一个积分运算。 [0044] 此处，半导体集成电路中的差分信号的共模电位VCM是根据半导体集成电路的电源电压确定的电位。输入信号的共模电位VICM是根据半导体集成电路外部的信号源SG确定的电位。因此，共模电位VCM和共模电位VICM彼此没有直接关系。通常，在差分输入A/D转换器中设置了用于输入差分输入信号(VIP和VIM)的两个输入端子，而未设置用于输入输入信号的共模电位VICM的输入端子。优选的是，无论共模电位VCM与输入信号的共模电位VCM之间的关系如何，都由该电路正常执行差分信号的算术运算。 [0045] 然而，在图11所示的算术运算电路中，当共模电位VCM和输入信号的共模电位VICM彼此显著不同时，出现了节点VA的电位从运算放大器OPA的适当输入电压范围偏离的问题，从而妨碍积分器的操作。这是因为，节点VA的电位是由电容器C1P和C1M中在φ1时期期间采样的电荷以及由这些开关在φ2时期期间的操作配置而成的电容分压电路而确定的。要注意，φ1时期是由信号φ1控制的开关被接通的时期，即，开关SW1、SW2、SW5以及SW6被接通并且开关SW3、SW4、SW7以及SW8被断开的时期。另外，φ2时期是由信号φ2控制的开关被接通的时期，即，开关SW1、SW2、SW5以及SW6被断开并且开关SW3、SW4、SW7以及SW8被接通的时期。 [0046] 在图11所示的算术运算电路中，在φ1时期中由电容器C1P和C1M采样的电荷量在φ2时期中被原样保持，因此建立了下列表达式。 [0047] (VCM-VIP)C1+(VCM-VIM)C1＝2(VA-VCM)C1 [0048] 用VA对上述表达式重新整理，以至得出了下列表达式。 [0049] VA＝2VCM-(VIP+VIM)/2＝2VCM-VICM [0050] 即，运算放大器OPA的输入节点VA的电位收敛到通过从2VCM中减去VICM而获得的电位。例如，当共模电位VCM为1.5(V)时，并且当输入信号的共模电位VICM为2.5(V)时，运算放大器OPA的输入节点VA的电位收敛到0.5(V)。然而，如上所述，运算放大器OPA的共模输入电压的范围存在限制。例如，当运算放大器的输入节点IM和IP的电位在图10所示的电路中为0.5(V)时，差分对被切断(cut off)，以至于不能执行希望的操作。当图11所示的算术运算电路的运算放大器OPA的电路配置假设与图10所示的电路配置相同时，输入信号的共模电位VICM被设定处于0(V)＜VICM＜2.0(V)的电压范围，以便使运算放大器OPA能够正常工作。 [0051] 该限制的存在变成了一个问题，尤其当通过使用差分输入A/D转换器来对单端信号进行A/D转换时。例如，当通过差分输入A/D转换器对单端信号进行A/D转换时，两个输入端子的一侧被设定为固定电位。然而，在使用图11所示的算术运算电路的A/D转换器中，例如，在负侧输入端子VIM被设定为1.5(V)并且正侧输入端子VIP连接至信号源的情况下，当从信号源施加2.5(V)或更大的信号时，输入信号的共模电位VICM变为大于2.0(V)，从而妨碍该电路的工作。这样，在图11所示的算术运算电路用于Δ-ΣA/D转换器的情况下，存在用户的信号源的设计受到极大限制的问题。 [0052] 提出了图12所示的算术运算电路作为消除了图11所示的算术运算电路中的上述问题的电路配置(参见专利文献7：图4)。图12是图示具有差分结构的开关式电容积分器的电路配置的另一个示例的视图。在图12中，由相同的参考字符来表示具有与图11所示的组件的功能相同的功能的组件，并省略其重复说明。图12所示的算术运算电路设置有电容性元件C3P和C3M，电容性元件C3P和C3M没有被设置在图11所示的算术运算电路中。电容性元件C3P和C3M的每一个可以通过寄生电容来形成，并因此由虚线图示。另外，图11所示的算术运算电路被配置为使电容器C1P的底板能够经由开关SW3连接至共模电位VCM，电容器C1M的底板能够经由开关SW4连接至共模电位VCM。另一方面，在图12所示的算术运算电路中，电容器C1P和C1M的底板被配置为可经由开关SW3相互连接。 [0053] 在图12所示的算术运算电路中，在φ1时期，电容性元件C3P和C3M的底板连接至0(V)，电容性元件C3P和C3M的顶板连接至共模电位VCM。电压VIP和VIM被分别施加到电容器C1P和C1M的底板，并且电容器C1P和C1M的顶板连接至共模电位VCM。从而，电容性元件C3P和C3M分别被充电到共模电位VCM，并且由电容器C1P和C1M的每一个对与共模电位VCM与输入电压VIP和VIM的每一个之间的差相对应的电荷进行采样。 [0054] 接下来，当时期φ1转变到时期φ2使得开关SW3、SW7以及SW8被接通时，使运算放大器OPA的输入节点VA的电位收敛到共模电位VCM(电容器C3P和C3M事先充电到该共模电位VCM)。实际上，由于运算放大器OPA以及电容器C2P和C2M的寄生电容等，运算放大器OPA的输入节点VA的电位起初可能不同于共模电位VCM，但是在重复上述操作的几个周期之后使其收敛到共模电位VCM。这样，当具有差分结构的开关式电容积分器被配置为如图12所示时，任何共模电位的差分输入信号能够被输入到开关式电容积分器中。 [0055] 图12所示的算术运算电路是简单的积分器，但是Δ-∑调制器设置有算术运算(1位DAC、相加以及积分)电路，例如图8所示的对通过将二进制参考电压(reference voltage)与输入电压相加获得的值进行积分的算术运算块U1。图13是图示具有差分结构的算术运算(1位DAC、相加以及积分)电路的示例的视图。在图13中，参考字符C3P和C3M分别表示基准电容器(reference capacitor)。参考字符SW9、SW10、SW11、SW12、SW13以及SW14分别表示开关。参考字符Vref表示基准电压。其它组件与由图12中的相同的参考字符表示的组件相同，因此省略其重复说明。 [0056] 开关SW9和SW12的每一个的导通/非导通(通/断)由信号φ1来控制。开关SW10、SW11、SW13以及SW14的每一个的导通/非导通(通/断)由信号φ2和信号y(或信号y的反转信号yx)来控制。当信号φ2为“1”且信号y为“+1”时，使开关SW10和SW14导通(接通)，在其它情况下，使开关SW10和SW14非导通(断开)。当信号φ2为“1”且信号y为“-1”时，使开关SW11和SW13导通(接通)，在其它情况下，使开关SW11和SW13非导通(断开)。此处，信号y对应于Δ-Σ调制器的反馈信号，并且具有如上所述的1位(二进制)值。另外，电容器C3P和C3M的电容值假设为相同的。 [0057] [专利文献1]日本特许公开专利公开No.08-125541 [0058] [专利文献2]日本特许公开专利公开No.2002-261614 [0059] [专利文献3]日本特许公开专利公开No.2001-358591 [0060] [专利文献4]美国专利No.4851841 [0061] [专利文献5]美国专利No.4939516 [0062] [专利文献6]美国专利No.4972436 [0063] [专利文献7]美国专利No.6768436 [0064] [专利文献8]日本特许公开专利公开No.2007-300225 [0065] [专利文献9]日本特许公开专利公开No.2006-41992 [0066] [专利文献10]国际专利申请No.10-508167的日本国家公开 [0067] [非专利文献1]汤川彰，“过采样A-D转换技术”，日经BP公司，1990(Akira Yukawa，＂Oversampling A-D conversion technology，＂Nikkei BP Company，1990)[0068] [非专利文献2]理查德·施赖尔和加博C.特木斯(原始作者)，和保孝夫、安田彰(翻译主管)，“Δ-∑型模拟/数字转换器的介绍”，丸善，2007年(Richard Schreier and Gabor C.Temes(original authors)，Takao Waho，Akira Yasuda(translation supervisors)，＂Introduction to Delta-Sigma Type Analog/Digital Converter，＂Maruzen，2007) [0069] [非专利文献3]B.E.Boser和B.A.Wooley，“Δ-∑调制模拟数字转换器的设计”，IEEE固态电 路杂志，第23卷，第1298-1308页，1988年 12月。(B.E.Boser and B.A.Wooley， ＂ The design of sigma-delta modulation analog-to-digital converters， ＂ IEEE Journal of Solid-State Circuits，Vo1.23，pp.1298-1308，December1988) [0070] [非专利文献4]B.P.Brandt、D.E.Wingard以及B.A.Wooley，“用于数字音频信号获取的二阶Δ-Σ调制”，IEEE固态电路杂志，第26卷，第618-627页，1991年4月。(B.P.Brandt，D.E.Wingard，and B.A.Wooley，＂Second-order sigma-delta modulation for digital-audio signal acquisition，＂IEEE journal of Solid-State Circuits，Vo1.26，pp.618-627，April 1991.) [0071] [非专利文献5]M.W.Hauser、P.J.Hurst以及R.W.Brodersen，“不需要精确模拟组件的MOS ADC滤波器组合”，IEEE国际固态电路会议1985年技术论文文摘，第80-82页，1985年。(M.W.Hauser，P.J.Hurst，and R.W.Brodersen，＂MOS ADC-Filter Combination That Does Not Require Precision Analog Components，＂IEEE International Solid-State Circuits Conference 1985 Digest of Technical Papers，pp.80-82，1985.)[0072] 图13(构思实施例的过程中参考的示图)所示的算术运算电路从差分输入信号中减去信号y并对相减结果进行积分，以便输出积分结果。实际上，由基准电压Vref与基准电容器C3P和C3M的各个电容值的乘积表示的电荷对应于信号y。 [0073] 在图13所示的算术运算电路中，在φ1时期，电压VIP和VIM被分别施加到电容器C1P和C1M的底板，电容器C1P和C1M的顶板连接至共模电位VCM，使得差分输入信号的采样得以执行。此时，各个电容性元件C3P和C3M的电极(底板和顶板)均连接至共模电位VCM，因此电容性元件C3P和C3M的电荷变为零。 [0074] 接下来，当φ1时期转变到φ2时期时，开关SW3、SW7以及SW8被接通，并且通过采样储存在电容器C1P和C1M的每一个中的电荷被传递到电容器C2P和C2M的每一个。另外，在φ2时期，当信号y的值为“+1”时，开关SW10和SW14被接通。从而，电容器C3P的底板连接至基准电压Vref，电容器C3M的底板连接至0(V)。反之，当信号y的值为“-1”时，开关SW11和SW13被接通。从而，电容器C3P的底板连接至0(V)，电容器C3M的底板连接至基准电压Vref。结果是，通过从每个所采样的输入信号中减去与基准电压相对应的信号而获得的值或者通过将与基准电压相对应的信号每个与所采样的输入信号相加而获得的值被积分。 [0075] 在设置在Δ-ΣA/D转换器中的Δ-Σ调制器通过使用图13所示的算术运算电路配置而成的情况下，存在基准电压Vref的可设定范围狭窄的问题。基准电压Vref限定Δ-ΣA/D转换器中的A/D转换的全程范围(full scale range)，因此，希望用户能够任意设定基准电压Vref。在图13所示的算术运算电路中，电容器C3P和C3M的每一个的电荷在φ1时期被放电为零。在接下来的φ2时期中，各个开关被控制，以使得基准电压Vref与0(V)之间的电位差由电容器C3P和C3M的电容比划分，从而运算放大器OPA的输入节点VA的电位变为由电容器C3P和C3M的电容比分压得到的电压。即，输入节点VA的电位被设定为VA＝Vref/2。 [0076] 由于这个原因，当使用低基准电压Vref(其使输入节点VA的电位(Vref/2)变得低于运算放大器OPA的共模输入电压范围)时，电路不工作。例如，当电源电压VDD为3.0(V)且地电压VSS为0(V)时，并且当共模电位VCM为1.5(V)且基准电压Vref为1.0(V)时，使输入节点VA的电位收敛到VA＝Vref/2＝0.5(V)。然而，当图13所示的算术运算电路的运算放大器OPA中的配置与图10所示的配置相同时，差分对被切断，使得不能执行希望的操作。为了正常运行该电路，基准电压Vref可以被设定为Vref＞2.0(V)。在这种情况下，例如，在带隙基准(band gap reference circuit)中生成的1.2(V)的电压不用作图 13所示的算术运算电路的基准电压Vref。为了提高半导体集成电路的用户的设计灵活性，优选的是，基准电压Vref的可设定电压范围尽可能地宽。 发明内容 [0077] 因此，实施例的一个方面中的目的是提供一种能够输入具有任何共模电位的差分模拟信号并且能够设定任何基准电压的Δ-∑A/D转换器。 [0078] 根据实施例的一个方面，A/D转换器包括：调制器，其执行输入的差分模拟信号的Δ-Σ调制；以及抽取滤波器，其基于调制器的输出生成数字数据。该调制器包括：第一电容器和第二电容器，每一个电容器对输入信号进行采样；第三电容器和第四电容器，连接至第一电容器的第一电极，并对第一基准电压或第二基准电压进行采样；第五电容器和第六电容器，连接至第二电容器的第一电极，并对第一基准电压或第二基准电压进行采样；以及至少一个算术运算电路，包括算术运算器，该算术运算器执行由各个电容器进行采样的电荷的相加或相减以获得相加或相减结果，并对相加或相减结果进行积分，以便输出积分结果。附图说明 [0079] 图1是图示根据本实施例的Δ-∑A/D转换器的算术运算(1位DAC、相加以及积分)电路的配置示例的视图； [0080] 图2A是用于说明图1所示的算术运算电路的操作的视图； [0081] 图2B是用于说明图1所示的算术运算电路的操作的视图； [0082] 图2C是用于说明图1所示的算术运算电路的操作的视图； [0083] 图3是图示根据本实施例的Δ-ΣA/D转换器的算术运算(1位DAC、相加以及积分)电路的另一个配置示例的视图； [0084] 图4是图示根据本实施例的1位二阶Δ-Σ调制器的配置示例的视图； [0085] 图5是图示图4所示的Δ-Σ调制器的操作的流程的视图； [0086] 图6是图示Δ-ΣA/D转换器的配置示例的视图； [0087] 图7是图示用于实现Δ-Σ调制器的信号路径的示例的视图； [0088] 图8是由z运算符来图示图7所示的Δ-∑调制器的信号路径的视图； [0089] 图9A和图9B是图示具有单端结构的算术运算(相加和积分)电路的配置示例的视图； [0090] 图10是图示运算放大器的输入部分的电路配置的视图； [0091] 图11是图示具有差分结构的开关式电容积分器的配置示例的视图； [0092] 图12是图示具有差分结构的开关式电容积分器的配置示例的视图；以及[0093] 图13是具有差分结构的算术运算(1位DAC、相加以及积分)电路的参考图。 具体实施方式[0094] 在下文中，将参考附图来描述实施例。 [0095] 图1是图示根据一个实施例的Δ-ΣA/D转换器的算术运算(1位DAC、相加以及积分)电路的电路配置的示例的视图。根据本实施例的Δ-∑A/D转换器的配置与图6所示的Δ-ΣA/D转换器的配置相同。即，根据本实施例的Δ-ΣA/D转换器包括：Δ-Σ调制器，其执行输入的差分模拟信号的Δ-Σ调制；以及抽取滤波器，其基于Δ-Σ调制信号生成A/D转换结果(数字数据)。 [0096] 图1所示的具有差分结构的算术运算(1位DAC、相加以及积分)电路是对通过将二进制参考电压(基准电压)与输入电压相加而获得的值进行积分的算术运算电路，并且例如用作处于设置在Δ-ΣA/D转换器中的Δ-∑调制器的第一级的算术运算电路。 [0097] 在图1中，参考字符C1P和C1M分别表示采样电容器，参考字符C2P和C2M分别表示积分电容器。参考字符C3PA、C3PB、C3MA以及C3MB分别表示基准电容器。即，在根据本实施例的算术运算电路中，两个基准电容器C3PA和C3PB被设置在正侧节点处，两个基准电容器C3MA和C3MB被设置在负侧节点处。电容器C1P和C1M的电容值被设定为相同的电容值C1。电容器C2P和C2M的电容值被设定为相同的电容值C2。电容器C3PA、C3PB、C3MA以及C3MB的电容值被设定为相同的电容值C3。 [0098] 参考字符OPA表示全差分运算放大器。参考字符VIP表示差分模拟信号的正侧输入节点，参考字符VIM表示差分模拟信号的负侧输入节点。参考字符VA表示运算放大器OPA的输入节点，参考字符VOP表示运算放大器OPA的正侧输出节点，并且参考字符VOM表示运算放大器OPA的负侧输出节点。要注意，参考字符VOP和VOM也分别表示图1所示的算术运算电路中的差分信号的输出节点。在下文中，同样通过使用与给予节点的参考字符相同的参考字符来适当代表向每一个节点输入的或者从每一个节点输出的信号的名称以及每一个节点的电压值。参考字符VCM表示算术运算电路中的共模电位(common mode potential)，参考字符Vref表示基准电压(基准信号)。例如，共模电位VCM假设为处于电源电压VDD与地电压VSS(0(V))之间的中间电位。 [0099] 参考字符SW1至SW15表示开关。通过信号φ1来控制开关SW1、SW2、SW4以及SW5的每一个的导通/非导通(通/断)。通过信号φ2来控制开关SW3、SW6以及SW7的每一个的导通/非导通(通/断)。通过信号φ1、信号φ2以及信号y(或信号y的反转信号yx)来控制开关SW8、SW10、SW12以及SW14的每一个的导通/非导通(通/断)。通过信号φ2和信号y(或信号y的反转信号yx)来控制开关SW9、SW11、SW13以及SW15的每一个的导通/非导通(通/断)。信号y是Δ-Σ调制器的输出(具体地，设置在Δ-Σ调制器中的量化器的输出)，并且具有二进制(1位)值“+1”或“-1”。 [0100] 在信号φ1为“1”(活跃的，active)的情况下，使开关SW1、SW2、SW4以及SW5导通(接通)，在其他情况下，使这些开关非导通(断开)。在信号φ2为“1”(活跃的)的情况下，使开关SW3、SW6以及SW7导通(接通)，在其他情况下，使这些开关非导通(断开)。 [0101] 在信号φ1为“1”，或者信号φ2为“1”且信号y＝-1的情况下，使开关SW8和SW12导通(接通)，在其他情况下，使这些开关非导通(断开)。在信号φ2为“1”且信号y＝+1的情况下，使开关SW9和SW13导通(接通)，在其他情况下，使这些开关非导通(断开)。 [0102] 在信号φ1为“1”，或者信号φ2为“1”且信号y＝+1的情况下，使开关SW10和SW14导通(接通)，在其他情况下，使这些开关非导通(断开)。在信号φ2为“1”且信号y＝-1的情况下，使开关SW11和SW15导通(接通)，在其他情况下，使这些开关非导通(断开)。 [0103] 电容器C1P的一个电极(底板)经由开关SW1连接至正侧输入节点VIP，电容器C1P的另一个电极(顶板)经由开关SW6连接至运算放大器OPA的负侧输入节点VA。电容器C1M的一个电极(底板)经由开关SW2连接至负侧输入节点VIM，电容器C1M的另一个电极(顶板)经由开关SW7连接至运算放大器OPA的正侧输入节点VA。另外，电容器C1P和C1M的底板经由开关SW3相互连接。另外，电容器C1P的顶板经由开关SW4连接至共模电位VCM，电容器C1M的顶板经由开关SW5连接至共模电位VCM。 [0104] 电容器C2P的一个电极连接至运算放大器OPA的正侧输出节点VOP，电容器C2P的另一个电极连接至运算放大器OPA的负侧输入节点VA。电容器C2M的一个电极连接至运算放大器OPA的负侧输出节点VOM，电容器C2M的另一个电极连接至运算放大器OPA的正侧输入节点VA。 [0105] 电容器C3PA的一个电极(底板)经由开关SW8连接至地电压VSS(0(V))，并且经由开关SW9连接至基准电压Vref。电容器C3PB的一个电极(底板)经由开关SW10连接至基准电压Vref，并且经由开关SW11连接至地电压VSS(0(V))。电容器C3PA和C3PB的每一个的另一个电极(顶板)经由开关SW4连接至共模电位VCM，并且经由开关SW6连接至运算放大器OPA的负侧输入节点VA。 [0106] 电容器C3MA的一个电极(底板)经由开关SW12连接至基准电压Vref，并且经由开关SW13连接至地电压VSS(0(V))。电容器C3MB的一个电极(底板)经由开关SW14连接至地电压VSS(0(V))，并且经由开关SW15连接至基准电压Vref。电容器C3MA和C3MB的每一个的另一个电极(顶板)经由开关SW5连接至共模电位VCM，并且经由开关SW7连接至运算放大器OPA的正侧输入节点VA。 [0107] 在图1所示的电路中，信号φ1为“1”的φ1时期以及信号φ2为“1”的φ2时期基于时钟信号等而交替地重复。从而，对输入的差分模拟信号(VIP-VIM)与基准信号相减或相加获得的信号进行积分，并且将积分结果输出作为差分信号(VOP-VOM)。由信号y来确定输入的差分模拟信号是否与基准信号相减或相加。 [0108] 在φ1时期中，各个开关SW1至SW15被控制为如图2A所示，使得信号的采样得以执行。即，使开关SW1、SW2、SW4、SW5、SW8、SW10、SW12以及SW14导通(接通)，使开关SW3、SW6、SW7、SW9、SW11、SW13以及SW15非导通(断开)。 [0109] 从而，电压VIP被施加到电容器C1P的底板，并且电容器C1P的顶板连接至共模电位VCM。电压VIM被施加到电容器C1M的底板，并且电容器C1M的顶板连接至共模电位VCM。因此，由电容器C1P对与共模电位VCM与输入电压VIP之间的差相对应的电荷进行采样，由电容器C1M对与共模电位VCM和输入电压VIM之间的差对应的电荷进行采样。电容器C3PA和C3MB的底板连接至地电压VSS(0(V))，电容器C3PB和C3MA的底板连接至基准电压Vref。电容器C3PA、C3PB、C3MA以及C3MB的顶板连接至共模电位VCM。因此，电容器C3PA和C3MB的每一个被充电到共模电位VCM，电容器C3PB和C3MA的每一个的底板被充电到电压(共模电位VCM-基准电压Vref)。 [0110] 在φ2时期中，在基准信号与输入信号相加的情况下(即，信号y＝-1的情况)，各个开关SW1至SW15被控制为如图2B所示，使得信号的相加和积分得以执行。即，使开关SW1、SW2、SW4、SW5、SW9、SW10、SW13以及SW14非导通(断开)，使开关SW3、SW6、SW7、SW8、SW11、SW12以及SW15导通(接通)。 [0111] 从而，电容器C3PB和C3MB的底板的连接被切换为使得电容器C3PB的底板连接至地电压VSS(0(V))并且使得电容器C3MB的底板连接至基准电压Vref。电容器C3PA和C3MA的底板的连接未改变。该操作仅使电容器C3PB的底板的电压从基准电压Vref改变为地电压VSS(0(V))以及使电容器C3MB的底板的电压从地电压VSS(0(V))改变为基准电压Vref。由于这个原因，φ2时期中的输入节点VA的电位变为共模电位VCM。更具体地，电容器C3PB和C3MB在φ1时期中执行采样，并在φ2时期中形成电容分压电路，以确定输入节点VA的电位。在这种状态下，建立了下列表达式。 [0112] (VCM-0)C3+(VCM-Vref)C3＝(VA-Vref)C3+(VA-0)C3因此，获得下列表达式。 [0113] VA＝VCM [0114] 即，无论基准电压Vref和输入的差分模拟信号的共模电位VICM如何，输入节点VA的电位都变为电路中的共模电位VCM。 [0115] 另外，在φ2时期中，在输入信号与基准信号相减的情况下(即，信号y＝+1的情况)，各个开关SW1至SW15被控制为如图2C所示，使得信号的相加和积分得以执行。即，使开关SW1、SW2、SW4、SW5、SW8、SW11、SW12以及SW15非导通(断开)，使开关SW3、SW6、SW7、SW9、SW10、SW13以及SW14导通(接通)。 [0116] 从而，电容器C3PA和C3MA的底板的连接被切换为使得电容器C3PA的底板连接至基准电压Vref并且使得电容器C3MA的底板连接至地电压VSS(0(V))。电容器C3PB和C3MB的底板的连接未改变。该操作仅使电容器C3PA的底板的电压从地电压VSS(0(V))改变为基准电压Vref以及使电容器C3MA的底板的电压从基准电压Vref改变为地电压VSS(0(V))。因此，同样，当输入信号与基准信号相减时，无论基准电压Vref和输入的差分模拟信号的共模电位VICM如何，输入节点VA在φ2时期中的电位都变为电路中的共模电位VCM。 [0117] 如上所述，当通过使用图1所示的算术运算电路配置Δ-∑A/D转换器时，能够输入具有任何共模电位的差分模拟信号，并能够设定任何基准电压。 [0118] 另外，合并了二进制DAC的1位Δ-∑A/D转换器不具有合并的DAC的非线性，因此具有能够提高A/D转换的线性的优点。即使当通过使用图1所示的算术运算电路来配置Δ-∑A/D转换器时，也不会去失该优点。在图2B所示的状态下，仅基准电容器C3PB和C3MB对电路操作有所贡献。在图2C所示的状态下，仅基准电容器C3PA和C3MA对电路操作有所贡献。即，当基准信号与输入信号相加时使用的电容和当输入信号与基准信号相减时使用的电容总是彼此相等，因此不会导致非线性。 [0119] 图3是图示根据实施例的Δ-ΣA/D转换器的算术运算(1位DAC、相加以及积分)电路的电路配置的另一个示例的视图。图3图示使用相关双采样(CDS)的Δ-ΣA/D转换器的实施例的示例。 [0120] 在图3中，参考字符C1P和C1M分别表示采样电容器，参考字符C2P和C2M分别表示积分电容器。参考字符C3PA、C3PB、C3MA以及C3MB分别表示基准电容器。即，在根据本实施例的算术运算电路中，两个基准电容器C3PA和C3PB被设置在正侧节点处，两个基准电容器C3MA和C3MB被设置在负侧节点处。电容器C1P和C1M的电容值的每一个被设定为相同的电容值C1，电容器C2P和C2M的电容值的每一个被设定为相同的电容值C2。电容器C3PA、C3PB、C3MA以及C3MB的电容值的每一个被设定为相同的电容值C3。 [0121] 参考字符OPA表示全差分运算放大器。参考字符VIP表示差分模拟信号的正侧输入节点，参考字符VIM表示差分模拟信号的负侧输入节点。参考字符VOP表示运算放大器OPA的正侧输出节点，参考字符VOM表示运算放大器OPA的负侧输出节点。要注意，参考字符VOP和VOM也分别表示图3所示的算术运算电路中的差分信号的输出节点。参考字符Vref表示基准电压(基准信号)。 [0122] 参考字符SW1至SW3、S4至S7以及SW8至SW15表示开关。在信号φ1为“1”的情况下，使开关SW1、SW2、S6以及S7导通(接通)，在另其他情况下，使开关SW1、SW2、S6以及S7非导通(断开)。在信号φ2为“1”的情况下，使开关SW3、S4以及S5导通(接通)，在其他情况下，使开关SW3、S4以及S5非导通(断开)。 [0123] 在信号φ1为“1”，或者信号φ2为“1”且信号y＝-1的情况下，使开关SW8和SW12导通(接通)，在其他情况下，使开关SW8和SW12非导通(断开)。信号y是Δ-Σ调制器的输出(更具体地，设置在Δ-Σ调制器中的量化器的输出)，并且具有二进制(1位)值“+1”或“-1”。在信号φ2为“1”且信号y＝+1的情况下，使开关SW9和SW13导通(接通)，在其他情况下，使开关SW9和SW13非导通(断开)。 [0124] 在信号φ1为“1”，或者信号φ2为“1”且信号y＝+1的情况下，使开关SW10和SW14导通(接通)，在其他情况下，使开关SW10和SW14非导通(断开)。在信号φ2为“1”且信号y＝-1的情况下，使开关SW11和SW15导通(接通)，在其他情况下，使开关SW11和SW15非导通(断开)。 [0125] 电容器C1P的一个电极(底板)经由开关SW1连接至正侧输入节点VIP，电容器C1P的另一个电极(顶板)连接至运算放大器OPA的负侧输入节点。电容器C1M的一个电极(底板)经由开关SW2连接至负侧输入节点VIM，电容器C1M的另一个电极(顶板)连接至运算放大器OPA的正侧输入节点。另外，电容器C1P和C1M的底板经由开关SW3相互连接。 [0126] 电容器C2P的一个电极连接至运算放大器OPA的正侧输出节点VOP，电容器C2P的另一个电极经由开关S4连接至运算放大器OPA的负侧输入节点。电容器C2M的一个电极连接至运算放大器OPA的负侧输出节点VOM，电容器C2M的另一个电极经由开关S5连接至运算放大器OPA的正侧输入节点。即，开关S4和电容器C2P在运算放大器OPA的负侧输入节点与正侧输出节点VOP之间串联连接，开关S5和电容器C2M在运算放大器OPA的正侧输入节点与负侧输出节点VOM之间串联连接。 [0127] 电容器C3PA的一个电极(底板)经由开关SW8连接至地电压VSS(0(V))，并且经由开关SW9连接至基准电压Vref。电容器C3PB的一个电极(底板)经由开关SW10连接至基准电压Vref，并且经由开关SW11连接至地电压VSS(0(V))。电容器C3PA和C3PB的每一个的另一个电极(顶板)连接至运算放大器OPA的负侧输入节点。 [0128] 电容器C3MA的一个电极(底板)经由开关SW12连接至基准电压Vref，并且经由开关SW13连接至地电压VSS(0(V))。电容器C3MB的一个电极(底板)经由开关SW14连接至地电压VSS(0(V))，并且经由开关SW15连接至基准电压Vref。电容器C3MA和C3MB的每一个的另一个电极(顶板)连接至运算放大器OPA的正侧输入节点。 [0129] 运算放大器OPA的正侧输出节点VOP和负侧输入节点经由开关S6彼此连接。运算放大器OPA的负侧输出节点VOM和正侧输入节点经由开关S7彼此连接。 [0130] 图3所示的算术运算电路设置有CDS机制，以避免MOS晶体管的1/f噪声(该噪声在运算放大器中生成)使A/D转换特性恶化的问题。在图3所示的算术运算电路中，在φ1时期中，运算放大器OPA的负侧输入节点和正侧输出节点经由开关S6彼此连接，运算放大器OPA的正侧输入节点和负侧输出节点经由开关S7彼此连接。在这种情况下，在运算放大器OPA的两个输入节点之间生成输入偏移电压和由于运算放大器OPA的噪声引起的电压(噪声电压)。因此，由电容器C1P和C1M对由于输入偏移电压和运算放大器OPA的噪声电压产生的电荷连同由于信号产生的电荷一起进行采样。 [0131] 接下来，当φ1时期转变到φ2时期时，由于输入偏移电压和运算放大器OPA的噪声电压产生的电荷以及由于信号产生的电荷分别被传递到电容器C2P和C2M，其中这些电荷由电容器C1P和C1M来进行采样。此处，即使在φ2时期中，也存在输入偏移电压和运算放大器OPA的噪声电压，然而会被在φ1时期中采样且分别从电容器C1P和C1M传递而来的电荷抵消。结果是，由于输入偏移电压被移除，并且由于至少处于低于采样频率的频率范围的噪声也被移除，因而能够执行高精度的A/D转换。 [0132] 与图1所示的算术运算电路相似，在通过使用图3所示的算术运算电路配置Δ-ΣA/D转换器的情况下，能够输入具有任何共模电位的差分模拟信号，并且能够设定任何基准电压。 [0133] 图4是图示根据本实施例的1位二阶Δ-Σ调制器的电路配置的示例的视图。 [0134] 在图4中，参考字符C1P和C1M分别表示第一积分器的采样电容器，参考字符C2P和C2M分别表示第一积分器的积分电容器。参考字符C3PA、C3PB、C3MA以及C3MB分别表示第一积分器的基准电容器。参考字符C4P和C4M分别表示第二积分器的采样电容器，参考字符C6P和C6M分别表示第二积分器的积分电容器。参考字符C5PA、C5PB、C5MA以及C5MB分别表示第二积分器的基准电容器。电容器C1P和C1M的电容值的每一个被设定为相同的电容值，电容器C2P和C2M的电容值的每一个被设定为相同的电容值。电容器C3PA、C3PB、C3MA以及C3MB的电容值的每一个被设定为相同的电容值。电容器C4P和C4M的电容值的每一个被设定为相同的电容值，电容器C5PA、C5PB、C5MA和C5MB的电容值的每一个被设定为相同的电容值。电容器C6P和C6M的电容值的每一个被设定为相同的电容值。 [0135] 参考字符OPA1和OPA2表示全差分运算放大器，参考字符CMP表示比较器，参考字符FF表示D触发器。参考字符VIP表示差分模拟信号的正侧输入节点，参考字符VIM表示差分模拟信号的负侧输入节点。参考字符VCM表示共模电位，参考字符Vref表示基准电压(基准信号)。参考字符Y表示Δ-Σ调制器的输出，参考字符YX表示输出Y的反转信号。 [0136] 参考字符SW1至SW15表示开关。在时钟信号CK1为“1”的情况下，使开关SW4、SW5、SW14以及SW15导通(接通)，在其他情况下，使开关SW4、SW5、SW14以及SW15非导通(断开)。在信号时钟CK1D为“1，，的情况下，使开关SW1、SW2、SW10以及SW11导通(接通)，在其他情况下，使开关SW1、SW2、SW10以及SW11非导通(断开)。在时钟信号CK2为“1”的情况下，使开关SW6、SW7、SW12以及SW13导通(接通)，在其他情况下，使开关SW6、SW7、SW12以及SW13非导通(断开)。在时钟信号CK2D为“1”的情况下，使开关SW3、SW8以及SW9导通(接通)，在其他情况下，使开关SW3、SW8以及SW9非导通(断开)。 [0137] 此处，时钟信号CK1D是通过稍微延迟时钟信号CK1而获得的时钟信号，时钟信号CK2D是通过稍微延迟时钟信号CK2而获得的时钟信号。时钟信号CK1和时钟信号CK2具有彼此相反的极性，并且具有不重叠的关系，在这种关系中时钟信号CK1和时钟信号CK2不被同时设定为“1”。更具体地，当时钟信号CK1和时钟信号CK1D的至少一个为“1”时，时钟信号CK2和时钟信号CK2D均为＂0＂，当时钟信号CK2和时钟信号CK2D的至少一个为“1”时，时钟信号CK1和时钟信号CK1D均为＂0＂。 [0138] 电容器C1P的一个电极(底板)经由开关SW1连接至正侧输入节点VIP，电容器C1P的另一个电极(顶板)连接至运算放大器OPA1的负侧输入节点。电容器C1M的一个电极(底板)经由开关SW2连接至负侧输入节点VIM，电容器C1M的另一个电极(顶板)连接至运算放大器OPA1的正侧输入节点。另外，电容器C1P和C1M的底板经由开关SW3相互连接。 [0139] 电容器C2P的一个电极连接至运算放大器OPA1的正侧输出节点，电容器C2P的另一个电极经由开关SW6连接至运算放大器OPA1的负侧输入节点。电容器C2M的一个电极连接至运算放大器OPA1的负侧输出节点，电容器C2M的另一个电极经由开关SW7连接至运算放大器OPA1的正侧输入节点。另外，运算放大器OPA1的正侧输出节点和负侧输入节点经由开关SW4相互连接，运算放大器OPA1的负侧输出节点和正侧输入节点经由开关SW5相互连接。 [0140] 在时钟信号CK2D为“1”且输出Y为“1”的情况下，电容器C3PA的一个电极(底板)连接至基准电压Vref，在其他情况下，电容器C3PA的这一个电极(底板)连接至地电压VSS(0(V))。在时钟信号CK2D为“1”且输出Y为“1”的情况下，电容器C3MA的一个电极(底板)连接至地电压VSS(0(V))，在其他情况下，电容器C3MA的这一个电极(底板)连接至基准电压Vref。相似地，在时钟信号CK2D为“1”且反转信号YX为“1”的情况下，电容器C3PB的一个电极(底板)连接至地电压VSS(0(V))，在其他情况下，电容器C3PB的这一个电极(底板)连接至基准电压Vref。在时钟信号CK2D为“1”且反转信号YX为“1”的情况下，电容器C3MB的一个电极(底板)连接至基准电压Vref，在其他情况下，电容器C3MB的这一个电极(底板)连接至地电压VSS(0(V))。电容器C3PA和C3PB的另一个电极(顶板)连接至运算放大器OPA1的负侧输入节点，电容器C3MA和C3MB的另一个电极(顶板)连接至运算放大器OPA1的正侧输入节点。 [0141] 电容器C4P的一个电极(底板)经由开关SW8连接至运算放大器OPA1的正侧输出节点，电容器C4P的另一个电极(顶板)经由开关SW14连接至运算放大器OPA2的负侧输入节点。电容器C4M的一个电极(底板)经由开关SW9连接至运算放大器OPA1的负侧输出节点，电容器C4M的另一个电极(顶板)经由开关SW15连接至运算放大器OPA2的正侧输入节点。另外，电容器C4P和C4M的底板经由开关SW10和SW11分别连接至共模电位VCM，电容器C4P和C4M的顶板经由开关SW12和SW13分别连接至共模电位VCM。 [0142] 电容器C6P的一个电极连接至运算放大器OPA2的正侧输出节点，电容器C6P的另一个电极连接至运算放大器OPA2的负侧输入节点。电容器C6M的一个电极连接至运算放大器OPA2的负侧输出节点，电容器C6M的另一个电极连接至运算放大器OPA2的正侧输入节点。 [0143] 在时钟信号CK1D为“1”且输出Y为“1”的情况下，电容器C5PA的一个电极(底板)连接至基准电压Vref，在其他情况下，电容器C5PA的这一个电极(底板)连接至地电压VSS(0(V))。在时钟信号CK1D为“1”且输出Y为“1”的情况下，电容器C5MA的一个电极(底板)连接至地电压VSS(0(V))，在其他情况下，电容器C5MA的这一个电极(底板)连接至基准电压Vref。相似地，在时钟信号CK1D为“1”且反转信号YX为“1”的情况下，电容器C5PB的一个电极(底板)连接至地电压VSS(0(V))，在其他情况下，电容器C5PB的这一个电极(底板)连接至基准电压Vref。在时钟信号CK1D为“1”且反转信号YX为“1”的情况下，电容器C5MB的一个电极(底板)连接至基准电压Vref，在其他情况下，电容器C5MB的这一个电极(底板)连接至地电压VSS(0(V))。电容器C5PA和C5PB的另一个电极(顶板)经由开关SW14连接至运算放大器OPA2的负侧输入节点，电容器C5MA和C5MB的另一个电极(顶板)经由开关SW15连接至运算放大器OPA2的正侧输入节点。 [0144] 比较器CMP的负侧输入节点连接至运算放大器OPA2的正侧输出节点，比较器CMP的正侧输入节点连接至运算放大器OPA2的负侧输出节点。D触发器FF按照时钟信号CK1来工作，并取入比较器CMP的输出，以输出取入的信号作为输出Y。 [0145] 在图4所示的Δ-Σ调制器中，由于第二积分器的噪声几乎不影响A/D转换特性，因而CDS(相关双采样)的功能仅包含于第一积分器中，而CDS的功能不包含于第二积分器中。图4所示的Δ-Σ调制器中的第一积分器对应于图3所示的算术运算电路，图4所示的Δ-Σ调制器中的第二积分器对应于图1所示的算术运算电路。 [0146] 第一积分器在时钟信号CK1(CK1D)为“1”的时期期间对信号进行采样，并在时钟信号CK2(CK2D)为“1”的时期期间执行该信号的相加和积分。第二积分器在时钟信号CK2(CK2D)为“1”的时期期间对信号进行采样，并在时钟信号CK1(CK1D)为“1”的时期期间执行该信号的相加和积分。 [0147] 第一积分器中的基准电容器C3PA、C3PB、C3MA以及C3MB的底板的电压由输出Y、输出Y的反转信号YX以及时钟信号CK2D控制。在第一积分器对信号进行采样的时期中，由于时钟信号CK2D为＂0＂，因而电容器C3PA和C3MB的底板的电压被设定为地电压(0(V))，电容器C3PB和C3MA的底板的电压被设定为基准电压Vref。 [0148] 接下来，当时钟信号CK2D转变到为“1”的时期时，并且当输出Y为“1”时，电容器C3PA的底板的电压从地电压(0(V))改变为基准电压Vref，电容器C3MA的底板的电压从基准电压Vref改变为地电压(0(V))。要注意，电容器C3PB的底板的电压保持为基准电压Vref，并且电容器C3MB的底板的电压保持为地电压(0(V))。因此，如上所述，运算放大器OPA1中的输入节点的电位收敛到共模电位VCM。 [0149] 另一方面，当时钟信号CK2D转变到为“1”的时期时，并且当反转信号YX为“1”时，电容器C3PB的底板的电压从基准电压Vref改变为地电压(0(V))，电容器C3MB的底板的电压从地电压(0(V))改变为基准电压Vref。要注意，电容器C3PA的底板的电压保持在地电压(0(V))，电容器C3MA的底板的电压保持在基准电压Vref。因此，如上所述，运算放大器OPA1中的输入节点的电位收敛到共模电位VCM。 [0150] 相似地，第二积分器中的基准电容器C5PA、C5PB、C5MA以及C5MB的底板的电压由输出Y、输出Y的反转信号YX以及时钟信号CK1D来控制。在第二积分器对信号进行采样的时期，由于时钟信号CK1D为＂0＂，因而电容器C5PA和C5MB的底板的电压被设定为地电压(0(V))，电容器C5PB和C5MA的底板的电压被设定为基准电压Vref。 [0151] 接下来，当时钟信号CK1D转变到为“1”的时期时，并且当输出Y为“1”时，电容器C5PA的底板的电压从地电压(0(V))改变为基准电压Vref，电容器C5MA的底板的电压从基准电压Vref改变为地电压(0(V))。要注意，电容器C5PB的底板的电压保持在基准电压Vref，电容器C5MB的底板的电压保持在地电压(0(V))。因此，如上所述，运算放大器OPA2中的输入节点的电位收敛到共模电位VCM。 [0152] 另一方面，当时钟信号CK1D转变到为“1”的时期时，并且当反转信号YX为“1”时，电容器C5PB的底板的电压从基准电压Vref改变为地电压(0(V))，电容器C5MB的底板的电压从地电压(0(V))改变为基准电压Vref。要注意，电容器C5PA的底板的电压保持在地电压(0(V))，电容器C5MA的底板的电压保持在基准电压Vref。因此，如上所述，运算放大器OPA2中的输入节点的电位收敛到共模电位VCM。 [0153] 如上所述，在图4所示的Δ-Σ调制器中，无论基准电压Vref和输入的差分模拟信号的共模电位VICM如何，运算放大器OPA1和OPA2的输入节点的电位都变为电路中的共模电位VCM。利用图4所示的Δ-Σ调制器，可以提供能够输入具有任何共模电位的差分模拟信号以及能够设定任何基准电压的Δ-ΣA/D转换器。 [0154] 图5是图示图4所示的Δ-Σ调制器的操作流程的视图。 [0155] 在图5中，参考字符CK1、CK1D、CK2以及CK2D分别表示时钟信号，参考字符SICA和SIOA分别表示第一积分器的操作和输出，并且参考字符SICB和SIOB分别表示第二积分器的操作和输出。参考字符CMPO表示比较器的输出，参考字符DFFO表示D触发器的输出。参考字符FBB表示去往第二积分器的反馈信号，参考字符FBA表示去往第一积分器的反馈信号。如上所述，在图4所示的Δ-Σ调制器中，在时钟信号CK1(CK1D)为“1”的时期期间，第一积分器对信号进行采样，第二积分器执行信号的相加和积分。另外，在时钟信号CK2(CK2D)为“1”的时期期间，第一积分器执行信号的相加和积分，第二积分器对信号进行采样。 [0156] 首先，在时间T1处，第一积分器对第一信号进行采样(S1)。在后续时间T2，第一积分器执行第一信号的相加和积分(I1)。另外，与第一积分器执行的相加和积分(I1)同时地，第二积分器对第一信号(第一积分器的输出)进行采样(S1)。在后续时间T3，第一积分器对第二信号进行采样(S2)，第二积分器执行第一信号的相加和积分(I1)。 [0157] 在后续时间T4处，第一积分器执行第二信号的相加和积分(I2)。另外，与第一积分器执行的相加和积分(I2)同时地，第二积分器对第二信号进行采样(S2)。此时，刚好在时间T4之前，比较器CMP确定第二积分器的输出信号SIOB的符号(正/负)。在这种情况下，D触发器FF被设定为通过状态(through state)，并用比较器CMP的输出CMPO来更新D触发器FF的输出DFFO。通过D触发器FF的更新输出DFFO，反馈值FBB被提供到转变为执行信号的采样(S2)的第二积分器。这样，该输出值在一个周期之后被反馈到第二积分器。 [0158] 在后续时间T5，第一积分器对第三信号进行采样(S3)，第二积分器执行第二信号的相加和积分(I2)。在由第一积分器执行的信号的采样中，反馈值FBA通过D触发器FF的先前更新的输出DFFO而被供应到第一积分器。这样，输出值在两个周期之后被反馈到第一积分器。随后在时间T6、T7、...重复上述操作，从而执行输入的差分模拟信号的A/D转换。 [0159] 要注意，在上述说明中，1位二阶Δ-Σ调制器被作为示例来描述，但本实施例不限于此。该实施例也能够应用于设置有Δ-Σ调制器的Δ-ΣA/D转换器，所述Δ-Σ调制器具有不同的位宽和不同的传递函数。 [0160] 当与调制器的输出相对应的信号与算术运算电路中的输入信号相加或相减时，互补地切换第三电容器和第四电容器的连接以及第五电容器和第六电容器的连接，使得增加到算术运算器的输入节点的电荷量变为相同，即使基准电压被设定为任何电压。因此，由于算术运算器的输入节点的电位收敛到该电路的共模电位，因而能够输入任何共模电位的差分模拟信号，并能够设定任何基准电压。 |
||||||
QQ群二维码
意见反馈
意见反馈