序号 专利名 申请号 申请日 公开(公告)号 公开(公告)日 发明人
1 并行比特交织器 CN201280022664.7 2012-05-18 CN103636131B 2017-09-22 米海尔·皮特洛夫
一种比特交织方法,对由Q比特的N个循环构成的QC LDPC代码字实施比特置换处理,将被实施处理后的代码字分割为由M个比特构成的多个星座字,对于各循环块实施循环块内置换处理,代码字被分割为由M/F个循环块构成的F×N/M个折叠区段,并且各星座字与F×N/M各折叠区段的某一个相关联,进行比特置换处理,以使星座字由相关联的区段中的置换处理后的M/F个比特的循环块各自的F比特构成。
2 向接收机发送广播信号的方法和接收广播信号的方法 CN201410197203.4 2009-05-12 CN103929397B 2017-05-24 高祐奭; 文相喆
发明涉及向接收机发送广播信号的方法和接收广播信号的方法。本发明的一个方面涉及一种接收信号的方法,该信号包括用于减小FECFRAME报头中的开销的L1调度结构。
3 比特交织方法、比特交织器、解码方法以及解码器 CN201280022720.7 2012-05-18 CN103563256B 2017-03-22 米海尔皮特洛夫
一种比特交织方法,对由Q比特的N个循环构成的QC LDPC代码字实施比特置换处理,将被实施处理后的代码字分割为由M个比特构成的多个星座字,代码字被分割为F×N’/M个(N’表示从N个循环块中选择的循环块,N’是M/F的倍数)折叠区段,各星座字与F×N’/M个折叠区段中的某一个折叠区段相关联,进行比特置换处理,以便使星座字由相关联的折叠区段中的M/F个不同的循环块各自的F比特构成。
4 具有速率匹配的高计算效率的卷积编码 CN201310361555.4 2008-06-06 CN103414478B 2017-03-01 J-F.程
一种差错编码电路,包括:非系统性卷积编码器,用于对输入比特流进行编码以产生两组或更多组奇偶校验比特;交织器电路,用于对每组奇偶校验比特内的奇偶校验比特进行交织;以及速率匹配电路,用于输出选定数目的交织的按组排序的奇偶校验比特以获得期望码率。
5 数据处理装置和数据处理方法 CN201480051399.4 2014-09-12 CN105580280A 2016-05-11 篠原雄二; 山本真纪子
本技术涉及一种数据处理装置和数据处理方法,使得能够在使用LDPC码传输数据时确保良好的通信质量。在分组交错中,具有代码长度为64800位并且编码率是10/15、11/15、12/15或13/15的LDPC码基于每位组进行交错,各位组是360位长。在分组解交错中,交错的LDPC码被恢复到其原始次序。例如,本技术可以适用于使用LDPC码的数据传输等。
6 数据处理装置和数据处理方法 CN201480051421.5 2014-09-12 CN105556858A 2016-05-04 篠原雄二; 山本真纪子
本技术涉及一种数据处理装置以及一种数据处理方法,其能够提供具有良好的误码率的LDPC码。LDPC编码器使用具有16200比特的码长度以及12/15的码率的LDPC码编码。所述LDPC码包含信息位和奇偶校验位,并且用于所述LDPC码的奇偶校验矩阵(H)包括与所述LDPC码的信息位对应的信息矩阵部分以及与所述奇偶校验位对应的奇偶校验矩阵部分。所述奇偶校验矩阵(H)的信息矩阵部分由奇偶校验矩阵初始值表格表示,所述表格表示每360列的所述信息矩阵部分的1元素的位置。在执行LDPC编码和LDPC解码时,可以应用本技术。
7 减少的不可校正的存储器错误 CN201480008297.4 2014-03-05 CN104969193A 2015-10-07 K.潘加; P.S.达姆勒; R.森达拉姆; S.卡瓦米; J.M.瓦克; D.里维斯
不可校正的存储器错误可以通过确定用于存储器阵列的集合的逻辑阵列地址并且至少部分地基于存储器阵列的集合内的至少两个存储器阵列的逻辑位置将逻辑阵列地址变换成至少两个唯一阵列地址来减少。然后分别使用至少两个唯一阵列地址来访问至少两个存储器阵列。
8 通信系统中的发射机/接收机及其控制方法 CN200610079364.9 2006-03-13 CN1838543B 2015-09-02 庆奎范; 崔承勋; 金宰烈; 朴圣恩
在通信系统中,当输入信息数据比特时以预置编码方案编码信息数据比特,并且产生低密度奇偶校验(LDPC)码字。根据预置信道交织规则交织该LDPC码字。以预置的调制方案调制信道交织LDPC码字,并且产生调制符号。
9 基于LDPC校验矩阵的比特交织编码调制的实现方法 CN201110280872.4 2011-09-20 CN103023603B 2015-07-08 聂远飞; 胡刚
发明提供一种基于LDPC校验矩阵的比特交织编码调制BICM的实现方法,包括:构建或基于已有的具有分校验矩阵的LDPC码,所述分块校验矩阵划分为一个或多个子矩阵 ,其大小为B*B;构建BICM结构;在所述BICM结构下,长度为的第个比特序列映射得到映射符号,映射符号的集合大小为2m;映射符号子集的所有映射符号的映射比特对应到m个校验子矩阵,特别地,相同位置处的映射比特对应于同一个校验子矩阵,所述校验子矩阵的数量为m。如此,使得在后续接收机在并行软解调中易于读取映射符号对应的比特外信息块,便于实现译码反馈,充分发挥联合接收性能。
10 用于使用有关发射机的信息进行错误恢复的方法和装置 CN201380044393.X 2013-06-13 CN104541469A 2015-04-22 R.瓦芬; S.V.安德森; M.尼尔森
用于处理通过有损通信信道从发射机传输到接收机的已编码数据比特的方法,所述方法包括:通过通信信道接收已编码数据比特,所述已编码数据比特包括冗余数据单元;在纠错解码器处对已编码数据比特进行解码,其中对丢失数据的恢复在纠错解码器处使用冗余数据单元中的至少一个来实现;确定是否至少一个数据比特由于解码器找到用于所述至少一个数据比特的多个候选比特值而不能被恢复;接收有关发射机的信息;分析该多个候选比特值,从而使用有关发射机的信息将用于该至少一个数据比特的候选比特值的至少一个排除在外;并且基于所述分析来判定该至少一个数据比特。
11 在序列间置换涡轮码系统中利用可变长度输入 CN201410505545.8 2007-08-31 CN104320146A 2015-01-28 郑延修
在序列间置换涡轮码系统中利用可变长度输入。本发明涉及一种序列间置换(ISP)编码器。所述ISP编码器包括:接收构件,其用以接收信息位序列输入;第一输出构件,其用于输出第一码位输出;第二输出构件,其用于输出第二码位序列输出;位添加构件,其耦合到所述接收构件,所述位添加构件在所述ISP编码器中的任何随后处理之前处理所述接收到的信息位序列输入;第一卷积码编码器,其耦合在所述位添加构件与所述第一输出构件之间;第二卷积码编码器;以及序列间置换交错器,其耦合在所述位添加构件与所述第二卷积码编码器之间。所述第二卷积码编码器耦合在所述序列间置换交错器与所述第二输出构件之间。
12 用于灵活的错误校正编码的方法和装置 CN201080006215.4 2010-02-01 CN102308479B 2014-08-27 冉·克劳德·加莱士
发明涉及一种错误校正编码装置,其组合了冗余数据与源数据,所述装置包含:至少三个编码级,其各自实施至少一组三个基本编码模,其中第一编码级接收所述源数据且最后编码级传输所述冗余数据,每一编码模块实施一基本码;至少两个置换级,所述置换级插入于两个连续的编码级之间。根据本发明,每一基本编码模块包含c个输入和c个输出,c为整数,且每一置换级实施c循环置换。
13 用于层获知前向纠错的交错 CN201280057064.4 2012-11-21 CN103947147A 2014-07-23 科尔内留斯·黑尔格; 托马斯·席尔; 托马斯·维甘徳; 大卫·戈麦斯-巴尔克罗
一种纠错编码器包括纠错数据发生器,用于接收属于第一类型的有效载荷数据(第一类型有效载荷数据),用于接收属于第二类型的有效载荷数据,用于为第一类型有效载荷数据确定第一纠错数据,并且用于为第二类型有效载荷数据确定第二纠错数据。所述纠错编码器进一步包括交错器,用于至少使所述第二纠错数据与所述第二类型有效载荷数据交错。关于第一纠错数据和第一类型有效载荷数据的交错的第一交错长度与关于第二纠错数据和第二类型有效载荷数据的交错的第二交错长度不同。还公开了相应的纠错解码器以及用于纠错编码/解码的方法。根据可选的实施方式,有效载荷交错长度与纠错数据交错长度不同。
14 纠错装置以及纠错方法 CN201010170018.8 2010-04-27 CN101877592B 2014-05-28 久保和夫; 水落隆司; 吉田英夫; 宮田好邦
发明提供一种纠错装置以及纠错方法,在高质量且高速的光通信系统中,即使在产生更高的比特错误的传送路径中,通过可以抑制传送速度的上升的外码对由于内码的软判决解码而引起的大部分的残留差错进行纠错,从而避免产生差错平底。在传送对信息数据附加开销与纠错码而形成的传送的光通信系统中的纠错装置中,将基于至少两个纠错码的级联码或者迭代码用作外码,将用于软判决解码的纠错码用作内码。
15 并行比特交织器 CN201280022664.7 2012-05-18 CN103636131A 2014-03-12 米海尔·皮特洛夫
一种比特交织方法,对由Q比特的N个循环构成的QC LDPC代码字实施比特置换处理,将被实施处理后的代码字分割为由M个比特构成的多个星座字,对于各循环块实施循环块内置换处理,代码字被分割为由M/F个循环块构成的F×N/M个折叠区段,并且各星座字与F×N/M各折叠区段的某一个相关联,进行比特置换处理,以使星座字由相关联的区段中的置换处理后的M/F个比特的循环块各自的F比特构成。
16 管理存储器阵列的方法和装置 CN201210270002.3 2012-07-31 CN103577274A 2014-02-12 李明强; 何欢
发明提供管理存储器阵列的方法和装置。所述方法包括,将存储器阵列条带化以形成多个条带;从每个条带中选择F个存储作为本地校验块,并从存储器阵列中另外选择L个存储块作为全局校验块;对条带中的所有数据块进行(F+L)容错纠删编码,以生成(F+L)组校验数据,将其中的F组校验数据存储在所述F个本地校验块中;对于另外L组校验数据,进行跨条带运算以生成L组全局校验数据,将其分别存储在所述L个全局校验块中。所述装置与方法对应。通过本发明实施例的方法和装置,能够对存储器阵列中的多种错误进行检测和/或恢复,提高存储器阵列的容错能和空间利用率。
17 读取闪存中区的数据的方法及相关的记忆装置 CN201310298245.2 2013-07-16 CN103544073A 2014-01-29 杨宗杰; 刘振宇
发明公开了一种记忆装置、记忆装置的控制器和读取一闪存中一区的数据的方法,其中该区块包含有多个数据页以及至少一校验页,每一个数据页包含有用来储存数据及其相关的行校验码的多个区段,该校验页的每一个区段则分别用来储存一列校验码,该方法包含有:读取该多个数据页中一特定数据页的数据;对该特定数据页的数据进行译码;以及当该特定数据页中有一特定区段译码失败时,循序读取该多个数据页以及该校验页中所有数据页的原始数据内容,并依据该多个数据页以及该校验页中对应于该特定区段的多个区段中的部分数据来对该特定区段进行错误更正。本发明的方法可以让数据有更高的机率完成更正及译码操作。
18 用于差错管理的方法和设备 CN200680043334.0 2006-09-28 CN101366183B 2013-08-21 M·阿列克西克; S·戈马
为了得到用于管理数据差错的汉明码,在这里为保护数据比特集合的奇偶校验位(其中每一个数据比特都在数据比特集合中具有一个数据比特位置)选择具有至少四个奇偶校验位位置的集合。给每一个数据比特位置都确定一个纠正子。这其中包括选择具有至少三个奇偶校验位位置的唯一子集。所述唯一子集与具有至少三个奇偶校验位位置的至少一个其它唯一子集共享至少一个奇偶校验位位置。然后,根据所确定的纠正子,可以为每一个奇偶校验位位置计算奇偶校验位值。分组报头具有定义了分组长度的字,差错管理码是用这个字来产生的,因此可以检测并且有可能纠正所述字中的差错。
19 基于LDPC校验矩阵的比特交织编码调制的实现方法 CN201110280872.4 2011-09-20 CN103023603A 2013-04-03 聂远飞; 胡刚
发明提供一种基于LDPC校验矩阵的比特交织编码调制BICM的实现方法,包括:构建或基于已有的具有分校验矩阵的LDPC码,所述分块校验矩阵划分为一个或多个子矩阵,其大小为B*B;构建BICM结构;在所述BICM结构下,长度为的第个比特序列映射得到映射符号,映射符号的集合大小为2m;映射符号子集的所有映射符号的映射比特对应到m个校验子矩阵,特别地,相同位置处的映射比特对应于同一个校验子矩阵,所述校验子矩阵的数量为m。如此,使得在后续接收机在并行软解调中易于读取映射符号对应的比特外信息块,便于实现译码反馈,充分发挥联合接收性能。
20 OFDM系统中用于信道交织的方法和装置 CN201210305187.7 2008-06-09 CN102882665A 2013-01-16 法罗克.坎; 皮周月; 蔡建安
一种OFDM系统中用于信道交织的方法和装置。一种用于在通信系统中通过发射机进行资源分配的方法,所述方法包含以下步骤:把要传送的信息比特分割为多个码;和在每个码块中编码信息比特;通过N,Nseq和L的函数向至少一个码块的每一个分派若干资源,其中N是可用于数据传输的资源的总数量,Nseq是码块的数量,并且L是发射分集参数;以及基于分派的资源经由一个或多个天线向接收机传送编码的信息。
QQ群二维码
意见反馈