纠错装置以及纠错方法 |
|||||||
| 申请号 | CN201010170018.8 | 申请日 | 2010-04-27 | 公开(公告)号 | CN101877592B | 公开(公告)日 | 2014-05-28 |
| 申请人 | 三菱电机株式会社; | 发明人 | 久保和夫; 水落隆司; 吉田英夫; 宮田好邦; | ||||
| 摘要 | 本 发明 提供一种纠错装置以及纠错方法，在高 质量 且高速的光通信系统中，即使在产生更高的比特错误的传送路径中，通过可以抑制传送速度的上升的外码对由于内码的 软判决 解码而引起的大部分的残留差错进行纠错，从而避免产生差错平底。在传送对信息数据附加开销与纠错码而形成的传送 帧 的光通信系统中的纠错装置中，将基于至少两个纠错码的级联码或者 迭代 码用作外码，将用于软判决解码的纠错码用作内码。 | ||||||
| 权利要求 | 1.一种光通信系统中的纠错装置，传送对信息数据附加开销与纠错码而形成的传送帧，该纠错装置的特征在于，具备： |
||||||
| 说明书全文 | 纠错装置以及纠错方法技术领域[0001] 本发明涉及在光通信系统等数字通信装置中应用的纠错装置以及方法。 背景技术[0002] 在以往的纠错装置以及方法中，作为纠错编码方式(FEC：Forward Error Correction，前向纠错)，应用了将LDPC(Low-Density Parity-Check，低密度奇偶校验)码设为内码、将BCH(Bose-Chaudhuri-Hocquenghem)码设为外码的纠错方法(例如，参照非专利文献1)。另外，还提出了将LDPC码设为内码，将RS(Reed-Solomon)码设为外码的纠错方法(例如，专利文献1)。 [0003] 在使用了上述非专利文献1以及专利文献1的纠错编码方式的接收装置中，通过LDPC码的软判决解码进行纠错，分别通过BCH码或者RS码对LDPC码的残留差错进行纠错，从而避免了产生差错平底(error floor)现象。 [0004] 非专利文献1：ETSI EN 302 307 V1.1.1(2005.03)EuropeanStandard(Telecommunications series)p.19-23(5.3) [0005] 专利文献1：日本特开2009-17160号公报 发明内容[0006] 在以往的纠错装置以及方法中，由于将单一的纠错码用作外码，所以存在如果LDPC码的残留差错较多则特性劣化这样的问题。另外，如果为了修正大部分的残留差错而增大外码的冗余度，则传送速度上升，所以存在难以实现高速的光通信系统这样的问题。 [0007] 本发明是为了解决上述那样的课题而完成的，其目的在于提供一种高质量且高速的光通信系统，即使在产生更高的比特错误的传送路径中，利用可以抑制传送速度的上升的外码对由于内码的软判决解码而引起的大部分的残留差错进行纠错，从而避免产生差错平底。 [0008] 本发明的纠错装置是一种光通信系统中的纠错装置，传送对信息数据附加开销与纠错码而形成的传送帧，具备：外码FEC编码单元，作为外码使用基于至少两个纠错码的级联码或者迭代码，利用上述传送帧中的上述外码进行FEC(Forward Error Correction)编码；内码FEC编码单元，作为内码使用用于软判决解码的纠错码，利用上述传送帧中的上述内码进行FEC编码；内码FEC解码单元，进行所接收的上述传送帧中的上述内码的软判决FEC解码；以及外码FEC解码单元，进行由上述内码FEC解码单元进行了软判决FEC解码的传送帧中的上述外码的硬判决FEC解码。 [0009] 本发明可提供高质量且高速的光通信系统，在纠错装置中，即使在产生更高的比特错误的传送路径中，通过可以抑制传送速度的上升的外码对由于内码的软判决解码而引起的大部分的残留差错进行纠错，从而避免产生差错平底。附图说明 [0010] 图1是示出本发明的实施方式1的纠错装置的结构图。 [0011] 图2是示出本发明的实施方式1的纠错装置的结构图。 [0012] 图3是用于说明本发明的实施方式1的纠错装置的说明图。 [0013] 图4是用于说明本发明的实施方式1的纠错装置的说明图。 [0014] 图5是用于说明本发明的实施方式1的纠错装置的说明图。 [0015] 图6是用于说明本发明的实施方式2的纠错装置的说明图。 [0016] 图7是用于说明本发明的实施方式3的纠错装置的说明图。 [0017] (附图标记说明) [0018] 10OTUk成帧器 [0020] 102硬判决FEC编码器 [0021] 104硬判决FEC解码器 [0022] 201软判决FEC编码器 [0023] 206软判决FEC解码器 具体实施方式[0024] (实施方式1) [0025] 图1是示出使用了本发明的实施方式1的纠错装置以及方法的数字传送系统(以下，简称为“传送系统”)的结构图。在图1中，光传送装置1a、1b进行客户机发送接收信号与光发送接收信号的相互变换、例如客户机信号与光传送帧的映射和解映射(demapping)处理、纠错编码以及解码处理、电/光变换等，经由通信路径2，在光传送装置1a以及1b之间进行双向通信。 [0026] 图2是示出图1所示的光传送装置1a、1b的详细结构的结构图。在图2中，OTUk(Optical channel Transport Unit-k)成帧器(framer)10包括：将客户机发送信号映射到OTUk帧，附加帧同步、维护控制中所需的信息而生成光传送帧，将SFI(Serdes Framer Interface)发送信号输出到数字信号处理光收发机20的OTUk帧生成装置101；以及对来自数字信号处理光收发机20的SFI接收信号，除去在帧同步、维护控制中所需的信息，从OTUk帧解映射出客户机信号，输出客户机接收信号的OTUk帧终端装置103。OTUk帧生成装置101具有作为外码FEC编码单元的硬判决FEC编码器102，OTUk帧终端装置103具有作为外码FEC解码单元的硬判决FEC解码器104。另外，数字信号处理光收发机20包括：作为对来自OTUk成帧器10的SFI发送信号通过软判决用的纠错码进行编码的内码FEC编码单元的软判决FEC编码器201；对软判决FEC编码器201的输出信号进行D/A(数字/模拟)变换的D/A变换装置202；将来自D/A变换装置202的模拟信号变换成光信号并将光发送信号输出到通信路径2的E/O(电/光)变换装置203；将来自通信路径2的光接收信号变换成模拟信号的O/E(光/电)变换装置204；将模拟信号变换成q比特的软判决接收数据的A/D(模拟/数字)变换装置205；以及作为进行软判决接收数据的软判决解码、修正错误而将SFI接收信号输出到OTUk成帧器10的内码FEC解码单元的软判决FEC解码器 206。 [0027] 图3是示出例如ITU-T Recommendation G.709中示出的OTUk帧的结构图。在图3中，OTUk帧包括：用于存储客户机信号那样的实际的通信数据的有效载荷；用于帧同步的FA OH(Frame AlignmentOverHead)；用于维护监视信息的OTUk OH以及ODUk OH(Opticalchannel Data Unit-k OverHead)；以及用于有效载荷的映射的OPUkOH(Optical channel Payload Unit-k OverHead)，进而还具有存储用于修正由于传送后的光质量的劣化而引起的比特错误的纠错码的信息的FEC冗余区域。通常，作为纠错码使用Reed-Solomon码(以下设为RS码)(255，239)。另外，一般，将由FA OH、OTUk OH、ODUk OH、以及OPUk OH构成的部分称为开销。 [0028] 这样，在光通信系统中，作为传送帧，形成对作为实际希望发送的信息数据的有效载荷附加开销与纠错码的帧，并高速且长距离地传送该帧。 [0029] 接下来，参照图4对动作进行说明。图4(a)示出OTUk成帧器10与数字信号处理光收发机20之间的SFI发送信号以及SFI接收信号中的传送帧的结构，虽然是与图3所示的OTUk帧相同的结构，但将FEC冗余区域分割成两个硬判决FEC冗余区域。另外，图4(b)示出软判决FEC编码器201的输出信号以及软判决FEC解码器206的输入信号中的传送帧的结构，对图4(a)的传送帧进一步附加了软判决FEC冗余区域。首先，在OTUk帧生成装置101中，将客户机发送信号映射到图4(a)的有效载荷，向OH附加各种开销信息，通过硬判决FEC编码器102，进行作为外码的纠错编码，在硬判决FEC冗余区域中存储纠错码信息。此处，在硬判决FEC编码器102中，例如进行RS码与BCH码的级联编码(concatenated coding)，将各个纠错码信息分别存储在分割为两个的FEC冗余区域。接下来，在软判决FEC编码器201中，作为内码使用用于软判决解码的纠错码，例如进行LDPC编码，在软判决FEC冗余区域中存储纠错码信息。 [0030] 另一方面，在接收侧，A/D变换装置205对由于通信路径而质量劣化的接收模拟信号进行模拟/数字变换，将q比特的软判决接收数据输出到软判决FEC解码器206。软判决FEC解码器206使用q比特的软判决信息与软判决FEC冗余区域中存储的LDPC码的纠错码信息来进行软判决解码处理，作为SFI接收信号而输出到OTUk帧终端装置103。 [0031] 此处，在软判决FEC解码器206的解码处理中，进行软判决解码，所以即使输入错误率较大也可实现某种程度的纠错，但如图5的内码的线所示，产生残留差错而产生差错平底现象。因此，在硬判决FEC解码器104中，例如进行RS与BCH的级联码(concatenated code)的重复解码，消除差错平底现象。 [0032] 如上所述，作为内码使用可以把高比特错误修正成中程度的比特错误的软判决FEC码，作为外码使用可以避免中程度的比特错误的差错平底现象的硬判决的级联码，所以可以抑制速度上升并且提高纠错性能，可以实现高速且长距离的光通信系统。 [0033] 另外，构成为利用OTUk帧进行硬判决FEC码处理，利用对OTUk帧追加设置的冗余区域进行软判决FEC码处理，并构成为利用OTUk成帧器进行硬判决FEC编码以及解码，利用数字信号处理光收发机进行软判决FEC编码以及解码，所以可以以最佳的电路规模分配来实现半导体集成电路化。 [0034] 另外，在上述实施例中，作为内码，示出了软判决FEC的LDPC码的例子，但也可以使用其他软判决FEC码，例如卷积码、分组turbo码(block turbo code)等，并且作为硬判决FEC的外码，示出了基于RS与BCH的级联码的例子，但也可以使用其他级联码，例如RS与RS、BCH与BCH，进而作为外码使用迭代码，当然也可以起到与上述实施例同样的效果。 [0035] 另外，在上述实施例中，也可以在各纠错码处理的前级、后级中随时进行交织、解交织，使在传送路径中产生的错误在进行纠错解码时分散。 [0036] (实施方式2) [0037] 在以上的实施方式1中，在外码的硬判决FEC中使用了级联码或者迭代码等，但接下来，示出如图6所示，作为外码，设为与OTUk帧相同的硬判决FEC冗余区域的实施方式。除了与外码相关的结构以及动作以外，与实施方式1中的结构以及动作相同。作为硬判决FEC，例如有一般的RS(255，239)码、将码长延长的RS(1020，956)的父码(parent code)等。 由此，例如起到可以以最佳的电路规模分配来实现半导体集成电路化这样的与实施方式1同样的作用效果。 [0038] (实施方式3) [0039] 在以上的实施方式2中，在外码的硬判决FEC中使用RS等码，在OTUk帧的FEC冗余区域中存储外码的编码信息，但接下来，示出如图7所示，作为外码使用OTUk帧的FEC冗余区域的一部分，将剩余的区域与对OTUk帧追加设置的FEC冗余区域设为内码的FEC冗余区域的实施方式。除了与外码相关的结构以及动作以外，与实施方式1中的结构以及动作相同。作为硬判决FEC，例如有RS(248，239)码、将码长延长的RS(992，956)的父码等。由此，例如起到可以以最佳的电路规模分配来实现半导体集成电路化这样的与实施方式1同样的作用效果。 |
||||||
