并行比特交织器 |
|||||||
| 申请号 | CN201280022664.7 | 申请日 | 2012-05-18 | 公开(公告)号 | CN103636131A | 公开(公告)日 | 2014-03-12 |
| 申请人 | 松下电器产业株式会社; | 发明人 | 米海尔·皮特洛夫; | ||||
| 摘要 | 一种比特交织方法，对由Q比特的N个循环 块 构成的QC LDPC代码字实施比特置换处理，将被实施处理后的代码字分割为由M个比特构成的多个 星座 字，对于各循环块实施循环块内置换处理，代码字被分割为由M/F个循环块构成的F×N/M个折叠区段，并且各星座字与F×N/M各折叠区段的某一个相关联，进行比特置换处理，以使星座字由相关联的区段中的置换处理后的M/F个比特的循环块各自的F比特构成。 | ||||||
| 权利要求 | 1.一种比特交织方法，是使用准循环低密度奇偶校验代码的通信系统中的比特交织方法，其特征在于，包括以下步骤： |
||||||
| 说明书全文 | 并行比特交织器技术领域背景技术[0003] 在BICM系统中，通常执行如下3个步骤。 [0005] （2）对代码字的比特进行比特交织。 [0006] （3）将被实施比特交织后的代码字分割为由星座的比特数构成的星座字(constellation word)，将星座字映射至星座。 [0007] 在先技术文献 [0008] 非专利文献 [0009] 非专利文献1：ETSI EN 302 755 V1.2.1（DVB-T2标准） [0010] 发明的概要 [0011] 发明要解决的问题 [0012] 通常，期望对准循环低密度奇偶校验代码的代码字实施的交织的高效化。 发明内容[0013] 本发明的目的在于提供一种交织方法，能够实现对准循环低密度奇偶校验代码的代码字实施的交织的高效化。 [0014] 用于解决问题的手段 [0015] 为了达到上述目的，本发明的比特交织方法是使用准循环低密度奇偶校验代码的通信系统中的比特交织方法，其特征在于，包括以下步骤：接收步骤，接收由N个循环块构成的所述准循环低密度奇偶校验代码的代码字，该N个循环块分别由Q个比特构成；比特置换步骤，对所述代码字实施改变该代码字的比特的排列顺序的比特置换处理；分割步骤，将被实施了比特置换处理的代码字分割为多个星座字，该多个星座字分别由M个比特构成，M分别表示2 个规定的星座点中的某一个星座点；以及循环块内置换步骤，对所述循环块实施改变该循环块的比特的排列顺序的循环块内置换处理，在所述分割步骤中，将被实施了所述比特置换处理的代码字分割为分别由M/F个循环块构成的F×N/M个区段，然后以各星座字与某一个区段相关联的方式分割为星座字，其中F表示正整数，以使各星座字由从相关联的所述区段中的M/F个所述置换处理后的循环块中各抽取F个循环块的比特构成的方式实施所述比特置换处理。 [0016] 发明效果 [0019] 图2为表示编码率为1／2的准循环低密度奇偶校验（quasi-cyclic low-density parity check：QC LDPC）代码的奇偶校验矩阵的一例的图。 [0020] 图3为表示 编码率 是2／3的重 复累积 准循环 低密度 奇偶校 验（repeat-accumulate quasi-cyclic low-density parity check：RA QC LDPC）代码的奇偶校验矩阵的一例的图。 [0021] 图4为行置换后的图3的RA QC LDPC代码的奇偶校验矩阵的图。 [0022] 图5为表示行置换以及奇偶置换后的图3的RA QC LDPC代码的奇偶校验矩阵的图。 [0023] 图6为说明在8PAM码元中，被编码后的比特具有彼此不同的鲁棒级别(robustness level，鲁棒级别)的图。 [0024] 图7为表示循环系数Q＝8、一个低密度奇偶校验代码字的循环块数N＝12、一个星座的比特数M＝4所对应的通常的比特交织器的构成的框图。 [0025] 图8中（a）为表示在DVB－T2标准中使用的DVB－T2调制器的构成的框图，（b）为表示（a）所示的DVB－T2调制器的BICM编码器的构成的框图。 [0026] 图9中（a）为表示由12列的列-行交织器执行的16K代码（LDPC代码字长为16200比特的LDPC代码）的代码字的比特的写入处理的图，（b）为表示由列-行交织器执行的在（a）中被写入的代码字的比特的读出处理的图。 [0027] 图10中（a）为表示由8列的列-行交织器执行的16K代码的代码字的比特的写入处理的图，（b）为表示由列-行交织器执行的在（a）中被写入的代码字的比特的读出处理的图。 [0028] 图11为表示以DVB－T2标准为基准的、在16QAM中16K代码用的比特-信元（cell）解复用器的构成的框图。 [0029] 图12为表示以DVB－T2标准为基准的、在64QAM中16K代码用的比特-信元解复用器的构成的框图。 [0030] 图13为表示以DVB－T2标准为基准的、在256QAM中16K代码用的比特-信元解复用器的构成的框图。 [0031] 图14为表示在8列的DVB－T2比特交织器中针对16K代码可能发生的问题的图。 [0032] 图15为表示在12列的DVB－T2比特交织器中针对16K代码可能发生的问题的图。 [0033] 图16为表示在8列的DVB－T2比特交织器中针对16K代码适用列扭曲处理时可能发生的问题的图。 [0034] 图17为表示在12列的DVB－T2比特交织器中针对16K代码适用列扭曲处理时可能发生的问题的图。 [0035] 图18中（a）为说明能够提供发明人专心研究后所发现的非常高效的交织器的第一个条件的图，（b）为说明第二个条件的图。 [0036] 图19为表示本发明的一实施方式所涉及的交织器的映射的功能的图。 [0037] 图20为表示本发明的一实施方式所涉及的交织器的构成的框图。 [0038] 图21中（a）为表示实施图20的区段置换的区段置换单元的一构成例的框图，（b）为表示（a）的区段置换单元的映射的功能的图。 [0039] 图22中（a）为表示实施图20的区段置换的区段置换单元的其他构成例的框图，（b）为表示（a）的区段置换单元的映射的功能的图。 [0040] 图23为表示本发明的其他实施方式所涉及的交织器的构成的框图。 [0041] 图24是表示图23的比特交织器的一构成例的框图。 [0042] 图25为表示本发明的再其他实施方式所涉及的发射器的一构成例的框图。 [0043] 图26为表示本发明的再其他实施方式所涉及的BICM编码器的一安装例的框图。 [0044] 图27为表示本发明的再其他实施方式所涉及的具有非重复BICM译码器的接收器的一构成例的框图。 [0045] 图28为表示本发明的再其他实施方式所涉及的具有重复BICM译码器的接收器的一构成例的框图。 [0046] 图29为表示本发明的再其他实施方式所涉及的重复BICM译码器的一安装例的框图。 [0047] 图30为表示并行交织器的对象的循环块与对象外的循环块的一例的图。 [0048] 图31中（a）为说明能够进行发明人潜心研究后所发现的非常高效的交织器的提供的第一个条件的图，（b）为说明第二个条件的图。 [0049] 图32为表示本发明的再其他实施方式所涉及的交织器的构成的框图。 [0050] 图33中（a）为表示折叠（folding）无（F＝1）所对应的映射的功能的图，（b）为表示有折叠（F＝2）所对应的映射的功能的图。 [0051] 图34中（a）为表示无折叠（F＝1）所对应的（折叠）区段置换单元的一构成例的框图，（b）为表示有折叠（F＝2）所对应的折叠区段置换单元的一构成例的框图。 [0052] 图35为表示本发明的再其他实施方式所涉及的交织器的构成的框图。 [0053] 图36是表示图35的交织器的一构成例的框图。 [0054] 图37为表示本发明的再其他实施方式所涉及的发射器的一构成例的框图。 [0055] 图38为表示本发明的再其他的实施方式所涉及的具有非重复BICM译码器的接收器的一构成例的框图。 [0056] 图39为表示本发明的再其他的实施方式所涉及的具有重复BICM译码器的接收器的一构成例的框图。 [0057] 图40为表示F＝2的折叠用的LLR存储位置与第一号的星座字的比特配置的图。 [0058] 图41为与混合QPSK＋16QAM有关的星座块的映射的略图。 [0059] 图42为用于说明本发明的再其他实施方式所涉及的交织器的功能的图。 [0060] 图43为表示本发明的再其他实施方式所涉及的交织器的一构成例的框图。 [0061] 图44是表示本发明的另一个实施方式涉及的交织器的一个结构例的块图，（a）表示N=45、Q=360、M=4、没有折叠（F=1）的情况，（b）表示N=45、Q=360、M=4、有折叠（F=2）的情况。 [0062] 图45是表示本发明的另一个实施方式涉及的交织器的一个结构例的块图，（a）表示N=45、Q=360、M=6、没有折叠（F=1）的情况，（b）表示N=45、Q=360、M=6、有折叠（F=2）的情况。 [0063] 图46是使向图5所示的奇偶校验矩阵的校验节点17～24的连接醒目的图。 [0064] 图47是表示向图46所示的奇偶校验矩阵的校验节点17～24的变量节点的循环置换中的连接的示意图。 [0065] 图48（a）～（h）分别是表示与图46所示的奇偶校验矩阵中的校验节点17～24连接的变量节点的映射的图。 [0066] 图49（a）～（h）分别是表示与校验节点17～24连接的QB14和QB15向16QAM的星座映射的图。 [0067] 图50（a）～（h）分别是表示与校验节点17～24连接的QB14和QB15向16QAM的星座映射的图。 [0068] 图51的（a）是表示使用一个转环的循环块内置换用的重构交织器的结构的图，（b）表示使用两个转环的循环块内置换用的重构交织器的结构的图。 [0069] 图52（a）～（h）分别是表示与图49（a）～（h）对应地、以不包含无效的校验节点的方式使QB14进行两次移位的图。 [0070] 图53（a）～（h）分别是表示与图50（a）～（h）对应地、以不包含无效的校验节点的方式使QB4进行三次移位的图。 [0071] 图54是表示将实施方式涉及的折叠系数设为2的并列比特交织器和循环块置换的功能结构的示意图。 [0072] 图55是表示设Q=8、M=4、F=2时的BICM编码器的一个安装例的块图。 [0073] 图56是表示设Q=8、M=4、F=2时的反复BICM解码器的一个安装例的块图。 具体实施方式[0074] 《做出本发明的过程》 [0075] 图1为表示包括通常的比特交织编码调制（bit-interleaved coding and modulation：BICM）编码器的发射器的构成的框图。图1所示的发射器100包括输入处理单元110、BICM编码器(包含低密度奇偶校验（low-density parity check：LDPC）编码器120、比特交织器130、星座映射器140)、以及调制器150。 [0076] 输入处理单元110将输入比特流变换为规定长度的多个块。LDPC编码器120使用LDPC代码将块编码为代码字，并将代码字发送至比特交织器130。比特交织器130针对LDPC代码字实施交织处理，实施交织处理后，分割为信元字（星座字）的列。星座映射器140将各信元字（星座字）映射至星座（例如，QAM）75的列。输出端的通常的调制器150包括从BICM编码器的输出到RF（Radio Frequency：射频）电力放大器的所有的处理块。 [0077] LDPC代码是利用奇偶校验矩阵（parity check matrix：PCM）进行完整定义的线性纠错代码。PCM为2值的稀疏矩阵，表示代码字比特（也称“变量节点”）与奇偶校验（也称“校验节点”）的连接（connection）。PCM的列以及行分别对应变量节点以及校验节点。变量节点与校验节点的结合在PCM中通过“1”这样的要素来表示。 [0078] 在LDPC代码中，包括被称为准循环低密度奇偶校验（quasi-cyclic low-density parity-check：QC LDPC）代码的类型。QC LDPC代码具有尤为适合硬件安装的构成。事实上，在现今的几乎所有标准中都使用QC LDPC代码。QC LDPC代码的PCM形成具有多个循环矩阵的特别的构成。循环矩阵是指各行构成为将其紧前的行的要素进行一次循环移位而得的形式的正方矩阵，重合的斜向的列（folded diagonal：折叠对角）能够存在一个、两个、或者更多个。各循环矩阵的尺寸（大小）是Q×Q。在此Q称为“QC LDPC代码的循环系数（cyclic factor）。通过如上述的准循环的构造，能够并行处理Q个校验节点，QC LDPC代码是明确有利于进行高效的硬件安装的代码。 [0079] 图2是作为一例表示循环系数Q＝8时的QC LDPC代码的PCM的图。另外，在图2以及后述的图3至图5中，最小的一个四边形代表PCM的一个要素，其中，涂黑的四边形的要素为“1”，此外的要素为“0”。该PCM具有循环矩阵，该循环矩阵具有一个或者两个重合的斜向的列。该QC LDPC代码将8×6＝48比特的块编码为8×12＝96比特的代码字。 因此，该QC LDPC代码的编码率为48／96＝1／2。代码字比特被分割为具有Q比特的多块。在本说明书中，将循环系数Q比特的块称为循环块（或者循环组）。 [0080] 在QC LDPC代码中，包括重复累积准循环低密度奇偶校验（repeat-accumulate quasi-cyclic low-density parity check：RA QCLDPC）代码这样的特别类型。RA QC LDPC代码由于易于编码而众所周知，在诸多的标准（例如、DVB－S2标准、DVB－T2标准、DVB－C2标准之类的第二代DVB标准）中均被使用。PCM的右侧对应奇偶比特，该部分中的“1”的要素的配置形成阶梯构造。图3例示了编码率为2／3时的RA QC LDPC代码的PCM。 [0081] 另外，DVB－T是Digital Video Broadcasting–Terrestrial（数字视频地面广播）的缩写，DVB－S2是Digital Video Broadcasting－Second Generation Satellite（数字视频广播－第二代卫星）的缩写，DVB－T2是Digital Video Broadcasting－Second Generation Terrestrial（数字视频广播－第二代地面）的缩写，DVB－C2是Digital Video Broadcasting－Second Generation Cable（数字视频广播－第二代有线）的缩写。 [0082] 通过针对图3所示的PCM实施变换该行的排列顺序的简单的行置换，如图4所示，除去奇偶部分而得的RA QC LDPC代码的准循环构造变得明确。行置换仅表示变更图表上的表现，不会对代码的定义产生任何影响。 [0083] 通过只对实施行置换后的图4所示的PCM的奇偶比特实施变换比特的排列顺序的适当的置换，PCM的奇偶部分也会具有准循环构造。该方法在该技术领域众所周知，在DVB－T2标准等中以奇偶交织或者奇偶置换之类的名称来使用。图5表示针对图4所示的PCM实施奇偶置换之后而得的PCM。 [0084] 通常，LDPC代码字的每个比特重要度均不同，另外，星座按每个比特其鲁棒级别不同。在将LDPC代码字的比特直接即不交织地映射至星座时，无法达到最优的性能。因此，在将LDPC代码字的比特映射至星座之前，需要交织LDPC代码字的比特。 [0085] 为达该目的，如图1所示，在LDPC编码器120与星座映射器140之间设置有比特交织器130。通过精心地设计比特交织器130，有利于LDPC代码字的比特与由星座编码的比特的关联性提高，且接收性能改善。该性能通常使用作为SN比（Signal to Noise Ratio：SNR，信噪比）的函数的误码率（Bit Error Rate：BER）来测量。 [0086] 按LDPC代码字的每个比特其重要度不相同的主要原因在于，不限于针对所有的比特实施相同次数的奇偶校验。对代码字比特（变量节点）实施的奇偶校验的次数（校验节点的数量）越多，则在重复LDPC解码处理中代码字比特的重要度越高。另一原因在于，LDPC代码的泰纳（Tanner）图表现中的针对循环的连接性（connectivity）按每个变量节点不同。因此，存在即使对代码字比特实施相同次数的奇偶校验，代码字比特的重要度也不同的可能性。这些见解在该技术领域中众所周知。作为原则，若与变量节点连结的校验节点的数量越大，则该变量节点的重要度增加。 [0087] 尤其在QC LDPC代码的情况下，Q比特的循环块所包含的所有比特被实施相同次数的奇偶校验，在Tanner图中相对于循环的连接性相同，因而具有相同的重要度。 [0088] 同样地，在星座中被编码后的比特的鲁棒级别不同也是众所周知的事实。例如，复正交振幅调制（quadrature amplitude modulation：QAM）星座由两个各自独立的脉冲振幅调制（pulse amplitude modulation：PAM）码元构成，其中，一个对应实部，另一个对应虚部。两个PAM码元分别对相同数M的比特进行编码。如表示使用格雷(Gray)编码的8PAM码元的图6所示，在一个PAM码元中被编码后的比特的鲁棒级别彼此不同。如此地，鲁棒级别彼此不同是由于，由各比特（0或者1）定义的两个子集之间的距离按每个比特不同。该距离越大，则该比特的鲁棒级别或者信赖度越高。在图6中，比特b3的鲁棒级别最高，比特b1的鲁棒级别最低。 [0089] 因此，16QAM星座对4个比特进行编码，具有2个鲁棒级别。64QAM星座对6个比特进行编码，具有3个鲁棒级别。256QAM星座对8个比特进行编码，具有4个鲁棒级别。 [0090] 在本说明书中，为了说明而使用以下参数。 [0091] 循环系数：Q＝8 [0092] 一个LDPC代码字的循环块数：N＝12 [0093] 一个星座的比特数：M＝4、即16QAM [0094] 在上述参数中，一个LDPC代码字被映射的星座数为Q×N／M＝24。通常，参数Q以及N的选择必须以在系统所支持的所有星座中Q×N为M的倍数的方式来执行。 [0095] 图7为表示上述参数所对应的通常的交织器的构成的框图。在图7中，QB1、…、QB12为12个循环块，C1、…、C24为24个星座字。在图7的例子中，比特交织器710对LDPC代码字的96比特进行交织。 [0096] 作为以往的比特交织器，DVB－T2标准（ETSI EN 302 755）的比特交织器众所周知。DVB－T2标准为改良电视标准即DVB－T标准而得的标准，记载有数字地面电视广播用的第二代基线发送系统。在DVB－T2标准中，详述了用于发送数字电视服务或通常的数据的信道编码调制系统。 [0097] 图8（a）为表示在DVB－T2标准中使用的调制器（DVB－T2调制器）的构成的框图。图8（a）所示的DVB－T2调制器800包括输入处理单元810、BICM编码器820、帧构造器830、以及OFDM产生器840。 [0098] 输入处理单元810将输入比特流变换为规定长度的多个块。BICM编码器820针对输入实施BICM处理。帧构造器830利用来自BICM编码器820的输入等生成DVB－T2方式的传送帧构成。OFDM产生器840针对DVB－T2方式的传送帧构成，执行导频附加、快速逆傅里叶变换、保护间隔插入等，输出DVB－T2方式的发送信号。 [0099] DVB－T2标准中使用的BICM在ETSI标准EN 302 755的第6章中予以说明。该标准在本说明书中引用，以下记述了该说明。 [0100] 图8（b）为表示图8（a）所示的DVB－T2调制器的BICM编码器820的构成的框图。但是，在图8（b）中，省略了BCH外编码、星座旋转、信元交织器、时间交织器等。 [0101] BICM编码器820包括LDPC编码器821、比特交织器（包括奇偶交织器822、列-行交织器823）、比特-信元解复用器824、以及QAM映射器825。 [0102] LDPC编码器821使用LDPC代码将块编码成为代码字。比特交织器（奇偶交织器822、列-行交织器823）针对代码字的比特，实施变换其排列顺序的交织处理。比特-信元解多路复器824将被实施交织处理后的代码字的比特解复用为信元字（星座字)。QAM映射器825将各信元字（星座字）映射至复数QAM码元。再有，复数QAM码元也称为信元。事实上，比特-信元解复用器824可以视为比特交织器的一部分。此时，基于DVB－T2标准的BICM编码器能够当作具备图1所示的标准构成。 [0103] 在DVB－T2标准中使用的LDPC代码为具有循环系数Q＝360的RA QC LDPC代码。在DVB－T2标准中，代码字长定义为16200比特与64800比特这两种。在本说明书中，将代码字长为16200比特的LDPC代码以及代码字长为64800比特的LDPC代码称为“16K代码（或者、16K LDPC代码）”以及“64K代码（或者64K LDPC代码）”。有关一个代码字所包含的循环块数，16K代码时为45个、64K代码时为180个。与这两种块长（代码字长）对应的可使用的代码列举在作为DVB－T2标准的ETSI EN 302 755的表A.1～表A.6中。 [0104] 比特交织器只针对大于QPSK的星座利用，包括奇偶交织器822、列-行交织器823、以及比特-信元解复用器824。另外，在DVB－T2标准的定义中，比特交织器不包括比特-信元解复用器824。可是，由于本发明是涉及在星座映射前对LDPC代码实施的交织的发明，因此比特-信元解复用器824也可作为比特交织器的一部分来处理。 [0105] 奇偶交织器822如上述（参照图4以及图5），为了使奇偶比特的准循环构造变得明确、执行变换代码字的奇偶比特的排列顺序的奇偶置换。 [0106] 列-行交织器823在概念上，通过将LDPC代码字的比特沿交织器矩阵的列写入，并沿行读出来发挥功能。LDPC代码字所包含的最初的比特最初被写入，最初被读出。列-行交织器823写入LDPC代码字的比特之后，在开始读出比特之前，使比特相对于该列循环地错开规定数的位置。这在DVB－T2标准中称为“列扭曲（column twisting）”。以下的表1中示出了与上述两种LDPC代码字长和各种星座大小对应的交织器矩阵的列数Nc和行数Nr。 [0107] [表1] [0108] [0109] 在256QAM星座中除了16K代码的情况，列数Nc为一个星座的比特数的2倍。该例外的理由是由于，LDPC代码字长16200并非16即256QAM星座中的比特数的2倍的倍数。 [0110] 有关列-行交织器823的16K代码的代码字的比特的写入处理以及读出处理，图9（a）、（b）中表示列数为12的情况，图10（a）、（b）中表示列数为8的情况。在各图中，小的四边形分别对应LDPC代码字的1比特，涂黑的四边形表示LDPC代码字的起始比特。箭头标记表示比特被写入至交织器矩阵、并从交织器矩阵被读出的顺序。例如，交织器矩阵的列数为12时，16K代码的代码字的比特如图9（a）所示，按照（行1、列1）、（行2、列1）、…、（行1350、列1）、（行1、列2）、…、（行1350、列12）的顺序被写入，如图9（b）所示，按照（行 1、列1）、（行1、列2）、…、（行1、列12）、（行2、列1）、…、（行1350、列12）的顺序被读出。 另外，列扭曲处理在图9（a）、（b）以及图10（a）、（b）中未表示。 [0111] 在QAM映射之前，比特-信元解复用器824通过对各LDPC代码字进行解复用，得到多个并行比特流。流数在256QAM星座中除了16K LDPC代码的情况之外，是在一个QAM星座中被编码的比特数M的2倍、即2×M。另外，在256QAM星座中16K LDPC代码的情况下，流数是在一个QAM星座中被编码的比特数M。将在1个星座中被编码的M比特称为信元（cell）字（或者星座字）。如以下，在16K LDPC代码中，从一个代码字得到的信元字的数量为16200／M。 [0112] QPSK时，8100信元 [0113] 16QAM时，4050信元 [0114] 64QAM时，2700信元 [0115] 256QAM时，2025信元 [0116] 根据上述表1，大于QPSK的星座的并行流的数量等于列-行交织器的列数。有关16K LDPC代码，分别在图11、图12、图13中示出了16QAM星座、64QAM星座、256QAM星座所对应的比特-信元解复用器。另外，比特的标记是在DVB－T2标准中使用的标记。 [0117] 比特-信元解复用器如图11（图12、图13）所示，包括单纯解复用器1110（1210、1310）与解复用置换单元1120（1220、1320）。 [0118] 比特-信元解复用器通过单纯解复用器1110（1210、1310）只对实施交织处理而得的LDPC代码字进行解复用，除此之外，通过解复用置换单元1120（1220、1320）针对解复用而得的并行比特流进行变换其排列顺序的置换处理。 [0119] 其中，重要的是认识到下点：由于使用列-行交织器时（16QAM星座以上），并行比特流的数量与列-行交织器的列数相同，因此比特流的置换等同于针对列-行交织器的列变换其排列顺序的置换。这是能够将比特-信元解复用器的置换视为比特交织器的一部分的理由。 [0120] 在本质上，在DVB－T2标准中使用的比特交织器附带有2个问题。 [0121] 第一个问题是，在LDPC代码字中的循环块的数量并非比特交织器矩阵的列数的倍数时，损害并行性。若并行性降低则等待时间（latency）增大。尤其在接收器中使用重复BICM译码时，这会成为问题。该状况在DVB－T2标准时，在LDPC代码字长与星座的尺寸的组合中的若干组合中发生。 [0122] 图14以及图15分别为表示在16K LDPC代码中，交织器矩阵的列数为8以及12时所发生的上述的状况的图。在16QAM星座以及256QAM星座中，使用8列的交织器矩阵。在64QAM星座中，使用12列的交织器矩阵。栅格表示LDPC代码字，小的四边形表示LDPC代码字的1比特，行对应循环块，列与在多个循环块中彼此具有同一比特索引的比特相对应。涂黑的四边形表示交织器矩阵的起始行中的8比特以及12比特。另外，为了易于理解，将一个循环块的比特数从360削减至72地进行图示，但据此不会对理解程度产生影响。 [0123] 第二个问题是，在DVB－T2标准中，可能的比特交织器的构成的数量受比特交织器矩阵的列数限制。 [0124] DVB－T2比特交织器的进一步的问题是，由于列扭曲处理会更为损害置换的规则性以及并行性。图16以及图17分别表示与图14以及图15同样的状况，其不同之处在于，适用了列扭曲处理。在16K LDPC代码中交织器矩阵为8列时，在DVB－T2比特交织器中使用的每一列的列扭曲值为（0，0，0，1，7，20，20，21）。另外，在16K LDPC代码中交织器矩阵为12列时，在DVB－T2比特交织器中使用的每一列的列扭曲值为（0，0，0，2，2，2，3，3，3，6，7，7）。 [0125] 因此，需要提供一种比特交织器，减少等待时间并提高并行性。这些特性在重复BICM译码中尤为重要。 [0126] 《发明人所得的见解》 [0127] 发明人潜心研究的结果是得到如下见解，即在满足以下两个条件时，能够提供非常高效的交织器。 [0128] （条件1） [0129] 各星座字的M个比特映射至LDPC代码字的M个不同的循环块。这与从LDPC代码字的M个不同的循环块按各1比特映射至星座字等价。图18（a）表示该概要。 [0130] （条件2） [0131] 映射至M个循环块的全部的星座字仅被映射至该M个循环块。这与由Q比特组成的M个不同的循环块的M×Q个比特全部仅被映射至Q个星座字等价。图18（b）表示该概要。 [0132] 在上述条件中，正好Q个星座字映射至各M个循环块。 [0133] 《实施方式（其1）》 [0134] 以下，说明满足上述条件1、条件2的比特交织器（并行比特交织器）的细节。另外，在以下中，针对实质上相同的内容、以及进行相同的处理内容的构成单元赋予相同的标记。 [0135] 在本说明书中，将由M个循环块构成的组中的每一组、或者由Q个星座字构成的组中的每一组称为“区段（或者交织器区段）”。 [0136] 图19以及图20为表示本发明的一实施方式所涉及的、满足与上述参数（Q＝8、M＝4、N＝12）对应的条件1、条件2的比特交织器的映射的功能的图以及表示该比特交织器的一构成例的框图。 [0137] 在图19以及图20中，QC－LDPC代码的代码字通过各自由Q＝8个比特组成的NM＝12个的循环块QB1～QB12构成。24个星座字分别由M＝4个比特构成，分别表示2 ＝ 16个星座点中的某一个。比特交织器划分为N／M＝3个区段，24个星座字与N／M＝3个区段中的某一个建立关联。 [0138] 比特交织器2000具有比特置换单元2010，比特置换单元2010具有彼此独立地（彼此不依赖地）动作的N／M（＝3）个区段置换单元2021、2022、2023。另外，也可以代替具备3个区段置换单元，例如使用一个区段置换单元边按照时序切换处理对象边进行后述的三个置换处理。 [0139] 区段置换单元（2021、2022、2023）彼此独立（彼此不依赖），按照从4个循环块（QB1～QB4、QB5～QB8、QB9～QB12）中的每一块以各1比特映射至8个星座字（C1～C8、C9～C16、C17～C24）中的每一个的方式，针对4个循环块的共计32个比特实施变换其排列顺序的区段置换处理。 [0140] 上述两个条件1、条件2只保证比特交织器被划分为N／M个并行区段。在针对这些并行区段实施的区段置换处理中，适用彼此相同的置换规则亦可，适用彼此不同的置换规则亦可，适用只一部分彼此相同的置换规则亦可。 [0141] 例如，区段置换单元将循环块的Q个比特（在LDPC译码处理中重要度彼此相等）映射至Q个星座字的相同比特索引的比特（鲁棒级别彼此相等）亦可。在各个循环块中，Q个比特能够按照顺序、或者按照被置换的顺序排列。后者使用图21（a）、（b）来说明，前者使用图22（a）、（b）来说明。 [0142] 图21（a）是表示图20的区段置换单元的一构成例的图。 [0143] 区段置换单元2101具有循环块内置换单元2111～2114、以及列-行置换单元2131。另外，也可以代替具备4个循环块内置换单元，例如使用一个循环块内置换单元边按照时序切换处理对象边进行后述的4个循环块内置换处理。 [0144] 循环块内置换单元（2111～2114）针对循环块（QB1～QB4）的Q个（8个）比特实施变换其排列顺序的循环块内置换处理。在针对1个区段内的循环块实施的循环块内置换处理中，例如适用彼此相同的置换规则亦可，适用彼此不同的置换规则亦可，适用只一部分彼此相通的置换规则亦可。 [0145] 列-行置换单元2131针对M×Q个（32个）比特，实施变换该排列顺序的列-行置换处理。详细而言，列-行置换单元2131进行与在Q列M行（8列4行）的矩阵的行方向写入M×Q个（32个）比特并在列方向读出所写入的M×Q个（32个）比特等价的列-行置换处理。另外，列-行置换单元2131的列-行置换处理为：将图9（a）、（b）的12列1350行置换成Q列M行，写入处理从列方向变换至行方向，读出处理从行方向变换至列方向。 [0146] 图21（b）是表示图21（a）的区段置换单元的映射的功能的图。在图21（b）中，各星座字的M＝4个比特用b1～b4表示。 [0147] 其中，在区段置换处理中不实施循环块内置换处理亦可。 [0148] 图22（a）以及图22（b）表示图20的区段置换的其他例子即不实施循环块内置换处理的区段置换单元的一构成例以及该区段置换单元的映射的功能。区段置换单元2201具有列-行置换单元2131，只进行列-行置换处理。在图22（b）中，各星座字的M＝4个比特用b1～b4表示。 [0149] 其中，针对循环块QB5～QB8、QB9～QB12进行通过图21以及图22分别说明的区段置换亦可。 [0150] 在本发明的其他实施方式中，比特交织器在进行区段置换处理前，附加性地针对N个循环块进行变换其排列顺序的循环块置换处理。图23表示附加性地实施循环块置换处理的比特交织器的一构成例。这里的循环块置换发挥与DVB－T2标准的比特-信元解复用器的置换同样的作用。 [0151] 图23所示的比特交织器2300包括循环块置换单元2310、以及比特置换单元2010（包含区段置换单元2021～2023）。 [0152] 循环块置换单元2310针对循环块QB1～QB12实施变换其排列顺序的循环块置换处理2311～2318。另外，在循环块置换处理2311～2318中使用的置换规则彼此相同。 [0153] 针对N个循环块实施的循环块置换据此能够将LDPC代码字的比特最优地映射至星座的比特，有利于接收性能的最优化，因此尤为有益。 [0154] 图24是表示图23的比特交织器的一构成例的框图。图24的比特交织器2400实施下述的阶段（stage）A、B、C的3个置换处理。 [0155] 阶段A：循环块（间）置换 [0156] 阶段B：循环块内置换 [0157] 阶段C：列-行置换 [0158] 在此，循环块（间）置换为变换构成代码字的N个循环块的排列顺序的置换，循环块内置换为变换构成循环块的Q个比特的排列顺序的置换，列-行置换为变换构成区段的M×Q个比特的排列顺序的置换。 [0159] 图24所示的比特交织器2400包括循环块置换单元2310、以及比特置换单元2010（区段置换单元2101～2103）。区段置换单元2101（2102、2103）包括循环块内置换单元2111～2114（2115～2118、2119～2122）、列-行置换单元2131（2132、2133）。 [0160] 比特交织器2400通过循环块置换单元2310进行循环块（间）置换（阶段A），通过循环块内置换单元2111～2122进行循环块内置换（阶段B），通过列-行置换单元2131～2133进行列-行置换（阶段C）。 [0161] 从图24所示的比特交织器中移除循环块内置换单元111～2122，按照不进行循环块内置换的方式构成比特交织器亦可。另外，比特交织器也可以代替在循环块（间）置换之后实施循环块内置换，而在循环块（间）置换之前实施循环块内置换亦可，在循环块（间）置换前后实施循环块内置换亦可。 [0162] 另外，多个循环块内置换单元彼此为同样的构成亦可。因此，多个循环块内置换单元可通过同一功能资源（硬件结构等）进行安装。另外，多个循环块内置换由循环性的移位处理构成亦可，该情况下，能够实现使用桶形移位器的高效的硬件安装。也能够利用用于LDPC译码器的桶形移位器进行安装。 [0163] 以下，使用图25说明包含进行满足条件1、条件2的比特交织处理的比特交织器的发射器的一构成例。 [0164] 图25为表示本发明的再其他实施方式所涉及的发射器的一构成例的框图。图25所示的发射器2500包括BICM编码器(包含LDPC编码器2510、比特交织器2520、星座映射器2530)、以及调制器2540。 [0165] LDPC编码器2510使用QC－LDPC代码将输入块编码为代码字，并将代码字向比特交织器2520输出。 [0166] 比特交织器2520从LDPC编码器2510接收QC－LDPC代码的代码字。该代码字由N＝12个循环块构成，各循环块由Q＝8个比特构成。并且，比特交织器2520针对代码字的比特实施变换其排列顺序的交织处理。比特交织器2520将实施比特交织处理后的代M码字分割为分别由M＝4个比特构成且分别表示2 ＝16个规定的星座点中的某一个星座点的多个星座字并向星座映射器2530输出。其中，比特交织器2520作为比特交织处理进行例如通过图19～图22说明的、或者作为其变形说明的比特置换处理。或者，比特交织器 2520作为比特交织处理除了比特置换处理之外，还追加进行例如通过图23～图24说明的、或者作为其变形说明的循环块置换处理。 [0167] 星座映射器2530从比特交织器2520接收星座字，针对所接收到的星座字进行星座映射处理。 [0168] 调 制 器 2740 进 行 正 交 频 分 复 用（orthogonal frequency division multiplexing：OFDM）调制等并生成发送信号。 [0169] 以下，使用图26说明包含进行满足条件1、条件2的比特交织处理的比特交织器的BICM编码器的一安装例。 [0170] 图26是表示本发明的再其他实施方式所涉及的BICM编码器的一安装例的框图。图26的BICM编码器2600与上述参数（Q＝8、N＝12、M＝4）对应。 [0171] 图26所示的BICM编码器2600包括主存储器2601、LDPC控制器2611、旋转器2612、校验节点处理器群2613、解旋器（derotator）2614、QB计数器2631、表2632、交织器 2633、寄存器群2634、交织器2635、以及映射器群2651。 [0172] 在图26中，考虑Q＝8，主存储器2601的读出每8比特地进行，校验节点处理器群2613具有8个校验节点处理器，映射器群2651存在8个映射器。另外，考虑M＝4，寄存器群2634具有4个寄存器。 [0173] 主存储器2601从例如输入处理单元（未图示）接收应发送的比特列，并保持所接收的比特列。 [0174] LDPC控制器2611针对主存储器2601输出读出地址，据此主存储器2601从比特列的起始起每8比特地向旋转器2612输出。旋转器2612受LDPC控制器2611的控制，对从主存储器2601供给的8比特进行规定数循环移位，针对校验节点处理器群2613的各校验节点处理器每1比特地输出循环移位后的8比特。各校验节点处理器群2613的各校验节点处理器受LDPC控制器2611的控制，针对输入的1比特进行校验节点处理，将1比特的处理结果向解旋器2614输出。解旋器2614受LDPC控制器2611的控制，按照抵销旋转器2612的循环移位的方式对从校验节点处理器群2613接收的8比特进行规定数循环移位，将循环移位后的8比特向主存储器2601输出。LDPC控制器2611针对主存储器2601输出写入地址，据此主存储器2601保持从解旋器2614供给的8比特。其中，LDPC控制器2611、旋转器2612、校验节点处理器群2613、以及解旋器2614构成图25中的BICM编码器的LDPC编码器2510。 [0175] QB计数器2631从0起直到11为止地进行计数，将计数值向表2632输出。另外，QB计数器2631的计数动作考虑N＝12。 [0176] 表2632为存储循环块置换的规则的单纯的查找表。即，表2632保持N＝12个的循环块的读出顺序的信息（将各自不同的循环块与QB计数器2631的12个计数器值建立对应的信息）。表2632针对主存储器2601输出读出地址，以使与从QB计数器2631供给的计数器值对应的1个循环块量的比特（Q＝8个比特）从主存储器2601向交织器2633供给。据此，主存储器2601将与QB计数器2631的计数器值对应的1个循环块量的比特向交织器 2633输出。另外，通过该表2632的处理实现循环块置换（阶段A）。 [0177] 交织器2633使从主存储器2601供给的1个循环块量的比特进行规定数循环移位，输出至寄存器群2634的第一级的寄存器。另外，通过该交织器2633的处理实现循环块内置换（阶段B）。其中，寄存器群2634的各寄存器按照接收控制脉冲的定时保持1个循环块量的比特，持续输出所保持的1个循环块量的比特直到下一次接收控制脉冲为止。 [0178] 若针对QB计数器2631的计数器值“0”～“3”实施上述的内容处理，则交织器2635中输入4个循环块量的比特（32个比特）。在该定时，交织器2635针对输入的4个循环块量的比特实施交织处理并对映射器群2651的各映射器输出1个星座字量的比特（M＝4个比特）。通过交织处理，针对各映射器，从寄存器群2634的4个寄存器中的每一个以各1比特供给共计4比特。另外，通过交织器2635的处理实现列-行置换（阶段C）。 [0179] 其中，QB计数器2631、表2632、交织器2633、寄存器群2634、以及交织器2635构成图25中的BICM编码器的比特交织器2520。 [0180] 映射器群2651的各映射器将从交织器2635供给的4个比特映射至星座，输出映射结果。其中，映射器群2651构成图25中的BICM编码器的星座映射器2530。 [0181] 针对1个代码字，QB计数器2631的计数器值从“0”到“3”、从“4”到“7”，从“8”到“11”共计进行了3次上述一系列的处理。 [0182] 另外，在图26的一安装例中，包含并行地进行动作的Q个映射器，但也能够更为降低或者提高并行度地安装BICM编码器。例如，容易理解的是，通过使比特交织器中的并行交织器区段数即N／M增加，能够简便地提高并行性。在这样的方法中，通过并行地设定Q×N／M个映射器能够使并行化最大化。比特交织器存在如下优点，即能够无任何障碍地实现这样的并行性。 [0183] 以下，利用附图说明接收来自下述发射器的信号的接收器，该发射器包含实施满足条件1、条件2的比特交织处理的比特交织器。 [0184] 图27为表示本发明的再其他实施方式所涉及的具有非重复BICM译码器的接收器的一构成例的框图。接收器进行与发射器相反的动作。 [0185] 图27所示的接收器2700包括调制器2710、以及非重复BICM译码器（包含星座解映射器（constellation demapper）2720、以及比特解交织器2730、LDPC译码器2740）。 [0186] 解调器2710进行OFDM等的解调处理，输出解调处理结果。 [0187] 非重复BICM译码器的星座解映射器2720针对来自调制器2710的输入实施解映射处理并生成所谓软比特列（soft bit string），将生成的软比特列向星座解映射器2730输出。各软比特是表示各比特是0还是1的概率的标准。通常，软比特通过对数似然比（loglikelihood ratios：LLRs）表现，定义如下。 [0188] LLR（b）＝ln［p（b＝0）／p（b＝1）］ [0189] p（b＝0）表示比特b为0的概率，p（b＝1）表示比特b为1的概率。其中，p（b＝0）＋p（b＝1）＝1成立。 [0190] 比特解交织器2730针对从星座解映射器2720输出的软比特列，进行交织处理（比特解交织处理），该交织处理为抵销图25的发射器内的比特交织器针对比特列实施的比特交织处理并返回至原始的排列的处理。 [0191] LDPC译码器2740从比特解交织器2730接收实施过比特解交织后的软比特列，使用接收的软比特列进行LDPC解码处理。 [0192] 作为能够显著提高接收性能的技术之一，有重复BICM解码处理。利用图28说明重复BICM译码器。 [0193] 图28为表示本发明的再其他实施方式所涉及的具有重复BICM译码器的接收器的一构成例的框图。接收器进行与发射器相反的动作。 [0194] 图28所示的接收器2800包括调制器2710、以及重复BICM译码器（包含星座解映射器2720、以及比特解交织器2730、LDPC译码器2740、减法运算单元2760、比特交织器2750）。 [0195] 图28的接收器2800通过星座解映射器2720进行星座解映射处理，通过比特解交织器2730进行比特解交织处理，通过LDPC译码器2740进行LDPC解码处理。 [0196] 一次或者多次执行LDPC解码的重复处理之后，减法运算单元2760从LDPC译码器2740的输出减去LDPC译码器2740的输入，将减法运算后所得的外部信息（extrinsic information）向比特交织器2750输出。比特交织器2750针对外部信息，进行与图25的发射器内的比特交织器针对比特列实施的比特交织处理相同的交织规则的交织处理。并且，比特交织器2750将实施实施交织处理后的外部信息向星座解映射器2720反馈。星座解映射器2720将反馈的外部信息用作事前信息（a-priori information），算出信赖性更高的LLR值。并且，比特解交织器2730针对新算出的LLR值，进行交织处理（比特解交织处理），该交织处理为抵销图25的发射器内的比特交织器针对比特列实施的比特交织处理并返回至原始的排列的处理。LDPC译码器2740利用实施比特解交织处理后的LLR值进行LDPC解码处理。 [0197] 如图28所示，重复解码的循环（loop）由四个要素构成，即由星座解映射器2720、比特解交织器2730、LDPC译码器2740、以及比特交织器2750构成。有关比特解交织器2730与比特交织器2750，若等待时间非常短，理想而言为零，并且构成简单，则能够进行接收器的高效的安装。上述的比特解交织器2730与比特交织器2750满足双方的条件。 [0198] 利用图29说明实现非常高效的并行安装的重复BICM译码器的一安装例。 [0199] 图29是表示本发明的再其他实施方式所涉及的BICM译码器的一安装例的框图。图29的BICM译码器2900与上述参数（Q＝8、N＝12、M＝4）对应。 [0200] 图29所示的BICM译码器2900包括主LLR存储器2901、缓冲LLR存储器2902、LDPC控制器2911、旋转器2912、校验节点处理器群2913、解旋器2914、QB计数器2931、表2932、减法运算单元2933、交织器2934、寄存器群2935、交织器2936、解映射器群2937、解交织器2938、寄存器群2939、解交织器2940、以及延迟单元2941。 [0201] 在图29中，考虑Q＝8，主LLR存储器2901以及缓冲LLR存储器2902的读出按每8个LLR值地进行，校验节点处理器群2913具有8个校验节点处理器，解映射器群2951存在8个解映射器。另外，考虑M＝4，寄存器群2935、2972具有4个寄存器。 [0202] 解映射器群2937的各解映射器利用解调器（未图示）的输出进行解映射处理，将据此所得的LLR值向解交织器2938输出。其中，解映射器群2937构成图28中的重复BICM译码器的星座解映射器2720。 [0203] 解交织器2938针对LLR值实施解交织处理（抵销发射器的阶段C的交织的交织处理），将解交织后的LLR值输出至寄存器群2939的各寄存器。其中，每一个寄存器存放有1个循环块量的LLR值（8个LLR值）。在寄存器群2939中，由寄存器保持的1个循环块量的LLR值依次输出至后级，各寄存器的保持内容依次更新。解交织器2940针对被供给的1个循环块量的LLR值（8个LLR值）实施交织处理（抵销发射器的阶段B的交织的交织处理），按照表2932的保持内容（后述）写入至主LLR存储器2901以及缓冲LLR存储器2902。另外，通过按照表2932的保持内容向主LLR存储器2901以及缓冲LLR存储器2902写入，能够实现抵销发射器的阶段A的交织的交织处理。 [0204] 按照这样的方式，主LLR存储器2901存储解交织处理后的LLR值，由LDPC译码器（LDPC控制器2911、旋转器2912、校验节点处理器群2913、解旋器2914）使用。LDPC解码处理由1次或者多次重复构成的重复处理。在LDPC解码处理的各重复中，更新主LLR存储器2901内的LLR值。为了算出重复BICM解码处理所需的外部信息，旧的LLR值保持于缓冲LLR存储器2902。 [0205] 在此，记载LDPC译码器的处理。 [0206] LDPC控制器2911按照LDPC代码的奇偶校验矩阵针对主LLR存储器2901输出读出地址，据此主LLR存储器2901按每1个循环块量地将LLR值向旋转器2912依次输出。旋转器2912受LDPC控制器2911的控制，对从主LLR存储器2901依次供给的1个循环块量的LLR值进行规定数循环移位，针对校验节点处理器群2913的各校验节点处理器依次输出各1个循环移位后的LLR值。各校验节点处理器群2913的各校验节点处理器受LDPC控制器2911的控制，针对依次输入的一系列的LLR值进行校验节点处理。接着，校验节点处理器群2913的各校验节点处理器受LDPC控制器2911的控制，依次输出作为校验节点处理的结果的一系列的LLR值。解旋器2914受LDPC控制器2911的控制，按照抵销旋转器2912的循环移位的方式对从校验节点处理器群2913依次接收的1个循环块量的处理结果进行规定数循环移位，将循环移位后的处理结果向主LLR存储器2901依次输出。LDPC控制器2911按照LDPC代码的奇偶校验矩阵针对主LLR存储器2901输出写入地址，据此主LLR存储器2901保持从解旋器2914依次供给的1个循环块量的处理结果。LDPC控制器2911按照LDPC代码的奇偶校验矩阵反复执行以上的处理。 [0207] 执行规定次数的LDPC重复处理之后，执行BICM重复处理。LDPC以及BICM重复处理也分别称为“内在重复处理”以及“外在重复处理”。另外，也能够使这两种类的重复处理重叠地进行安装。据此，能够提高收敛的速度。BICM以及LDPC解码处理在该技术领域中众所周知，因此省略详细的说明。 [0208] QB计数器2931从0起直到11为止地进行计数，将计数值向表2932输出。另外，QB计数器2931的计数动作考虑N＝12。 [0209] 表2932为存储循环块置换的规则的单纯的查找表。即，表2932保持N＝12个的循环块的读出顺序（写入顺序）的信息（将各自不同的循环块与QB计数器2631的12个计数器值建立对应的信息）。表2932按照从QB计数器2931供给的计数器值所对应的1个循环块量的LLR值从主LLR存储器2901以及缓冲LLR存储器2902向减法运算单元群2933供给的方式，针对主LLR存储器2901以及缓冲LLR存储器2902输出读出地址。据此，主LLR存储器2901以及缓冲LLR存储器2902分别将与QB计数器2931的计数器值对应的1个循环块量的LLR值向减法运算单元2934输出。在此，按照来自主LLR存储器2901以及缓冲LLR存储器2902的LLR值的读出位置与该LLR值向主LLR存储器2901以及缓冲LLR存储器2902的写入位置一致的方式，实施延迟单元2941的延迟调整。另外，通过该表2932的处理实现与循环块置换（阶段A）相当的置换。 [0210] 减法运算单元群的各减法运算单元2933从主LLR存储器2901的输出减去缓冲LLR存储器2902的输出，将减法运算所得的1个循环块量的外部信息（8个外部信息）输出至交织器2934。 [0211] 交织器2934使从减法运算单元2933供给的1个循环块量的外部信息进行规定数循环移位，输出至寄存器群2935的第一级的寄存器。另外，通过该交织器2934的处理实现与循环块内置换（阶段B）相当的处理。其中，寄存器群2935的各寄存器接收控制脉冲从而保持8个比特，持续输出所保持的8个比特直到下一次接收控制脉冲为止。 [0212] 若针对QB计数器2931的计数器值“0”～“3”实施了上述的处理内容，则交织器2936中输入4个循环块量的外部信息（32个外部信息）。在该定时，交织器2936针对输入的4个循环块量的外部信息实施交织处理并对解映射器群2937的各解映射器输出1个星座字量的外部信息（M＝4个的外部信息）。通过交织处理，针对解映射器群2951的各解映射器，从寄存器群2935的4个寄存器中的每一个逐一地供给共计4个外部信息。另外，通过交织器2936的处理实现与列-行置换（阶段C）相当的处理。 [0213] 其中，QB计数器2931、表2932、交织器2934、寄存器群2935、以及交织器2936构成图28中的BICM译码器的比特交织器2750。 [0214] 解映射器群2937的各解映射器将从交织器2936供给的4个外部信息用作事前信息进行解映射处理，将新的LLR值向解交织器2938输出。 [0215] 解交织器2938针对LLR值实施解交织处理（抵销发射器的阶段C的交织的交织处理），将解交织后的LLR值输出至寄存器群2939的各寄存器。其中，每一个寄存器存放有1个循环块量的LLR值（8个LLR值）。在寄存器群2939中，由寄存器保持的1个循环块量的LLR值依次输出至后级，各寄存器的保持内容依次更新。解交织器2940针对被供给的1个循环块量的LLR值（8个LLR值）实施解交织处理（抵销发射器的阶段B的交织的交织处理），输出至主LLR存储器2901以及缓冲LLR存储器2902。主LLR存储器2901以及缓冲LLR存储器2902从表2932经由延迟单元2941接收写入地址，按照所接收的写入地址，保持从解交织器2940接收的1个循环块量的LLR值（8个LLR值）。通过按照表2932的写入处理，能够实现抵销发射器的阶段A的交织的交织处理（解交织处理）。 [0216] 针对1个代码字，QB计数器2931的计数器值从“0”到“3”、从“4”到“7”，从“8”到“11”共计进行了3次上述一系列的处理。 [0217] 其中，QB计数器2931、表2932、解交织器2938、寄存器群2939、以及解交织器2940构成图28中的BICM译码器的比特解交织器2730。 [0218] 交织器2934以及解交织器2940可重构，虽然花费一定的硬件成本，但成本能够通过精心的设计控制在最低限度。交织器2936以及解交织器2938安装了列-行置换，该置换对于规定的星座尺寸是固定的。因此，安装成本低。 [0219] 另外，在图29的一安装例中，包含并行地进行动作的Q个解映射器，但也能够更为降低或者提高并行度地安装重复BICM译码器。例如，容易理解的是，通过使比特交织器中的并行交织器区段数即N／M增加，能够简便地提高并行性。在这样的方法中，通过并行地设定Q×N／M个解映射器能够使并行化最大化。上述的比特交织器存在如下优点，即能够无任何障碍地实现这样的并行性。 [0220] 《发明人进一步的研讨》 [0221] 前提是，在满足上述的条件1、条件2的交织器（并行交织器）中，星座字的位数M为循环块数N的约数。可是，通常不限于M为N的约数。作为例子，能够列举在DVB－T2规格中使用的16K LDPC代码，16K LDPC代码的代码字具有N＝45个循环块。M不为N的约数时，针对M为偶数的QAM星座等的正方形星座的映射并不容易。 [0222] 因此，可以说，从N个循环块中将1个以上的循环块排除，只对剩余的循环块适用在上述的实施方式（其1）中说明了的交织器（并行交织器）这一方法是特有的解决方法。 [0223] 换言之，比特交织器从N个循环块中选择为星座字的位数M的倍数的N’个循环块。比特交织器将选择的N’个循环块按照各自包含M个循环块的方式分割为N’／M个区段，针对各区段实施区段置换。对被排除的（未被选择的）循环块的比特不进行交织亦可，进行交织亦可。 [0224] 尤其是实施方式涉及的比特交织方法是使用准循环低密度奇偶校验代码的通信系统中的比特交织方法，其特征在于，所述比特交织方法包括：接收步骤，接收由N个循环块构成的所述准循环低密度奇偶校验代码的代码字，该N个循环块分别由Q个比特构成；比特置换步骤，对所述代码字的比特实施改变该代码字的比特的排列顺序的比特置换处理；分割步骤，将被实施了所述比特置换处理的代码字分割为多个星座字，该多个星座字分别M 由M个比特构成，并分别表示2 个规定的星座点中的某一个星座点；以及选择步骤，从N个循环块中选择是M（M表示每一个星座字的比特数）的倍数的N’个循环块的子集，被实施所述比特置换处理前的所述代码字被分割为N’/M个区段，所述各区段由M个所述循环块构成，各个所述星座字与所述N’/M个区段中的一个区段相关联，在所述比特置换步骤中进行所述比特置换处理，以便使各个所述星座字由合计M个比特构成，并且使所述各区段的所有比特仅映射至与该区段相关联的Q个所述星座字，该合计M个比特由相关联的所述区段中的M个不同的所述循环块各自的1个比特构成。 [0225] 同样地，实施方式涉及的比特交织器是使用准循环低密度奇偶校验代码的通信系统中的比特交织器，其特征在于，所述比特交织器具有：比特置换部，接收由N个循环块构成的所述准循环低密度奇偶校验代码的代码字，该N个循环块分别由Q个比特构成，对所述代码字的比特实施改变该代码字的比特的排列顺序的比特置换处理，并将被实施了所述比特置换处理的代码字分割为多个星座字进行输出，该多个星座字分别由M个比特构成，并M分别表示2 个规定的星座点中的某一个星座点；以及选择部，从N个循环块中选择是M（M表示每一个星座字的比特数）的倍数的N’个循环块的子集，被实施所述比特置换处理前的所述代码字被分割为N’/M个区段，所述各区段由M个所述循环块构成，各个所述星座字与所述N’/M个区段中的某一个区段相关联，所述比特置换部进行所述比特置换处理，以便使各个所述星座字由合计M个比特构成，并且使所述各区段的所有比特仅映射至与该区段相关联的Q个所述星座字，该合计M个比特由相关联的所述区段中的M个不同的所述循环块各自的1个比特构成。 [0226] 另外，也可以是，所述代码字的比特包括：不包含在所述选择的所述N’个循环块的子集中、而被设为不作为改变比特的排列顺序的对象的状态的比特组；或者，不包含在所述选择的所述N’个循环块的子集中、而仅适用于未被选择的循环块的、作为改变与所述比特置换处理相独立的比特的排列顺序的对象的比特组。 [0227] 根据这种结构，能够将比特交织最大化。 [0228] 例如，被排除的循环块为变量节点的权重最小的循环块亦可。RA QCLDPC代码（参照图5）的情况下，例如，被排除的循环块为奇偶部分（具有权重2的变量节点）的循环块亦可，该情况下，例如为从代码字的最后起1个以上的循环块亦可。 [0229] 另外，也可以是，在所述选择步骤中，根据各循环块中所包含的比特的重要度选择所述循环块。 [0230] 另外，也可以是，所述各循环块中所包含的比特的重要度是根据相关联的奇偶比特的数量而决定的。 [0231] 另外，也可以是，所述代码字是重复累加准循环低密度奇偶校验代码，所述未被选择的循环块对应于代码字的奇偶区段。 [0232] 根据这种结构，能够将与代码字相关的比特几乎都取入到最佳的交织中。减少未被取入到交织中的比特的数量能够大大提高整体效率。 [0233] 另外，也可以是，被选择的N’个循环块的子集由从具有代码字的最初的比特的循环块起连续的N’个块构成。 [0234] 根据这种结构，能够进一步使硬件的安装容易进行。尤其是在重复累加准循环低密度奇偶校验代码的奇偶校验矩阵中，代码字的最后的比特的比特关联性最低。 [0235] 图30为表示适用在实施方式（其1）中说明的交织方法的适用对象的循环块与不适用的适用对象外的循环块（被排除的循环块）的图。其中，图30为针对代码为由DVB－T2规格定义的16K LDPC代码，星座为16QAM星座时的图。在图30的例子中，适用对象的循环块为44个循环块（1、…、44），适用对象外的循环块（被排除的循环块）只为其最终行的1个循环块45。另外，4个黑四方形表示第一号的星座字的4比特。 [0236] 通常而言，交织器区段（由M个循环块构成的区段）的数为floor（N／M），被排除的循环块的数为rem（N，M）。在此，floor（N／M）为返回N／M以下最大的整数值的函数，rem（N，M）为返回N除以M而得的剩余值的函数。 [0237] 在表2中，表示DVB－T2规格中的16K LDPC代码（具有N＝45个的循环块）所相关的、针对各种各样的星座尺寸（星座的比特数M）的区段数与被排除的循环块数。 [0238] [表2] [0239] [0240] 在满足上述说明了的条件1、条件2的交织方法中，各星座字映射至M个循环块。可是，针对较大尺寸的星座（星座点数多的星座），适用满足条件1、条件2的交织方法时，需要非常多的延迟寄存器（参照按照图26以及图29说明的安装例）。非常多的延迟寄存器的使用涉及到电路面积以及消费电力的增大。加之，使映射有星座字的循环块数减少会使外（BICM）的迭代与内（LDPC）的迭代间的重叠（overlapping）增大因而有益，使全体的BICM译码的等待时间减少。 [0241] 通过将2比特以上的各星座字映射至相同的循环块，能够使映射有星座字的循环块的数减少。将映射至相同的循环块的星座字的比特的数称为“折叠系数”，记为“F”。例如，星座为16QAM星座，F＝2时，代替4个循环块星座字只映射至2个循环块。唯一的限制是，折叠系数F（大于1的整数）并非M与Q的约数。另外，F＝1无折叠，即，对应实施方式（其1）。 [0242] 复数QAM星座码元能够分离为2个相等的实PAM（pulse-amplitude modulation：脉冲幅度调制）码元。因此，QAM星座的M比特能够分割为2个相等的实PAM码元的M/2比特的子集，星座字的比特能够映射至相同的M/2个循环块。折叠系数F＝2对QAM星座而言有益。 [0243] 在无法进行实数分解的复数星座、例如如在DVB－S2规格中使用的8PSK（phase shift keying：相移键控）、16APSK（amplitude phase shift keying：振幅相移键控）、32APSK等中，折叠方法的利用并不容易。可是，若F为M的约数，则能够进行折叠的方法的利用。可是，已经无法保证各循环块的所有比特只映射至星座的同一的鲁棒级别的比特。 [0244] 期望的是，在采用折叠的方法中，例如各循环块的所有比特映射至星座的同一的鲁棒级别的比特。 [0245] 折叠具有减少被排除的循环块的数，或者，使被排除的循环块的数为0这一附加性的优点。如上述说明，由于适用在实施方式（其1）中说明的交织器（并行交织器），因此无需将构成代码字的循环块中的任意一块排除。 [0246] 无折叠（F＝1）时，由M个循环块构成的组的数（区段数）为floor（N／M），被排除的循环块数为rem（N，M）。另一方面，有折叠时，由M／F个循环块构成的组的数为floor（N／（M／F）），被排除的循环块数为rem（N，M／F）。作为该具体性的数值的例子，在表3中示出了使用于DVB－T2的LDPC代码。 [0247] [表3] [0248] [0249] [0250] 发明人得到如下见解，即为了进行折叠（F为2以上的整数），需要将条件1、条件2变更为下记的条件1A、条件2A。 [0251] （条件1A） [0252] 各星座字的M个比特映射至LDPC代码字的M／F个不同的循环块。这与从LDPC代码字的M／F个不同的循环块各F个比特地映射至星座字等价。图31（a）表示该概要。 [0253] （条件2A） [0254] 映射至M／F个循环块的全部的星座字只映射至该M／F个循环块。这与由Q比特组成的M／F个不同的循环块的M×Q／F个全部比特只映射至Q／F个星座字等价。图31（b）表示该概要。 [0255] 另外，F＝1为无折叠，条件1A、条件2A与条件1、条件2相同。 [0256] 《实施方式（其2）》 [0257] 以下，说明满足上述条件1A、条件2A的比特交织器（并行比特交织器）的细节。另外，在以下中，针对本质上相同的内容、以及、进行相同的处理内容的构成单元赋予相同的标记。 [0258] 在本说明书中，将由M／F个循环块构成的组中的每一组、或者、由Q／F个星座字构成组中的每一组称为“折叠区段（或者、折叠交织器区段）”。 [0259] 另外，F＝1（无折叠）时，折叠交织器区段与交织器区段一致，比特交织器与实施方式（其1）的比特交织器为同一构成。 [0260] 图32为表示本发明的再其他实施方式所涉及的、满足与Q＝8、M＝4、N＝12、F＝2对应的条件1A、条件2A的比特交织器的一构成例的框图。 [0261] 在图32中，QC－LDPC代码的代码字通过各自由Q＝8个比特组成的N＝12个M的循环块QB1～QB12构成。24个星座字分别由M＝4个比特构成，分别表示2 ＝16个星座点的任意一个。比特交织器划分为F×N／M＝6个折叠区段，24个星座字与F×N／M＝6个折叠区段中的任意一个建立关联。 [0262] 比特交织器2000A具有比特置换单元2010A，比特置换单元2010A具有彼此独立地（彼此不依赖地）动作的F×N／M＝6个折叠区段置换单元2021A～2026A。另外，代替具备6个折叠区段置换单元，例如采用一个折叠区段置换单元边按照时序切换处理对象边进行后述的6个折叠区段置换处理亦可。 [0263] 折叠区段置换单元（2021A、2022A、2023A、2024A、2025A、2026A）彼此独立（彼此不依赖），按照从M／F＝2个循环块（QB1～QB2、QB3～QB4、QB5～QB6、QB7～QB8、QB9～QB10、QB11～QB12）中的每一个各F=2个的比特地映射至4个星座字（C1～C4、C5～C8、C9～C12、C13～C16、C17～C20、C21～C24）中的每一个的方式，针对2个循环块总计16个比特实施调换其排列顺序的折叠区段置换处理。 [0264] 上述两个条件1A、条件2A只能保证比特交织器被划分为F×N／M个并行折叠区段。在针对这些并行折叠区段实施的折叠区段置换处理中，适用彼此相同的置换规则亦可，适用彼此不同的置换规则亦可，适用只一部分彼此相同的置换规则亦可。 [0265] 例如，折叠区段置换单元将循环块的Q个比特映射至Q／F个星座字具有相同的鲁棒级别的比特。对此，列举Q＝8、M＝4为例，利用图33以及图34来加以说明。 [0266] 图34（a）为表示F＝1（无折叠）的（折叠）区段置换单元的一构成例的框图，与图22（a）为同一构成。 [0267] 图34（b）是表示图32（a）的、F＝2（有折叠）时的2个折叠区段置换单元的一构成例的框图。 [0268] 其中，在图34（b）的例子中，星座为16QAM星座。因此，在星座的比特中有2个鲁棒级别，比特b1与比特b3为同一鲁棒级别，比特b2与比特b4为同一鲁棒级别。 [0269] 折叠区段置换单元2201A（2202A）具有列-行置换单元2131A（2132A）。 [0270] 列-行置换单元2131A（2132A）针对循环块QB1～QB2（QB3～QB4）的Q×M／F＝16个比特实施调换该排列顺序的列-行置换处理。详细而言，列-行置换单元2131A（2132A）进行与在Q列M／F行=8列2行的矩阵的行方向写入Q×M／F＝16个比特，在列方向读出写入的16个比特等价的列-行置换处理。另外，列-行置换单元2131A、2132A的列-行置换处理为图9（a）、（b）的12列1350行置换成Q列M／F行，写入处理从列方向调换至行方向，读出处理从行方向调换至列方向。 [0271] 另外，通过折叠系数F的折叠，映射至1个星座字的循环块数减少。据此，列-行置换中的矩阵的行数从M减少至M／F。 [0272] 图33（a）为表示图34（a）的（折叠）区段置换单元的映射的功能的图，图33（b）为表示图34（a）的2个折叠区段置换单元的映射的功能的图。在图33（a）、（b）中，各星座字的M＝4个比特用b1～b4表示。另外，用粗线圈定的部分表示有关星座字C1的映射。 [0273] 在图33（a）、图34（a）的例子中，一个循环块的8比特（具有相同的重要度）映射至8个星座字的具有相同比特索引的比特（具有相同鲁棒级别）。另外，在图33（b）、图34（b）的例子中，一个循环块的8比特（具有相同的重要度）映射至4个星座字的相同鲁棒级别的比特。 [0274] 其中，针对循环块QB5～QB6、QB7～QB8、QB9～QB10、QB11～QB12进行通过图34（b）说明的折叠区段置换亦可。 [0275] 另外，在图34（a）、（b）的折叠区段置换单元中，在列-行置换的前段追加针对循环块QB1～QB4的比特进行调换其排列顺序的循环块内置换的单元亦可。 [0276] 在本发明的再其他实施方式中，比特交织器在进行折叠区段置换处理前，附加性地针对N个循环块进行重排其排列顺序的循环块置换处理。图35表示附加性地实施循环块置换处理的比特交织器的一构成例。 [0277] 图35所示的比特交织器2300A包括循环块置换单元2310、以及比特置换单元2010A（包含折叠区段置换单元2021A～2026A）。 [0278] 图36是表示图35的比特交织器的一构成例的框图。 [0279] 图36的比特交织器2400A包括循环块置换单元2310、以及比特置换单元2200A（包含折叠区段置换单元2201A～2206A）。 [0280] 折叠区段置换单元2201A～2206A分别具有列-行置换单元2131A～2136A。列-行置换单元2133A～2136A分别执行与列-行置换单元2133A～2132A实质上相同的置换处理。 [0281] 另外，在图35、图36的比特交织器中，在循环块置换的前段或者后段追加针对循环块QB1～QB12的比特进行调换其排列顺序的循环块内置换的单元亦可。 [0282] 以下，采用图37说明包含进行满足条件1A、条件2A的比特交织处理的比特交织器的发射器的一构成例。 [0283] 图37为表示本发明的再其他实施方式所涉及的发射器的一构成例的框图。图37所示的发射器2500A构成为图25的发射器2500的比特交织器2520置换为比特交织器2520A。 [0284] 比特交织器2520A从LDPC编码器2510接受QC－LDPC代码的代码字。该代码字由N＝12个循环块构成，各循环块由Q＝8个比特构成。并且，比特交织器2520A针对代码字的比特实施重排其排列顺序的比特交织处理。比特交织器2520A将实施比特交织处理M后的代码字分割至表示分别由M＝4个比特构成，分别表示2 ＝16个规定的星座点中的任一个的多个星座字并向星座映射器2530输出。其中，比特交织器2520A作为比特交织处理进行例如通过图32～图34进行说明的、或者作为其变形进行说明的比特置换处理（不含F＝1）。或者，比特交织器2520A作为比特交织处理除了比特置换处理之外（不含F=1），还追加进行例如通过图35～图36说明的、或者作为其变形说明的循环块置换处理。 [0285] 以下，利用附图说明接收来自包含实施满足条件1A、条件2A的比特交织处理的比特交织器的发射器的信号的接收器。 [0286] 图38为表示本发明的再其他的实施方式所涉及的具有非重复BICM译码器的接收器的一构成例的框图。接收器进行与发射器相反的动作。图38所示的接收器2700A构成为图27的接收器2700的比特解交织器2730置换为比特解交织器2730A。 [0287] 比特解交织器2730A针对从星座解映射器2720输出的软比特列，进行交织处理（比特解交织处理），该交织处理为消除发射器2500A内的比特交织器2520A针对比特列实施的比特交织处理并返回至原始的排列的处理。 [0288] 图39为表示本发明的再其他的实施方式所涉及的具有非重复BICM译码器的接收器的一构成例的框图。接收器进行与发射器相反的动作。图39所示的接收器2800A构成为图28的接收器2800的比特解交织器2730以及比特交织器2750置换为比特解交织器2730A以及比特解交织器2750A。 [0289] 比特交织器2750A针对外部信息（extrinsic information），进行与发射器2500A内的比特交织器2520A针对比特列实施的比特交织处理相同的交织规则的交织处理。 [0290] 从硬件的安装的观点出发，例如，折叠构成为1个星座字的比特配置于更少的LLR存储位置亦可。通常，译码器中的LLR存储器具有G×N个可地址指定的位置，各个位置能够保持Q／G个LLR值。G是为Q的约数的安装参数，称为“存储粒度（granularity）”。在图40中示出了译码器内的LLR存储位置、与M＝4、F＝2、Q＝12、G＝1～12所对应的第一号的星座字的LLR值的配置地点。 [0291] 存储位置中的LLR值的数即Q／G必须为F的倍数，各星座的LLR值在存储器的全位置中存放至相同位置。这保证了任意一个星座字的LLR值也存放至M／F个存储位置。与之相反的例子由图40的G＝4表示，各存储位置存放12／4＝3个LLR值。第2号与 第5号的星座字的LLR值保持于2个存储位置，取而代之，保持于4个存储位置。 [0292] 除适用F＝2的折叠的得到的单纯的QAM星座的情况外，2个以上的星座码元结合译码（jointly decode）时折叠非常有用。结合译码例如对块编码（时空代码、频率空间代码等）的最大似然译码或者二维以上的旋转星座而言是必须的。 [0293] 通常地，块代码将2个以上的输入码元（x1、…、xK）编码为2个以上的输出码元（y1、…、yL）。在此，L为K以下。块代码通过L行K列的生成矩阵建模。在此，通过对输入信号矢量X左乘生成矩阵G，可得输出信号矢量Y（Y＝GX）。 [0294] 输入信号矢量X以及输出信号矢量Y的要素与生成矩阵G的要素相同，可构成为实数或者复数。根据代码的类型，有时输出信号矢量Y按照不同的时隙或者不同的频隙发送，利用不同的天线发送，或者，利用不同的时隙或者不同的频隙以及不同的天线发送。 [0295] 在接收器中，为了输入信号矢量X的全要素的译码，要求最大似然译码。作为MIMO(multiple-input multiple-output：多进多出)通信系统用的块代码可列举阿拉穆蒂（Alamouti）代码、Golden代码、以及空间复用。 [0296] 明确的是，K个码元编码在相同的块时，折叠系数可使用直到K为止。再有，若码元为QAM码元（包含2个可分离的PAM码元），可使用的折叠系数可增加到2×K为止。 [0297] 根据本发明的再其他的实施方式，结合编码不同尺寸的星座即混合星座时，由于2个星座具有彼此不同的鲁棒级别，因此例如映射至一方的星座字的比特的循环块与映射至另一方的星座字的比特的循环块彼此不同。 [0298] 在此，列举采用2根发送天线的代码空间复用MIMO系统为例来说明。将编码前的复数信号设为X＝［x1 x2］。在此x1为实施QPSK后的信号，x2为实施16QAM后的信号。将编码后的复数信号设为Y＝［y1 y2］。在此y1以及y2为分别通过第1天线以及第2天线发送的信号。Y通过对X左乘2行2列的生成矩阵G（要素即可为实数也可为复数）得出（Y＝GX）。 [0299] 图41示出了例如，在将QPSK码元与16QAM码元复用至相同的块代码时，折叠系数F＝2的映射的一例。在图41中，只表示循环块中的最初的7比特。2个复数码元x1以及x2具有如下的构造。 [0300] x1是由实部b1、虚部b2赋予的QPSK码元。 [0301] x2是由实部b3、b4、虚部b5、b6赋予的16QAM码元。 [0302] 2个码元通过接收器进行结合译码，据此，制作常说的星座块或者生成的块。 [0303] 全体6比特的星座块具有3个鲁棒级别。 [0304] 级别1：QPSK的b1与b2映射至QB1。 [0305] 级别2：16QAM的b3与b5映射至QB2。 [0306] 级别3：16QAM的b4与b6映射至QB3。 [0307] 另外，在将一方的星座的比特数设为M1，另一方的星座的比特数设为M2时，将N个循环组分割为由M1个循环块组成的1个以上的组与由M2个循环块组成的1个以上的组，实施比特交织处理。 [0308] 《实施方式（其3）》 [0309] 以下，记载了N并非M的倍数，进行折叠时的交织器的一例。 [0310] 图42为表示作为一例适用F=2的交织处理的适用对象的循环块与不适用的适用对象外的循环块（被排除的循环块）的图。其中，图42为针对代码为由DVB－T2规格定义的16K LDPC代码，星座为16QAM星座时的图。在图42的例子中，适用对象的循环块为44个循环块（1、…、44），适用对象外的循环块（被排除的循环块）只为其最终行的1个循环块45。另外，4个黑四方形表示第一号的星座字的4比特。 [0311] 图43为表示N并非M的倍数，进行折叠时的比特交织器的一构成例的框图。为了便于说明，设N＝13、Q＝8、M＝4、F＝2。 [0312] 折叠数为floor（N／（M／F））＝6，被排除的循环块数为rem（N、M／F）＝1。 [0313] 比特交织器2000B将循环块QB1～QB13中的13－1＝12个循环块QB1～QB12选择为适用满足条件A1、条件A2的比特交织器的循环块。并且，比特交织器2000B内的比特置换单元2010A针对选择的12个循环块进行利用图32进行说明的置换处理。另外，循环块QB13的比特不进行交织而映射至星座字，但交织后映射至星座字亦可。 [0314] 另外，能够列举如下构成，即作为N并非M的倍数，不进行折叠的交织器的一例，将图43的比特置换单元2010A置换为图20的比特置换单元2010。 [0315] 下面，说明针对按照在表3中说明的DVB-T2标准而采用的LDPC代码的区段置换的具体示例。 [0316] （例1A）N=45、Q=360、M=4、没有折叠（F=1）的情况 [0317] 图44（a）是表示N=45、Q=360、M=4、没有折叠（F=1）时的区段置换的构造的图。 [0318] 比特交织器4400A选择45个循环块QB1～QB45中的44个循环块QB1～QB44作为子集。 [0319] 子集被划分为分别由4个循环块构成的区段1～11这11个区段。例如，区段1由循环块QB1～QB4构成，区段11由循环块QB41～QB44构成。 [0320] 比特交织器4400A中的11个区段置换单元（4401、…、4411）分别对各4个的循环块进行使用图32说明的置换处理。 [0321] 另外，循环块QB45的比特未被进行交织，而被映射至星座字。 [0322] （例1B）N=45、Q=360、M=4、有折叠（F=2）的情况 [0323] 图44（b）是表示N=45、Q=360、M=4、有折叠（F=2）时的区段置换的构造的图。 [0324] 比特交织器4400B选择45个循环块QB1～QB45中的44个循环块QB1～QB44作为子集。 [0325] 子集被划分为分别由2个循环块构成的区段1～22这22个区段。 [0326] 比特交织器4400B中的22个区段置换单元（4421、4422、…、4442）分别对各2个的循环块进行使用图32说明的置换处理。 [0327] 另外，循环块QB45的比特未被进行交织，而被映射至星座字。 [0328] （例2A）N=45、Q=360、M=6、没有折叠（F=1）的情况 [0329] 图45（a）是表示N=45、Q=360、M=6、没有折叠（F=1）时的区段置换的构造的图。 [0330] 比特交织器4500A选择45个循环块QB1～QB45中的42个循环块QB1～QB42作为子集。 [0331] 子集被划分为分别由6个循环块构成的区段1～7这7个区段。例如，区段1由循环块QB1～QB6构成，区段7由循环块QB37～QB42构成。 [0332] 比特交织器4500A中的7个区段置换单元（4501、…、4507）分别对各6个的循环块进行使用图32说明的置换处理。 [0333] 循环块QB43～QB45是不包含在子集中的循环块。 [0334] 循环块QB43、QB44的比特未被进行交织，而被映射至星座字。 [0335] 与此相对，循环块QB45的比特通过循环块内置换单元4545被实施改变其排列顺序的循环块内置换处理。 [0336] 即，循环块QB43、QB44的比特不包含在子集中，而处于不作为改变比特的排列顺序的对象的状态。与此相对，循环块QB45的比特虽然同样不包含在子集中，但是通过相对于区段置换单元（4501、…、4507）而独立（separate）的循环块内置换单元4545被改变排列顺序。 [0337] 另外，在图45（a）的示例中，在循环块QB43～QB45中仅将循环块QB45重排，但是也可以对循环块QB43～QB45中的所有比特实施置换。并且，也可以是在循环块QB43～QB45中分别实施循环块内置换。 [0338] （例2B）N=45、Q=360、M=6、有折叠（F=2）的情况 [0339] 图45（b）是表示N=45、Q=360、M=6、有折叠（F=2）时的区段置换的构造的图。 [0340] 比特交织器4500B选择45个循环块QB1～QB45中的所有循环块构成为子集。 [0341] 子集被划分为分别由3个循环块构成的区段1～15这15个区段。 [0342] 比特交织器4500B中的15个区段置换单元（4511、…、4526）分别对各3个的循环块进行使用图32说明的置换处理。 [0343] 《实施方式（之四）》 [0344] 前面说明了高效的比特交织方法。可是，LDPC解码处理中的无效校验节点的存在可能会使纠错能力降低。发明者们对于在上述比特交织方法中抑制无效校验节点的发生的方法得到了进一步的见解。下面，说明无效校验节点是如何发生的、以及如何消除这种无效校验节点。 [0345] 在与相同的校验节点连接的两个以上的LDPC的变量节点是从相同的星座映射得到的情况下，将产生无效校验节点。假设在星座受到的衰减的影响较深的情况下，星座解映射器的输出即相关联的LLR值将极小或者为0。 [0346] 假设在两个以上的变量节点与相同的校验节点连接，该校验节点的LLR值是0或者非常小的值的情况下，在纠错处理中将不能使用该校验节点，因而其结果是，至少在第一LDPC解码的反复处理中值的收敛变慢。将这种校验节点称为无效校验节点。 [0347] 下面，示出具体示例来说明在什么样的情况下产生这种无效校验节点。分析说明图5所示的、利用奇偶校验矩阵定义的LDPC代码的、从图5的上侧起第3个循环块的校验节点（参照校验节点CN17～CN24）。在图46中，与奇偶校验节点17～24连接的变量节点被高亮化。即，只有校验节点和变量节点相连接的部分用黑方块表示。 [0348] 该连接能够记述为如图47所示，以便更清楚地理解并列构造和循环置换。8个校验节点分别通过循环置换与8个变量节点连接。在此，循环置换与奇偶校验矩阵的循环移位对数连接。例如，在图47中，第3个循环块（QB3）的各比特与校验节点连接两次。在图47中，第一个校验节点（参照CN37）与变量节点的连接被高亮化（用粗线记述）。另外，该高亮化单纯地是为了便于容易理解校验节点17与变量节点的连接，并非校验节点17具有特殊的意义。 [0349] 如上所述，图46和图47是对应关系，例如在图46中，可知在校验节点17（CN17，从图46的矩阵的上侧起第17行）和第2个循环块（QB2，与从图46的矩阵的左侧起第9～16列对应）的变量节点中，QB2的右端的变量节点（从图46的矩阵的左侧起第16列）和校验节点17相连接（从图46的矩阵的上侧起第17行、从左侧起第16列成为黑方块）。另一方面，在图47中也是校验节点17（左端的黑方块）和第2个循环块（QB2）的右端的变量节点（黑圆点）相连接。 [0350] 关于与校验节点17～24连接的8个循环块，图48（a）～图48（h）示出了映射的一种观察方式。在图48（a）～图48（h）的各个附图中，将与各校验节点17～24连接的变量节点高亮化。在各图48（a）～图48（h）中，一个四方块表示各循环块的各变量节点，与校验节点连接的变量节点用黑方块表示。另外，在图47中将校验节点17和变量节点的连接高亮化，而在图48（a）中也具有相同的连接关系，可知图48（a）和在图47中被高亮化的内容相对应。 [0351] 下面示出发生无效校验节点时的两个事例。另外，在此示出的仅是一例。 [0352] 图49（a）～图49（h）表示第1事例。在图49（a）～图49（h）中示出了这样的示例：根据图48（a）～图48（h）所示的映射，设折叠系数F为2，QB14和QB15被映射至16QAM的星座。图49（a）～图49（h）中用粗线包围的4个四方块对应于一个星座。在图 49（a）～图49（h）中，受到衰减（fading）的影响较深的各个星座使两个校验节点无效。 与受到衰减的影响的各星座对应地，被无效的校验节点如下所述。 [0353] C1受到衰减的影响时：校验节点17、18（参照图49（a）、（b）） [0354] C2受到衰减的影响时：校验节点19、20（参照图49（c）、（d）） [0355] C3受到衰减的影响时：校验节点21、22（参照图49（e）、（f）） [0356] C4受到衰减的影响时：校验节点23、24（参照图49（g）、（h）） [0357] 图50（a）～图50（h）表示第2事例。在图50（a）～图50（h）中示出了这样的示例：根据图49（a）～图49（h）所示的映射，设折叠系数F为2，QB4和QB5被映射至16QAM的星座。图50（a）～图50（h）中用粗线包围的4个四方块对应于一个星座。在图 50（a）～图50（h）中，受到衰减（fading）的影响较深的各个星座使一个校验节点无效。 与受到衰减的影响的各星座对应地，被无效的校验节点如下所述。 [0358] C1受到衰减的影响时：校验节点21（参照图50（e）） [0359] C2受到衰减的影响时：校验节点23（参照图50（g）） [0360] C3受到衰减的影响时：校验节点17（参照图50（a）） [0361] C4受到衰减的影响时：校验节点19（参照图50（c）） [0362] 通过避免将与相同的校验节点连接的多个变量节点映射至相同的星座，能够抑制无效校验节点的发生。这可以通过在并列比特交织中对循环块内的比特进一步实施置换来实现。下面，把用于抑制该无效校验节点的发生的置换称为循环块内置换。另外，循环块内置换基本上根据适用的循环块而不同。 [0363] 循环块内置换如果通过一次以上的循环移位来实现，则在结构上容易实现。在仅一次的循环移位中，能够再利用在LDPC解码器中构成的（能够重构的）转环和逆转环，由此能够抑制电路的复杂程度。图51（a）和图51（b）分别表示在设Q=8时、对于循环块执行一次移位和两次移位的循环块内交织器的结构。如图51（a）和图51（b）所示，该循环块内交织器（5100A、5100B）由保存对各循环块执行的移位的移位值的表B（5101A、5101B）、和一个或者两个能够重构的转环（5102A、5102B、5103B）构成。循环块内交织器（5100A、5100B）接收表示哪个循环块是处理对象的循环块索引的输入，确定与表B（5101A、5101B）所示的循环块对应的移位值，并对转环设定该移位值。转环（5102A、5102B、5103B）使所输入的循环块的各比特仅循环移位利用移位值指定的值，并输出移位后的比特列（被实施了循环块内置换的循环块）。循环块内交织器与图21（b）或图24所示的循环块内置换相当。另外，在此关于表B（5101A、5101B）所示的移位值，假设存储了能够避免与校验节点连接的变量节点沿比特列的右方向被映射至相同的星座的值。 [0364] 参照图49（a）～图49（h）和图50（a）～图50（h），在这些情况下，通过按照下面所述设定移位值，能够抑制无效校验节点的发生。即，在各图49（a）～图49（h）中，对于QB14，将移位值设定为2，使沿右方向循环移位两次即可。另外，对于图50（a）～图50（h）的QB4，将移位值设定为3，使沿右方向循环移位三次即可。对于图49（a）～图49（h）和图50（a）～图50（h）分别实施这种循环移位的结果如图52（a）～图52（h）和图53（a）～图53（h）所示。另外，在此，作为容易实现的示例，示出了对于图50（a）～图50（h）的QB4全部沿右方向循环移位3比特的结构，但对于图50（b）、图50（d）、图50（f）、图50（h），由于本来与校验节点连接的变量节点被映射至不同的星座，因而也可以不实施循环块内置换。 [0365] 另外，在被输入了不需要循环移位的循环块的情况下，将移位值设定为0，在不进行循环移位的情况下直接将被输入的比特列输出。 [0366] 因此，通过对各循环块实施适当的置换，能够将LDPC代码中的无效校验节点的数量抑制为最小限度。当然，每当LDPC代码被变更时、例如所采用的代码的PCM被变更的情况下等，需要对循环块内置换进行优化。在实现该循环块内置换时，预先存储与由预先设定的多个PCM构成的PCM的（受限定的）集（类别）的各PCM对应的最佳的置换方法（或者移位值等参数，该参数实质上与置换方法相同意思）比较有效。上述的图51（a）中的表B的保存即相当于该置换方法的存储。因此，例如在编码率等被变更、PCM被变更的情况下，通过选择具有合适参数的集，能够变更为最佳的置换方法。另外，关于最适合于各PCM或者预先设定的PCM的集的循环块内置换，能够通过已知的优化处理例如强力攻击（brute force）、模拟退火法（simulated annealing）、蒙特卡罗法（Monte-Carlo）等进行导出。 [0367] 图54是与图24相同地表示将折叠系数设定为2时的并列比特交织器5400的循环块内置换5410的功能结构的示意图。关于动作内容，图54与图24的差异仅在于将折叠系数从4变为2，即执行两循环块量的区段置换，除此以外与图24相同，因而省略说明。另外，关于接收仅是该图54所示的各箭头成为相反方向，并且各个单元执行的处理是执行与在发送侧执行的内容相反的处理，因而省略详细说明。 [0368] 图55是表示本实施方式（之四）涉及的Q=8、M=4、F=2时的BICM编码器的一个安装例的块图。 [0369] 如图55所示，BICM编码器5500具有主存储器5501、LDPC控制器5511、转环5512、校验节点处理器组5513、解转环5514、QB计数器5531、QB置换表5532、交织器5533、寄存器组5534、交织器5535、QB移位表5536、和映射器组5551。 [0370] 与图26进行比较可知，图55所示的BICM编码器的不同之处在于，通过将折叠系数设为2，将寄存器组5534的个数和映射器组5551的个数从4减少为2，除此以外还保存QB置换表5532、QB移位表5536来取代表A。下面说明与图26的不同之处，除此以外的结构与图26相同，因而省略说明。 [0371] QB计数器5531将作为处理对象的循环块的号码通知QB置换表5532。 [0372] QB置换表5532是与图26中的表2632相同的速查表。 [0373] QB移位表5536对于各循环块保存使比特列循环移位的移位值。QB移位表5536根据由QB置换表5532通知的循环块的号码决定移位值，并通知转环（交织器B）5533。另外，QB移位表5536相当于图50的表B（5101A、5101B）。 [0374] 转环（交织器B）5533按照被通知的移位值，使所输入的比特列向右循环移位与移位值相当的量，并输出给寄存器5534。转环（交织器B）5533是在BICM编码器5500中执行循环块内置换的元件、即与图54的循环块内置换5410相当的元件。另外，矩阵交织器（交织器C）5535是与图54的列-行置换相当的元件，在此是执行将8（Q）×2（M/F）个比特沿行方向写入2（M/F）行8（Q）列的矩阵中、并沿列方向读出的处理。 [0375] 图56是表示本实施方式（之四）涉及的Q=8、M=4、F=2时的反复BICM解码器的一个安装例的块图。 [0376] 如图56所示，反复BICM解码器5600具有主LLR存储器5601、缓存LLR存储器5602、LDPC控制器5611、转环5612、校验节点处理器组5613、解转环5614、QB计数器5631、表5632、减法单元5633、交织器5634、寄存器组5635、交织器5636、解映射器组5637、解交织器5638、寄存器组5639、解交织器5640、延迟单元5641、和QB移位表5642。 [0377] 与图29进行比较可知，图56所示的反复BICM解码器5600的不同之处在于，通过将折叠系数设为2，将寄存器组5535、5539的个数和解映射器组5637的个数从4减少为2，除此以外还保存QB置换表5632、QB移位表5642来取代表A。下面说明与图29的不同之处，除此以外的结构与图29相同，因而省略说明。 [0378] QB计数器5631将作为处理对象的循环块的号码通知QB置换表5632。 [0379] QB置换表5632是与图29中的表A2932相同的速查表。 [0380] QB移位表5642对于各循环块保存使比特列循环移位的移位值。QB移位表5642根据由QB置换表5632通知的循环块的号码决定移位值，并通知转环（交织器B）5634。并且，该移位值也通过延迟元件5641通知解转环（解交织器B）5640，以便根据基于循环块内置换用的循环移位的交织进行恢复。另外，QB移位表5642相当于图51的表B（5101A、5101B）。 [0381] 转环（交织器B）5634按照由QB移位表5642通知的移位值，使所输入的比特列进行循环移位，并输出给寄存器5635。转环（交织器B）5634是在反复BICM解码器5600中执行循环块内置换的元件。 [0382] 另外，解转环（解交织器B）5640按照由QB移位表5642通知的移位值，使从寄存器5639输入的比特列向与转环（交织器B）5634相反的方向进行循环移位，并输出给主LLR存储器5601。 [0383] 另外，矩阵交织器（交织器C）5636相当于图29的交织器C2936，矩阵解交织器（解交织器C）5638相当于图29的交织器C2938。 [0384] 通过具备以上结构，BICM编码器能够利用简单的结构实现循环块内置换，能够避免与校验节点连接的变量节点被映射至多个相同的星座。由此，能够降低校验节点成为不能用于纠错的无效校验节点的可能性。 [0385] 《补充1》 [0386] 本发明不限于上述实施方式中说明的内容，在用于达成本发明的目的以及与其关联或者附带的目的的任何方式中都能够实施，例如以下亦可。 [0387] （1）在上述实施方式中，作为参数列举N＝12、Q＝8、M＝4为例来进行说明，但参数N、M、Q的值不限于此，N为M的倍数即可。另外，在N为M的2倍以上时，能够将比特交织的处理分割为多个区段来执行。 [0388] （2）在有折叠（F为2以上的整数）的实施方式（其2）中，作为参数列举N＝12、Q＝8、M＝4为例来进行说明，作为折叠系数列举F=2为例来进行说明，但参数N、M、Q的值或折叠系数F的值不限于此。F为M以及Q的约数，N可为M/F的倍数。 [0389] （3）在有折叠的实施方式（其2）中，将F的值作为16QAM星座的具有相同的鲁棒级别的比特数“2”来说明，但不限于此。F的值除了星座具有相同的鲁棒级别的比特数以外，将F的值设为星座的相同的鲁棒级别的比特数以外亦可。 [0390] （4）在有折叠的实施方式（其2）中，说明了折叠系数F=2、QAM星座为16QAM星座，但不限于此，F=2、QAM星座为16QAM星座以外的QAM星座（例如，64QAM星座、256QAM星座）等亦可。 [0391] （5）在上述实施方式（之四）中，在表B、QB移位表中存储并保存比特列向右侧的循环移位值。但是，这些表只要能够避免与校验节点连接的变量节点被映射至多个相同的星座，则移位方向也可以是向左，移位值也可以不是最低必要限度的值，可以超过最低必要限度地进行移位。 [0392] 另外，也可以是不进行循环移位，而是执行没有规律性的循环块内置换，使得在一个星座不会产生与校验节点连接的多个变量节点。但是，在没有规律性的循环块内置换中，需要从发送侧向接收侧传递该循环块内置换的方法，或者预先在发送侧和接收侧对于该没有规律性的循环块内置换确定对每个PCM采用哪种方法。 [0393] （6）在上述实施方式中，作为星座列举16QAM（M＝4）为例来进行说明，但作为星座除了如QPSK或QAM等的特定的调制方式之外，例如，能够使用在DVB－S2标准中利用的圆形星座或多维星座等各种各样的调制方式。 [0394] （7）在上述的实施方式中说明的方法或者装置通过软件实现亦可，通过硬件实现亦可，并非限定于特定的形态。具体而言，上述实施方式也可以通过在计算机可读取媒体上具体实现计算机可执行命令的方式来实施，该计算机可执行命令为例如计算机、微处理器、微控制器等可执行在上述实施方式中说明的方法或装置的全部步骤的命令。另外，上述的实施方式通过ASIC（Application－Specific Integrated Circuit：专用集成电路）或FPGA（Field Programmable Gate Array：现场可编程门阵列）的方式实施亦可。 [0395] 《补充2》 [0396] 对本发明涉及的交织方法、交织器、解交织方法、解交织器、解码器以及其效果进行说明。 [0397] 本发明的一个方式的第一比特交织方法是使用准循环低密度奇偶校验代码的通信系统中的比特交织方法，其特征在于，所述比特交织方法包括：接收步骤，接收由N个循环块构成的所述准循环低密度奇偶校验代码的代码字，该N个循环块分别由Q个比特构成；比特置换步骤，对所述代码字实施改变该代码字的比特的排列顺序的比特置换处理；分割步骤，将被实施了比特置换处理的代码字分割为多个星座字，该多个星座字分别由M个比特构成，分别表示2M个规定的星座点中的任意一个星座点；以及循环块内置换步骤，对所述循环块实施改变该循环块的比特的排列顺序的循环块内置换处理，在所述分割步骤中，将被实施了所述比特置换处理的代码字分割为分别由M/F（F表示正整数）个循环块构成的F×N/M个区段，然后分割为星座字并使得各星座字与任意一个区段相关联，以使各星座字由从相关联的所述区段中的M/F个所述置换处理后的循环块中各抽取F个循环块的比特构成的方式实施所述比特置换处理。 [0398] 本发明的一个方式的第一比特交织器是使用准循环低密度奇偶校验代码的通信系统中的比特交织器，所述比特交织器具有：比特置换部，接收由N个循环块构成的所述准循环低密度奇偶校验代码的代码字，该N个循环块分别由Q个比特构成，对所述代码字实施改变该代码字的比特的排列顺序的比特置换处理；分割部，将被实施了比特置换处理的代码字分割为多个星座字，该多个星座字分别由M个比特构成，分别表示2M个规定的星座点中的任意一个星座点；以及循环块内置换部，对所述循环块实施改变该循环块的比特的排列顺序的循环块内置换处理，所述分割部将被实施了所述比特置换处理的代码字分割为分别由M/F（F表示正整数）个循环块构成的F×N/M个区段，然后分割为星座字并使得各星座字与任意一个区段相关联，以使各星座字由从相关联的所述区段中的M/F个所述置换处理后的循环块中各抽取F个循环块的比特构成的方式实施所述比特置换处理。 [0399] 其中，关于分割，在上述的实施方式中由BICM编码器、BICM解码器执行，这与从主存储器、主LLR存储器读出循环块量的比特列相当。 [0400] 根据这些发明，能够实施具有较高的排列性的比特交织处理，此外达成对电路面积和功耗的削减。另外，通过执行循环块内置换，降低校验节点在接收侧成为不能用于纠错的无效校验节点的可能性的概率增大。 [0401] 本发明的一个方式的第二比特交织方法是在第一比特交织方法中，以使与QC-LDPC代码的共同的校验节点连接的代码字的比特被映射至彼此不同的星座字的方式，进行所述循环块内置换。 [0402] 另外，本发明的一个方式的第二比特交织器是在第一比特交织器中，以使与QC-LDPC代码的共同的校验节点连接的代码字的比特被映射至彼此不同的星座字的方式，进行所述循环块内置换。 [0403] 根据这些发明，能够保证降低校验节点在接收侧成为不能用于纠错的无效校验节点的可能性。 [0404] 本发明的一个方式的第三比特交织方法是在第二比特交织方法中，对所述循环块实施的循环块内置换中的至少一次循环块内置换是至少使构成循环块的比特列的子集进行循环移位。 [0405] 本发明的一个方式的第三比特交织器是在第二比特交织器中，对所述循环块实施的循环块内置换中的至少一次循环块内置换是至少使构成循环块的比特列的子集进行循环移位。 [0406] 根据这些发明，能够利用循环移位这种简单的结构实现循环块内置换。 [0407] 本发明的一个方式的第四比特交织方法是在第一比特交织方法中，还包括列-行置换步骤，对构成各区段的Q×M/F比特实施列-行置换，该列-行置换是通过将构成区段的Q×M/F比特沿行方向写入M/F行Q列的矩阵中、并沿列方向读出而实现的。 [0408] 本发明的一个方式的第四比特交织器是在第一比特交织器中，还包括列-行置换部，对构成各区段的Q×M/F比特实施列-行置换，该列-行置换是通过将构成区段的Q×M/F比特沿行方向写入M/F行Q列的矩阵中、并沿列方向读出而实现的。 [0409] 本发明的一个方式的第五比特交织方法是在第一比特交织方法中，还包括选择步骤，对于各循环块，从预先确定的多个循环块内置换方法中选择一种循环块内置换方法，该循环块内置换方法是根据在通信系统中采用的特定的QC-LDPC代码而决定的循环块内置换方法。 [0410] 本发明的一个方式的第五比特交织器是在第一比特交织器中，还包括选择部，对于各循环块，从预先确定的多个循环块内置换方法中选择一种循环块内置换方法，该循环块内置换方法是根据在通信系统中采用的特定的QC-LDPC代码而决定的循环块内置换方法。 [0411] 根据这些发明，能够唯一地确定根据PCM而决定的循环块内置换的方法，并实现编码。 [0412] 本发明的一个方式的第一比特解交织方法是QC-LDPC代码的通信系统中的比特流的比特解交织方法，其特征在于，所述比特解交织方法包括：接收步骤，接收由N·Q比特构成的比特列；以及逆比特置换步骤，对接收到的所述比特列实施与权利要求1所述的比特交织方法相反步骤的处理，以便将QC-LDPC代码的代码字复原。 [0413] 本发明的一个方式的第一比特解交织器是QC-LDPC代码的通信系统中的比特流的比特解交织器，其特征在于，所述比特解交织器包括：逆比特置换部，接收由N·Q比特构成的比特列，对接收到的所述比特列实施与权利要求7所述的比特交织器相反步骤的比特置换处理，以便将QC-LDPC代码的代码字复原。 [0414] 本发明的一个方式的第一解码器是使用准循环低密度奇偶校验代码的比特交织及调制系统用的解码器，所述解码器具有：星座解映射器，生成表示对应的比特是0还是1的概率的软比特列；解交织器，对权利要求12所述的软比特列进行解交织；以及低密度奇偶校验解码器，对被解交织后的所述软比特列进行解码。 [0415] 本发明的一个方式的第二解码器是在第一解码器中具有：减法器，计算所述低密度奇偶校验解码器的输入与输出之差分；以及交织器，其是所述第一交织器，将所述差分反馈给星座解映射器。 [0416] 根据这些发明，能够实施具有较高的并列性的比特解交织处理。 [0417] 工业实用性 [0418] 本发明能够利用于使用准循环低密度奇偶校验代码的比特交织编码调制系统中比特交织器以及与该比特交织器对应的比特解交织器。 [0419] 标记说明： [0420] 2000A比特交织器 [0421] 2010A比特置换单元 [0422] 2021A折叠区段置换单元 [0423] 2131A、2132A列-行置换单元 [0424] 2500A发射器 [0425] 2510LDPC编码器 [0426] 2520A比特交织器 [0427] 2530星座映射器 [0428] 2700A、2800A接收器 [0429] 2710星座解映射器 [0430] 2720A比特解交织器 [0431] 2730LDPC译码器 [0432] 2740减法运算单元 [0433] 2750A比特交织器 [0434] 5410循环块内置换 |
||||||
QQ群二维码
意见反馈
意见反馈