| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 具有速率匹配的高计算效率的卷积编码 | CN201310361555.4 | 2008-06-06 | CN103414478B | 2017-03-01 | J-F.程 |
| 一种差错编码电路，包括：非系统性卷积编码器，用于对输入比特流进行编码以产生两组或更多组奇偶校验比特；交织器电路，用于对每组奇偶校验比特内的奇偶校验比特进行交织；以及速率匹配电路，用于输出选定数目的交织的按组排序的奇偶校验比特以获得期望码率。 | ||||||
| 2 | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | CN200980155432.7 | 2009-05-13 | CN102292985A | 2011-12-21 | 高祐奭; 文相喆 |
| 本发明涉及一种发送信号的方法和接收信号的方法以及相应装置。本发明的一个方面涉及发射机和接收机的使用数据切片进行的有效第一层(L1)处理方法。 | ||||||
| 3 | 在通信系统中发送/接收数据的装置和方法 | CN201380007438.6 | 2013-01-30 | CN104081670B | 2017-06-23 | 郑鸿实; I.古铁雷斯; 尹圣烈 |
| 本发明提供在通信系统中用于产生在多个帧上发送或接收的奇偶校验比特序列的装置和方法。所述方法包括：对通过使用第一打孔图案编码输出的奇偶校验比特序列进行打孔，并且将使用第一打孔图案打孔之后所剩余的未打孔奇偶校验比特输出为基本奇偶校验比特序列；以及使用第二打孔图案，对通过使用第一打孔图案的打孔而被打孔的奇偶校验比特或者通过编码而输出的奇偶校验比特进行打孔，并且将使用第二打孔图案打孔之后所剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列。 | ||||||
| 4 | 解码器、接收装置、解码方法和接收方法 | CN201310296649.8 | 2009-10-09 | CN103338047B | 2016-12-28 | 村上丰; 冈村周太 |
| 公开了解码器、接收装置、解码方法和接收方法，在使用QC－LDPC等块码的情况下，能够提高接收质量，而且降低传输量，抑制传输效率的劣化的编码器、发送装置以及编码方法。删截模式设定单元（620）对构成QC-LDPC码的校验矩阵H的子块矩阵的列数的每个整数倍或列数的每个约数，搜索删截模式，删截单元（数据削减单元）630）对构成QC-LDPC码的校验矩阵的子块矩阵的列数的每个整数倍或列数的每个公约数，切换删截模式。 | ||||||
| 5 | 解码器、接收装置、解码方法和接收方法 | CN201310296649.8 | 2009-10-09 | CN103338047A | 2013-10-02 | 村上丰; 冈村周太 |
| 本发明公开了解码器、接收装置、解码方法和接收方法，在使用QC－LDPC等块码的情况下，能够提高接收质量，而且降低传输量，抑制传输效率的劣化的编码器、发送装置以及编码方法。删截模式设定单元（620）对构成QC-LDPC码的校验矩阵H的子块矩阵的列数的每个整数倍或列数的每个约数，搜索删截模式，删截单元（数据削减单元）（630）对构成QC-LDPC码的校验矩阵的子块矩阵的列数的每个整数倍或列数的每个公约数，切换删截模式。 | ||||||
| 6 | 编码器、发送装置以及编码方法 | CN200980139540.5 | 2009-10-09 | CN102177659A | 2011-09-07 | 村上丰; 冈村周太 |
| 公开了在使用QC-LDPC等块码的情况下，能够提高接收质量，而且降低传输量，抑制传输效率的劣化的编码器、发送装置以及编码方法。删截图案设定单元(620)对构成QC-LDPC码的校验矩阵H的子块矩阵的列数的每个整数倍或列数的每个公约数，搜索删截图案，删截单元(数据削减单元)(630)对构成QC-LDPC码的校验矩阵的子块矩阵的列数的每个整数倍或列数的每个公约数，切换删截图案。 | ||||||
| 7 | 支持速率兼容经穿孔码的存储器控制器 | CN200880117049.8 | 2008-10-28 | CN101868831A | 2010-10-20 | 威廉·H·拉德克 |
| 本发明揭示根据例如速率兼容卷积码(RPCC)等速率兼容码将数据存储于非易失性固态存储器装置(100)中的设备及方法。此种存储器装置(100)的实例是快闪存储器装置(100)。最初可对数据进行块编码(112)以用于错误校正及检测。可对所述经块编码的数据进行进一步卷积编码(114)。可穿孔(116)经卷积编码的数据并将其存储于所述存储器装置(100)中。所述穿孔减少用于存储所述数据的存储器量。取决于条件，穿孔量可在不穿孔到相对高的穿孔量之间改变以改变所提供的额外错误校正及所使用的存储器的量。当将从所述存储器装置(100)读取数据时，可对所述经穿孔数据进行解码(120、122)。 | ||||||
| 8 | 在通信系统中发送/接收数据的装置和方法 | CN201380007438.6 | 2013-01-30 | CN104081670A | 2014-10-01 | 郑鸿实; I.古铁雷斯; 尹圣烈 |
| 本发明提供在通信系统中用于产生在多个帧上发送或接收的奇偶校验比特序列的装置和方法。所述方法包括：对通过使用第一打孔图案编码输出的奇偶校验比特序列进行打孔，并且将使用第一打孔图案打孔之后所剩余的未打孔奇偶校验比特输出为基本奇偶校验比特序列；以及使用第二打孔图案，对通过使用第一打孔图案的打孔而被打孔的奇偶校验比特或者通过编码而输出的奇偶校验比特进行打孔，并且将使用第二打孔图案打孔之后所剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列。 | ||||||
| 9 | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | CN200980155432.7 | 2009-05-13 | CN102292985B | 2014-08-20 | 高祐奭; 文相喆 |
| 本发明涉及一种发送信号的方法和接收信号的方法以及相应装置。本发明的一个方面涉及发射机和接收机的使用数据切片进行的有效第一层(L1)处理方法。 | ||||||
| 10 | 使用LDPC准循环码进行编码和解码 | CN201080005735.3 | 2010-02-05 | CN102301603B | 2014-08-06 | J·V·布拉斯科克拉雷特; S·埃朗佐莫利内罗; A·巴德内斯科雷拉 |
| 一种用于经由嘈杂介质进行数据通信的方法和设备，以便改进在经由嘈杂信道或传输介质传输信息的过程中的错误防护。该方法和改进的设备涉及在数据的编码和解码中使用针对低密度奇偶校验码技术的奇偶校验矩阵的新型结构，该结构改进了对错误的纠正而没有增加硬件实现方式的复杂度。 | ||||||
| 11 | 支持速率兼容经穿孔码的存储器控制器 | CN200880117049.8 | 2008-10-28 | CN101868831B | 2014-08-06 | 威廉·H·拉德克 |
| 本发明揭示根据例如速率兼容卷积码(RPCC)等速率兼容码将数据存储于非易失性固态存储器装置(100)中的设备及方法。此种存储器装置(100)的实例是快闪存储器装置(100)。最初可对数据进行块编码(112)以用于错误校正及检测。可对所述经块编码的数据进行进一步卷积编码(114)。可穿孔(116)经卷积编码的数据并将其存储于所述存储器装置(100)中。所述穿孔减少用于存储所述数据的存储器量。取决于条件，穿孔量可在不穿孔到相对高的穿孔量之间改变以改变所提供的额外错误校正及所使用的存储器的量。当将从所述存储器装置(100)读取数据时，可对所述经穿孔数据进行解码(120、122)。 | ||||||
| 12 | 具有速率匹配的高计算效率的卷积编码 | CN201310361555.4 | 2008-06-06 | CN103414478A | 2013-11-27 | J-F.程 |
| 一种差错编码电路，包括：非系统性卷积编码器，用于对输入比特流进行编码以产生两组或更多组奇偶校验比特；交织器电路，用于对每组奇偶校验比特内的奇偶校验比特进行交织；以及速率匹配电路，用于输出选定数目的交织的按组排序的奇偶校验比特以获得期望码率。 | ||||||
| 13 | 编码器、发送装置以及编码方法 | CN200980139540.5 | 2009-10-09 | CN102177659B | 2013-08-21 | 村上丰; 冈村周太 |
| 公开了在使用QC－LDPC等块码的情况下，能够提高接收质量，而且降低传输量，抑制传输效率的劣化的编码器、发送装置以及编码方法。删截模式设定单元（620）对构成QC-LDPC码的校验矩阵H的子块矩阵的列数的每个整数倍或列数的每个约数，搜索删截模式，删截单元（数据削减单元）（630）对构成QC-LDPC码的校验矩阵的子块矩阵的列数的每个整数倍或列数的每个公约数，切换删截模式。 | ||||||
| 14 | 使用LDPC准循环码进行编码和解码 | CN201080005735.3 | 2010-02-05 | CN102301603A | 2011-12-28 | J·V·布拉斯科克拉雷特; S·埃朗佐莫利内罗; A·巴德内斯科雷拉 |
| 一种用于经由嘈杂介质进行数据通信的方法和设备，以便改进在经由嘈杂信道或传输介质传输信息的过程中的错误防护。该方法和改进的设备涉及在数据的编码和解码中使用针对低密度奇偶校验码技术的奇偶校验矩阵的新型结构，该结构改进了对错误的纠正而没有增加硬件实现方式的复杂度。 | ||||||
| 15 | 量子もつれ状態に対するハードウェア効率の高いシンドローム抽出方法 | JP2016573884 | 2015-06-03 | JP6294512B2 | 2018-03-14 | アシクミン,アレクセイ |
| 16 | ターボ符号を実装する場合に使用するパリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および/または訂正 | JP2017175808 | 2017-09-13 | JP2017216748A | 2017-12-07 | フィリップ ジェイ.ピエトラスキー; グレゴリー エス.スターンバーグ |
| 【課題】パンクチャが行われたターボ符号の実装において使用される、パリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および/または訂正が、所望の符号レートを回避することなく達成される。 【解決手段】これによって、ターボ符号の比較的性能の低い領域の識別/回避が可能となる。ターボ符号化およびパンクチャリングを含む順方向誤り訂正によって、あらゆる性能尺度と、ターボ符号器(600)によって生成される低レートの符号をパリティビットのパンクチャリングと組み合わせる結果として得られる有効符号化レートとの間の、滑らかな関数の関係が達成される。一実施形態においては、ターボ符号化による劣化を訂正し/回避する方法は、レートマッチングの2つ以上の段階(610、620)が使用される場合に、パンクチャリングの相互作用によって実現される。 【選択図】図10 |
||||||
| 17 | 量子もつれ状態に対するハードウェア効率の高いシンドローム抽出方法 | JP2016573884 | 2015-06-03 | JP2017522797A | 2017-08-10 | アシクミン，アレクセイ |
| メモリシステムの量子状態リフレッシュモジュールは、量子安定化符号に対応するシンドローム値の冗長測定を実行することによってそこに記憶された量子ビットもつれ状態におけるエラーを検出するように構成され、冗長測定はブロックエラー訂正符号に基づく。量子状態リフレッシュモジュールは、各々が量子ビットもつれ状態に対応するそれぞれのシンドローム値又はそれぞれのパリティ値を測定するように構成された複数の測定サブモジュールを含む。測定サブモジュールの総数はブロックエラー訂正符号のコードワード長未満であり、パンクチャリングされたシンドローム値の初期近似値は復号処理において消去値に置換される。ブロックエラー訂正符号が消去値の使用に対して適切に構成されていれば、量子状態リフレッシュモジュールは、コードワードの全長測定に使用されるものよりも少ない量子ゲートの信頼性の高いエラー検出を有利に提供することができる。【選択図】図1 | ||||||
| 18 | レートコンパチブルパンクチャドコードをサポートするメモリコントローラ | JP2010534994 | 2008-10-28 | JP5687062B2 | 2015-03-18 | ヘンリー ラドキ，ウィリアム |
| 19 | Encoder, transmission device, and encoding method | JP2008290022 | 2008-11-12 | JP2010114862A | 2010-05-20 | MURAKAMI YUTAKA; OKAMURA SHUTA |
| PROBLEM TO BE SOLVED: To reduce transmission quantity and suppress degradation of the efficiency of transmission while improving reception quality when a block code such as QC-LDPC is used. SOLUTION: A zero matrix setting unit 110 sets a zero matrix which is a submatrix of a parity generator matrix g and whose elements are all "0". A location unit 120 sets input bits in columns of the zero matrix, while setting "0" in columns other than those of the zero matrix. An encoding unit 130 performs encoding using the parity generator matrix g to acquire parity bits. A puncture unit (data reduction unit) 140 punctures parity bits corresponding to the rows of the zero matrix out of the acquired parity bits as bits not to be transmitted. COPYRIGHT: (C)2010,JPO&INPIT | ||||||
| 20 | 通信システムにおけるデータ送/受信装置及び方法 | JP2014555483 | 2013-01-30 | JP6096810B2 | 2017-03-15 | ホン−シル・ジョン; イズマエル・グティエレス; スン−リュル・ユン |
QQ群二维码
意见反馈
意见反馈