1.一种差错编码电路，包括：
非系统性卷积编码器，用于对输入比特流进行编码以产生两组或更多组奇偶校验比特；
交织器电路，用于对每组奇偶校验比特内的奇偶校验比特进行交织；以及速率匹配电路，用于输出选定数目的所述交织的按组排序的奇偶校验比特以获得期望码率。
2.如权利要求1所述的差错编码电路，其中所述速率匹配电路包括循环缓冲器以用于存储所述交织的按组排序的奇偶校验比特。
3.如权利要求1所述的差错编码电路，其中所述速率匹配电路包括组复用电路。
4.如权利要求1所述的差错编码电路，其中所述交织器电路被配置为对每组奇偶校验比特应用相同的交织。
5.如权利要求1所述的差错编码电路，其中所述交织器电路被配置为对每组奇偶校验比特应用不同的交织。
6.如权利要求1所述的差错编码电路，其中所述速率匹配电路在输出每组内偶数位的奇偶校验比特之前输出奇数位的奇偶校验比特。
7.如权利要求6所述的差错编码电路，其中所述交织器电路被配置为对奇偶校验比特进行排序以使得在每组奇偶校验比特内奇数位的奇偶校验比特在偶数位的奇偶校验比特之前。
8.如权利要求7所述的差错编码电路，其中所述交织器电路实施反转位反转次序的交织器以用于列置换。
9.如权利要求7所述的差错编码电路，其中所述交织器电路实施循环移位位反转次序的交织器以用于列置换。
10.如权利要求7所述的差错编码电路，其中所述交织器电路实施模偏移位反转次序的交织器以用于列置换。
11.一种用于对输入比特流进行差错编码的方法，所述方法包括：
在非系统性卷积编码器中对所述输入比特流进行编码以产生两组或更多组奇偶校验比特；
对每组奇偶校验比特内的奇偶校验比特进行交织；以及
输出选定数目的所述交织的按组排序的奇偶校验比特以获得期望码率。
12.如权利要求11所述的方法，还包括在循环缓冲器中存储所述交织的按组排序的奇偶校验比特，并且其中所述交织的奇偶校验比特被从所述循环缓冲器中输出。
13.如权利要求11所述的方法，还包括当所述奇偶校验比特被输出时在组复用电路中对所述比特进行组复用。
14.如权利要求11所述的方法，其中对每组奇偶校验比特应用相同的交织。
15.如权利要求11所述的方法，其中对每组奇偶校验比特应用不同的交织。
16.如权利要求11所述的方法，其中输出选定数目的所述交织的按组排序的奇偶校验比特以获得期望码率进一步包括：在输出每组内偶数位的奇偶校验比特之前输出奇数位的奇偶校验比特。
17.如权利要求16所述的方法，其中所述交织对奇偶校验比特进行排序以使得在每组奇偶校验比特内奇数位的奇偶校验比特在偶数位的奇偶校验比特之前。
18.如权利要求17所述的方法，其中所述交织包括进行反转的位反转次序交织以用于列置换。
19.如权利要求17所述的方法，其中所述交织包括进行循环移位的位反转次序交织以用于列置换。
20.如权利要求17所述的方法，其中所述交织包括进行模偏移的位反转次序交织以用于列置换。