首页 / 国际专利分类库 / 电学 / 基本电子电路 / 一般编码、译码或代码转换 / 模/数转换;数/模转换 / .数/模转换器(H03M1/001至H03M1/004且H03M1/02至H03M1/10优先)
序号 专利名 申请号 申请日 公开(公告)号 公开(公告)日 发明人
141 液晶面板的数据驱动电路及驱动方法 CN201610373125.8 2016-05-30 CN106097991A 2016-11-09 徐枫程; 郭东胜
发明公开了一种液晶面板的数据驱动电路,包括数字信号、伽基准电压模块、比较器、电源电压模块、选择器、数模转换器以及缓冲放大器。本发明还公开了一种液晶面板的驱动方法。本发明的数据驱动电路及驱动方法,能够减少缓冲放大器的功耗,降低数据驱动电路的温升,提升液晶面板的可靠性。
142 一种基于PWM的高精度数模转换电路 CN201610286139.6 2016-04-29 CN105978572A 2016-09-28 廖赐洲
发明涉及一种基于PWM的高精度数模转换电路,包括数模隔离电路、整波电路、积分电路和放大电路,所述数模隔离电路、整波电路、积分电路和放大电路依次连接,所述数模隔离电路的输入端连接PWM数字信号端,用于将PWM数字信号和控制对象所在的模拟电路隔离开;所述整波电路用于确保所述PWM数字信号的逻辑明确;所述积分电路用于将逻辑明确后的PWM数字信号积分为具有波纹的模拟电压信号;所述放大电路用于放大所述模拟电压信号。本发明能够实现高精度的数模转换控制,降低电子设计成本。
143 电气及/或电子电路的配置方法和装置 CN201110350352.6 2011-11-08 CN102468819B 2016-08-31 莫歇·多米尼克
一种配置电子电路(100)的方法包含数个具有一相同型态的特徵数的功能方,且所述特徵量的值互成比例。功能方块是由一相似型态的至少一电气组件(102a?102d,104a?104d)的手段,及连接手段(106a?106d,108a?108d,110a?110d)所构成,是根据不同的连接配置连接所述电气组件到另一个电气组件及/或电路的其余部分,至少包含下列步骤:针对一组连接配置中的每一个测试过的电子电路,量测其参数的值;从测试过的耦合配置中选择一个,使所选择的配置方式的量测数值对应的至少一对功能方块的特徵数的数值差异是最小的;以及根据所选的配置定位所述连接手段。
144 调压器的非线性控制 CN201410267108.7 2014-03-14 CN104181967B 2016-08-17 E·A·伯顿; G·施罗姆; M·W·罗杰斯; A·利亚霍夫; R·S·文纳姆; J·P·道格拉斯; F·帕耶; J·K·霍奇森; D·W·凯斯林; C·K·唐; N·拉古拉曼; N·纳塔拉詹; S·萨曼; G·L·贾诺普洛斯
发明涉及调压器的非线性控制。描述了一种装置,该装置具有用于管理在调压器的输出处的电源下降的非线性控制设备。所述装置包括:用于耦合到负载的第一电感器;耦合到所述第一电感器、并用于耦合到所述负载的电容器;耦合到所述第一电感器的第一高侧开关;耦合到所述第一电感器的第一低侧开关;用于控制何时接通和断开所述第一高侧开关和所述第一低侧开关的桥控制器;以及非线性控制(NLC)单元,其用于监控所述负载上的输出电压,并且当在所述负载上检测到电压下降时,使得所述桥控制器接通所述第一高侧开关并且断开所述第一低侧开关。
145 数模转换器及具有该数模转换器显示面板 CN201610352242.6 2016-05-24 CN105810168A 2016-07-27 朱江
一种数模转换器包括N排晶体管,每排晶体管的数量按后排相对前排逐一减半布设,每一晶体管包括一导通端、一输入端及一输出端,第一排晶体管的输入端用于连接多个模拟信号,任意相邻的两排晶体管中,后排的第一晶体管的输入端和后排第二晶体管的输入端分别连接前排的第一晶体管的输出端,前排的第二晶体管的输出端分别连接前排的第一晶体管的输出端,后排的第二晶体管的输出端分别连接后排第一晶体管的输出端,每一排晶体管的导通端均相互连通,最后一排晶体管的两个晶体管的输出端相互连接。本发明数模转换器利用较少的晶体管可以实现数模转换,减少了数模转换器的占地,同时大大降低了数模转换器的成本。
146 用于检测将由功率放大器放大的信号的包络的包络检测器和方法 CN201310757143.2 2013-12-11 CN103873077B 2016-05-11 K·杜夫雷内; H·普雷特尔; P·奥斯曼
发明涉及一种用于检测将由功率放大器放大的信号的包络的包络检测器和方法,其中,包络检测器包络包括接收表示将由功率放大器放大的信号的幅度的数字输入信号的输入端。一种电路被提供以便基于数字输入信号生成模拟包络信号。所述包络检测器包括用于输出所述模拟包络信号的输出端。
147 D/A变换装置、外围装置及PLC CN201080069318.5 2010-09-28 CN103125074B 2016-05-11 大西厚子; 久保田善幸
发明中的D/A变换装置的特征在于,具有:波形数据列存储单元,其存储由多个数字值构成的波形数据列;波形输出形式数据存储单元,其对用于指定波形输出周期的波形输出形式数据进行存储;数字值输出单元,其每隔所述波形输出周期,从所述波形数据列存储单元依次读取所述数字值并输出所述数字值;以及D/A变换单元,其将所述数字值输出单元输出的所述数字值变换为模拟数据值。
148 传输图像信号的方法及装置 CN201410737783.1 2014-12-05 CN104378575B 2016-04-13 金度均; 宋珍根; 金东汉
提供一种将数字图像信号转换成模拟图像信号的图像信号传输方法及装置。该图像信号传输方法及装置,判断用于传输模拟图像信号的规格,并基于判断的规格,来转换数字图像信号的数字定时,并将转换的数字图像信号转换成模拟图像信号,并传输所转换的模拟图像信号。
149 用于信号处理的连续逼近式乘除法电路及其信号处理方法 CN201210440948.X 2012-11-02 CN102945147B 2016-02-10 杨大勇
发明提出一种用于信号处理的连续逼近式乘除法电路及其信号处理方法,连续逼近式乘除法电路包含一数字模拟转换器、一第一计数器、一第二计数器、一振荡电路及一控制逻辑电路。数字模拟转换器依据一输入信号的数值及一第一信号产生乘除法电路的一输出信号。第一计数器依据一频率信号及输入信号的工作周期产生第一信号。第二计数器依据频率信号及输入信号的信号周期产生一第二信号。振荡电路依据一第三信号产生频率信号。控制逻辑电路依据第二信号及一常数产生第三信号。第一信号相关于输入信号的工作周期。第二信号相关于输入信号的信号周期。
150 数字模拟变换电路及显示驱动器 CN201110221243.4 2011-07-29 CN102347002B 2015-11-25 土弘
提供一种数字模拟变换电路及显示驱动器,提供具有可抑制CMOS化的开关的个数、抑制未CMOS化的开关的栅极宽度增加、抑制面积增加、具有较大选择电压范围的解码器的数字模拟变换器、数据驱动器、显示装置。
151 射频信号调制方法、数字至射频转换器模及射频发射器 CN201310291283.5 2013-07-11 CN103546171B 2015-09-23 王华; 梁正柏
发明公开一种射频信号调制方法、数字至射频转换器模以及射频发射器。射频信号调制方法,用于数字至射频转换器,包括:至少部分基于至少一个对应于将被调制的射频信号的带宽的参数以及参数组中的至少一个,决定所需的数字控制字切换频率值,所述参数组包括:至少一个对应于将被调制的所述射频信号的射频信道频率的参数,以及至少一个对应于将被调制的所述射频信号的功率电平的参数;根据所需的数字控制字切换频率值动态地配置至少一个数字控制模块以输出至少一个数字控制字信号;以及根据至少一个数字控制模块输出的所述至少一个数字控制字信号调制所述射频信号。本发明所公开的射频信号调制方法,可以减少应用敏感频段中DAC图像的存在。
152 数模转换系统和数模转换方法 CN201410625713.7 2014-11-06 CN104917530A 2015-09-16 陈胜豪; 黄彦筌; 吴旻桦; 廖椿豪; 马鋐斌; 俞子豪; 蔡仁哲
发明提供一种数模转换系统和数模转换方法。该数模转换系统包含:第一数据转换电路,用于接收以第一时钟频率传送的第一数字数据流,将所述第一数字数据流转换为多个以第二时钟频率传送的第二数字数据流,以及并行输出所述第二数字数据流;第二数据转换电路,用于接收来自于所述第一数据转换电路的所述第二数字数据流,将所述第二数字数据流转换为以第三时钟频率传送的第三数字数据流;以及第一数模转换器,用于将所述第三数字数据流转换为第一输出模拟数据流;其中所述第二时钟频率低于第一时钟频率和第三时钟频率。本发明可避免对于以高时钟频率传送数据的问题。
153 时脉调整电路与数字模拟转换装置 CN201410190698.8 2014-05-07 CN104868919A 2015-08-26 田育豪; 许智仁
发明提供一种时脉调整电路与数字模拟转换装置。此时脉调整电路包括选择电路与降频电路。选择电路是用于反应于输出时脉信号频率来产生第一选择信号。降频电路是电性连接至选择电路,用于反应于第一选择信号的第一电平以第一倍率降低输入时脉信号的频率以产生输出时脉信号,并且反应于第一选择信号的第二电平以第二倍率降低输入时脉信号的频率以产生输出时脉信号。其中第一倍率不同于第二倍率。据此,可以减少电路的复杂度。
154 增强的二阶噪声整形分路和动态元件匹配技术 CN201380062364.6 2013-11-20 CN104813587A 2015-07-29 K·Q·恩古因; R·阿达姆斯
执行数字输入信号的噪声整形分路的方法和电路可以包括使用多个层以处理输入信号。在第一层中,输入信号的最高有效位可以被分配到多个支路。动态元件匹配可以使用输入信号的最低有效位来执行。基于动态元件匹配的结果,值可以被添加到多个支路。如果存在数据活动不足,动态增强可被执行以增加数据活动。第一层中多条支路的输出信号可以被提供给第二层,其中,这些步骤可以在各输出信号重复。第二层的输出可被提供给多个三电平单位元件。
155 数控系统的数模转换电路 CN201410737507.5 2014-12-05 CN104460509A 2015-03-25 邓明; 吴霏霏
发明涉及一种电路结构,尤其是一种数控系统的数模转换电路,属于信号转换电路的技术领域。按照本发明提供的技术方案,所述数控系统的数模转换电路,包括用于将数控系统内PLC输出的数字信号转换为模拟信号的数模转换模,所述数模转换模块通过光耦隔离芯片与PLC的输出端连接,数模转换模块的输出端通过信号放大器将转换后的模拟信号进行放大输出。本发明结构紧凑,能实现低端数控系统的模拟量输出扩展,并降低高端数控系统进行模拟量扩展的成本,适应范围广,安全可靠。
156 传输图像信号的方法及装置 CN201410737783.1 2014-12-05 CN104378575A 2015-02-25 金度均; 宋珍根; 金东汉
发明提供一种将数字图像信号转换成模拟图像信号的图像信号传输方法及装置。该图像信号传输方法及装置,判断用于传输模拟图像信号的规格,并基于判断的规格,来转换数字图像信号的数字定时,并将转换的数字图像信号转换成模拟图像信号,并传输所转换的模拟图像信号。
157 数字模拟转换器、可编程伽玛校正缓冲电路及显示装置 CN201410362433.1 2014-07-25 CN104143985A 2014-11-12 曾德康; 郭东胜
发明公开一种数字模拟转换器,用以根据N位的第一数字信号输出第一输出模拟电压或根据N位的第二数字信号输出第二输出模拟电压,其包括:第一电压产生器(210),耦接于第一参考电压与第二参考电压之间,用于产生介于第一参考电压与第二参考电压之间的2N个第一模拟电压;第一电压选择器(220),根据N位的第一数字信号从2N个第一模拟电压中选择出第一输出模拟电压;第二电压产生器(230),耦接于第二参考电压与第三参考电压之间,用于产生介于第二参考电压与第三参考电压之间的2N个第二模拟电压;第二电压选择器(240),根据N位的第二数字信号从2N个第二模拟电压中选择出第二输出模拟电压。本发明还公开一种可编程伽玛校正缓冲电路及显示装置。
158 用于数模转换器(DAC)的积分非线性(INL)和微分非线性(DNL)校正技术 CN201410222402.6 2010-11-11 CN103986471A 2014-08-13 I·阿希
对于适于接受N位数字输入码的DAC的多个子分段确定INL值,并且确定和存储可以用来减小INL值的范围(从而提高DAC的线性)的第一组校正码。此外,对确定了INL值的多个子分段确定DNL值,并且确定和存储可以用于保证所有的DNL值>-1的(从而保证DAC是单调的)第二组校正码。这可以包括使用分辨率的一个或多个附加位使(DAC可以接受的)2^N个可能的数字输入码中的至少某一些重新映射成2^N个以上的可能数字输出码,以确保所有的DNL值>-1。此后当执行数模转换时使用如此存储的第一和第二组。
159 一种改善数字预失真系统链路失真过补偿的方法和装置 CN201010113726.8 2010-02-09 CN101800546B 2014-07-02 任继军; 茹洪涛; 张作锋
发明公开了一种改善数字预失真系统链路失真过补偿的方法,获取输入信号在数字预失真系统前向链路的失真补偿特性参数,形成前向失真补偿表,对输入信号进入数模转换器(DAC)前进行补偿;获取输入信号在不经过功放的小闭环链路的理想补偿特性参数,形成反馈失真补偿表在反馈链路进行补偿;获取输入信号经过功放的大闭环链路的理想补偿特性参数,形成应对功放非线性失真的数字预失真表在前向链路进行补偿;本发明同时还公开了一种改善数字预失真系统链路失真过补偿的装置;通过本发明的方法,可以在补偿前向链路失真的基础上,进一步有效抵消反馈链路的过补偿特性,进而达到改善数字预失真系统性能的目的。
160 用于数模转换器(DAC)的积分非线性(INL)和微分非线性(DNL)校正技术 CN201010554075.6 2010-11-11 CN102064829B 2014-06-18 I·阿希
对于适于接受N位数字输入码的DAC的多个子分段确定INL值,并且确定和存储可以用来减小INL值的范围(从而提高DAC的线性)的第一组校正码。此外,对确定了INL值的多个子分段确定DNL值,并且确定和存储可以用于保证所有的DNL值>-1的(从而保证DAC是单调的)第二组校正码。这可以包括使用分辨率的一个或多个附加位使(DAC可以接受的)2^N个可能的数字输入码中的至少某一些重新映射成2^N个以上的可能数字输出码,以确保所有的DNL值>-1。此后当执行数模转换时使用如此存储的第一和第二组。
QQ群二维码
意见反馈