1.一种三电平单位元件，其包括：
第一电流源；
第二电流源；以及
多个开关，其被排列成在所述第一电流源和所述第二电流源之间形成三个电路支路，其中：
所述第一电路支路包括并联在所述第一电流源与第一输出端之间的两个开关和并联在所述第二电流源与所述第一输出端之间的两个开关，
所述第二电路支路包括并联在所述第一电流源与第二输出端之间的两个开关和并联在所述第二电流源与所述第二输出端之间的两个开关，以及
所述第三电路支路包括将所述第一电流源和所述第二电流源耦合到转储节点的开关。
2.如权利要求1所述的三电平单位元件，其中所述开关是NMOS开关、PMOS开关和低电压NMOS开关中的一个。
3.如权利要求1所述的三电平单位元件，其中一次仅闭合两个开关，以及在每个操作周期闭合不同的一组开关。
4.如权利要求1所述的三电平单位元件，其中所述第三电路支路包括在所述第一电流源与所述转储节点之间的两个开关以及在所述第二电流源与所述转储节点之间的两个开关。
5.如权利要求1所述的三电平单位元件，其中操作所述三个电路支路中的开关以在每个时钟周期中提供三种状态中的一种，所述状态包括：
第一状态，其中所述第一电流源向所述第一输出端提供电流以及所述第二电流源从所述第二输出端汲取电流，
第二状态，其中所述第一电流源向所述第二输出端提供电流以及所述第二电流源从所述第一输出端汲取电流，以及
第三状态，其中所述第一电流源和第二电流源耦合到所述转储节点。
6.如权利要求5所述的三电平单位元件，其中在后续周期中，无论所述状态是否已经改变，启动与先前周期中启动的所述一组开关不同的一组开关以提供所述三种状态中的一种。
7.如权利要求5所述的三电平单位元件，其中如果在连续的时钟周期中所述相同的电流源耦合到所述相应的输出端，则在所述连续时钟周期中，启动不同的一组开关。
8.如权利要求1所述的三电平单位元件，其中：
在每个时钟周期中，操作所述三个电路支路中的所述开关以在具有正状态的所述输出端处提供电流、在具有负状态的所述输出端处提供电流或在所述输出端处不提供电流；以及
在每个时钟周期中启动与先前周期中启动的一组开关不同的一组开关。
9.一种三电平单位元件，其包括：
第一电流源；
第二电流源；
多个开关路径，其连接在所述第一电流源和所述第二电流源之间，其中：
第一开关路径包括并联在所述第一电流源与输出端之间的两个开关和并联在所述第二电流源与所述输出端之间的两个其它开关，以及
所述第二开关路径包括在所述第一电流源和第二电流源与转储节点之间的多个开关。
10.如权利要求9所述的三电平单位元件，其中所述开关是NMOS开关、PMOS开关和低电压NMOS开关中的一个。
11.如权利要求9所述的三电平单位元件，其中在每个时钟周期中，所述第一电流源耦合到所述输出端，所述第二电流源耦合到所述输出端或所述第一电流源和所述第二电流源耦合到所述转储节点。
12.如权利要求11所述的三电平单位元件，其中如果在连续的时钟周期中所述相同的电流源耦合到所述输出端，则在所述连续时钟周期中，启动不同的开关。
13.如权利要求11所述的三电平单位元件，其中：
当所述第一电流源耦合到所述输出端时，将所述第二电流源耦合到所述转储节点；以及
当所述第二电流源耦合到所述输出端时，将所述第一电流源耦合到所述转储节点。
14.一种用于控制三电平单位元件中的开关的方法，其包括：
接收表示所述单位元件的当前状态的信号；
将所述当前状态与所述单位元件的先前状态进行比较；
如果所述单位元件的所述状态已改变，则控制所述开关以改变所述单位元件的状态；
如果所述状态未改变，则控制所述开关以通过启动不同的一组开关来提供所述单位元件的相同状态。
15.如权利要求14所述的方法，其中表示所述单位元件的当前状态的信号是表示负状态、正状态和中性状态中的一个的多位信号。
16.如权利要求14所述的方法，其中所述当前状态和所述先前状态中的每一个包括正状态、负状态和中性状态中的一个。
17.如权利要求14所述的方法，其中控制两个或更多个开关以提供负状态、正状态和中性状态中的一个。
18.一种数模转换器，其包括：
多个三电平单位元件，其用于将数字数据转换成模拟信号，每个三电平单位元件包括：
第一电流源；
第二电流源；以及
多个开关，其被排列成在所述第一电流源和所述第二电流源之间形成三个电路支路，其中：
所述第一电路支路包括并联在所述第一电流源与第一输出端之间的两个开关和并联在所述第二电流源与所述第一输出端之间的两个开关，
所述第二电路支路包括并联在所述第一电流源与第二输出端之间的两个开关和并联在所述第二电流源与所述第二输出端之间的两个开关，以及
所述第三电路支路包括将所述第一电流源和所述第二电流源耦合到转储节点的开关；
驱动器电路，其用于基于所述数字数据来控制每个三电平单位元件对所述模拟信号的影响；以及
加法器，其用于将来自所述三电平单位元件中的每一个的模拟信号输出相加。
19.如权利要求18所述的数模转换器，其中操作所述三电平单位元件中的所述开关，使得每个时钟周期中仅闭合两个开关以将所述第一电流源耦合到所述第一输出端、所述第二输出端和所述转储节点中的一个，以及将所述第二电流源耦合到所述第一输出端、所述第二输出端和所述转储节点中的一个。
20.如权利要求18所述的数模转换器，其中在每个三电平单位元件中：
操作所述三个电路支路中的所述开关以在每个时钟周期中提供三种状态中的一种；以及
如果在连续的时钟周期中使用相同的一组开关，则在所述连续时钟周期中启动不同的一组开关。