| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 41 | Amplifier for cancelling noise between circuit systems | EP97107186.5 | 1997-04-30 | EP0809353B1 | 2006-06-21 | Nagata, Mitsuru |
| 42 | DIFFERENTIAL AUDIO LINE RECEIVER | EP95944208.8 | 1995-12-22 | EP0799524B1 | 2003-04-16 | WHITLOCK, William E. |
| A bootstrapped audio line receiver that receives a differential-mode input signal from first and second differential lines and outputs a single-ended signal on an output line. The line receiver includes a differential amplifier and an input amplifier having differential output terminals and differential input terminals. The input amplifier is connected between the differential lines and the differential amplifier. The input amplifier provides a dc current path to a ground terminal while maintaining a high input impedance to ac signals at audio frequencies. The input amplifier also includes an rf filter that removes rf noise without adversely affecting the line receiver's common-mode noise rejection at audio frequencies. In one embodiment, the input amplifier includes two operational amplifiers connected for unity gain and having two bias resistors connected in series between each input terminals of the input amplifier and a ground terminal. A capacitor is connected from the output of each operational amplifier to a node between each set of series connected bias resistors and prevents the low impedance of the bias resistors from significantly degrading the line receiver's common-mode rejection ratio. Thus, the line receiver tolerates a wide range of balanced and unbalanced source impedances with a minimal deterioration of the line receiver's common-mode rejection ratio. | ||||||
| 43 | Amplifier for cancelling noise between circuit systems | EP97107186.5 | 1997-04-30 | EP0809353A3 | 1999-07-14 | Nagata, Mitsuru |
A reference potential difference canceling circuit (3) is provided in a circuit system (11) of a transmitter side to remove noise caused by impedance Z between circuit systems (11, 12) having different reference potentials (13, 14) from a signal, and to transmit the signal. The reference potential (14) of the circuit system (12) of a receiver side is supplied to an input terminal (IN) of the reference potential difference canceling circuit (3), and its output terminal (OUT) is connected to an input terminal of an output amplifier (1) to which a transmitting signal (ei1) is input. A gain of the reference potential difference canceling circuit (3) is set to a reciprocal number of a gain of the output amplifier (1). |
||||||
| 44 | DIFFERENTIAL AUDIO LINE RECEIVER | EP94915853 | 1994-04-22 | EP0700597A4 | 1998-11-18 | WHITLOCK WILLIAM E |
| An audio line receiver which tolerates a wide range of balanced and unbalanced source impedances with a minimal deterioration of the line receiver's common-mode rejection ratio. The line receiver includes a differential amplifier (50) with input amplifiers (52, 54) on each input of the differential amplifier. The input amplifiers are typically operational amplifiers (A8 or A9) connected for unity gain, but also having two bias resistors (R17 and R19, or R18 and R20) connected in series between the input terminals of the input amplifiers and ground. A capacitor (C1 or C2) connected from the output of the operational amplifier to a node between the two series connected bias resistors prevents the low impedance of the bias resistors from significantly degrading the line receiver's common-mode rejection ratio. | ||||||
| 45 | DIFFERENTIAL AUDIO LINE RECEIVER | EP94915853.0 | 1994-04-22 | EP0700597A1 | 1996-03-13 | WHITLOCK, William E. |
| An audio line receiver which tolerates a wide range of balanced and unbalanced source impedances with a minimal deterioration of the line receiver's common-mode rejection ratio. The line receiver includes a differential amplifier (50) with input amplifiers (52, 54) on each input of the differential amplifier. The input amplifiers are typically operational amplifiers (A8 or A9) connected for unity gain, but also having two bias resistors (R17 and R19, or R18 and R20) connected in series between the input terminals of the input amplifiers and ground. A capacitor (C1 or C2) connected from the output of the operational amplifier to a node between the two series connected bias resistors prevents the low impedance of the bias resistors from significantly degrading the line receiver's common-mode rejection ratio. | ||||||
| 46 | 드라이버 집적화 회로 | KR1020137031005 | 2012-05-24 | KR101611016B1 | 2016-04-08 | 리,웬; 주조,노리오; 마꾸우찌,마사미; 가미무라,다께히또 |
| 프로세스의내압을초과하는전압을출력할수 있고, 요구되는장치성능(고속·고전압)을만족하는드라이버집적화회로의구성을제공한다. 차동입력회로와, 레벨시프트회로와, 출력회로가, 동일한프로세스로제조되고, 기판전위(서브전위)가다른, 3개이상의칩으로분할배치되어있고, 각각의칩의기판인가전압이다르도록설정함으로써, 프로세스내압보다도큰 출력전압을제공한다(도 2 참조). | ||||||
| 47 | 드라이버 집적화 회로 | KR1020137031005 | 2012-05-24 | KR1020140000353A | 2014-01-02 | 리,웬; 주조,노리오; 마꾸우찌,마사미; 가미무라,다께히또 |
| 프로세스의 내압을 초과하는 전압을 출력할 수 있고, 요구되는 장치 성능(고속·고전압)을 만족하는 드라이버 집적화 회로의 구성을 제공한다. 차동 입력 회로와, 레벨 시프트 회로와, 출력 회로가, 동일한 프로세스로 제조되고, 기판 전위(서브 전위)가 다른, 3개 이상의 칩으로 분할 배치되어 있고, 각각의 칩의 기판 인가 전압이 다르도록 설정함으로써, 프로세스 내압보다도 큰 출력 전압을 제공한다(도 2 참조).
|
||||||
| 48 | 위성에 탑재되는 마이크로웨이브 장치용 전자 디바이스 | KR1020107017925 | 2008-12-16 | KR1020100127753A | 2010-12-06 | 이베르크리스또쁘; 드바르쥬세실 |
| 본 출원 발명은, 마이크로웨이브 체인의 유도된 자화율에 대한 사양의 개선 및 유지보수에 대한 솔루션으로 구성된다.
본 발명은, 충분히 유도된 자화율 성능을 나타내지 않는 유닛들 (CRF1, CRF2) 사이에 단순히 하나 이상의 180°위상 시프터 (PHI) 를 부가함으로써, 위성에 통합되는 디바이스들과 같은 마이크로웨이브 디바이스들의 마이크로웨이브 체인 내에서 운반되는 기생 변조 신호 (PAR4) 의 상당한 감쇠를 가능하게 하는 주 이점을 갖는다. 그 결과, 본 발명은 모든 보완 마이크로웨이브 장비 내에 존재하는 전원 및 기타 DC/DC 변환기 (SUPP1) 에 일반적으로 통합되는 기생 신호의 감쇠를 담당하는 특정한 엘리먼트를 없앨 수 있다. |
||||||
| 49 | 증폭 회로 | KR1019970018859 | 1997-05-16 | KR100253727B1 | 2000-04-15 | 나가타미츠루 |
| 종래에는, 기준 전위가 다른 회로계 사이에서 그 기준 전위간의 임피던스에 기인하는 노이즈를 제거하여 신호를 송신하는 경우, 송신측에 차동 신호를 생성하는 회로가 필요하고, 수신측에 차동 입력형의 입력 증폭기가 필요하기 때문에, 비용과 점유 면적이 증대한다. 본 발명에서는, 그 입력 단자가 수신측 회로의 기준 전위에 접속되고, 그 출력 단자가 송신 신호가 입력되는 출력 증폭기의 입력 단자에 접속되며, 게인이 출력 증폭기의 게인의 역수인 기준 전위차 캔슬 회로를 송신측의 회로에 설치한다. | ||||||
QQ群二维码
意见反馈
意见反馈