一种ITO复合膜层的制备方法及LED倒装芯片 |
|||||||
| 申请号 | CN202410371150.7 | 申请日 | 2024-03-29 | 公开(公告)号 | CN117976793A | 公开(公告)日 | 2024-05-03 |
| 申请人 | 江西兆驰半导体有限公司; | 发明人 | 曾智平; 李文涛; 邹燕玲; 孙嘉玉; 张星星; 林潇雄; 胡加辉; 金从龙; 顾伟; | ||||
| 摘要 | 本 发明 公开了一种ITO复合膜层的制备方法及LED 倒装芯片 ，所述方法包括：提供一沉积 外延 层，以Ar为工作气体，在预设的腔压环境中，通过 磁控溅射 方式在所述沉积外延层上溅射形成ITO第一子层，在ITO第一子层上溅射形成ITO第二子层，在ITO第二子层上溅射形成ITO第三子层，在ITO第三子层上溅射形成Al层；本发明中，通过磁控溅射ITO复合膜层，提升了载流子输运能 力 ，同时对磁控溅射的靶材进行“消毒”的方式，去除了靶材表面的化合物，进而提升了产线磁控溅射ITO复合膜层的工艺。 | ||||||
| 权利要求 | 1.一种ITO复合膜层的制备方法，其特征在于，所述方法包括： |
||||||
| 说明书全文 | 一种ITO复合膜层的制备方法及LED倒装芯片技术领域背景技术[0003] 当前LED发光二极管芯片制备结构中，有正装芯片、垂直芯片和倒装芯片三种结构，由于LED倒装芯片相对于正装芯片和垂直芯片，具有无电极遮挡、高亮度、高稳定性和散热性能好等优势，被广泛应用在照明和显示领域。 发明内容[0006] 一种ITO复合膜层的制备方法及LED倒装芯片，包括以下步骤：S1：提供一沉积外延层，以Ar为工作气体，在预设的腔压环境中，通过磁控溅射方 式在所述沉积外延层上溅射形成ITO第一子层，所述ITO第一子层下方与所述沉积外延层上 的P型层形成接触界面； S2：以Ar为工作气体，在预设的腔压环境中，通过磁控溅射方式在所述ITO第一子 层上溅射形成ITO第二子层，所述ITO第二子层为空穴输运的集体运动区域； S3：以Ar为工作气体，在预设的腔压环境中，通过磁控溅射方式在所述ITO第二子 层上溅射形成ITO第三子层，所述ITO第三子层形成阻隔层； S4：以Ar为工作气体，在预设的腔压环境中，通过磁控溅射方式在所述ITO第三子 层上溅射形成Al层，所述Al层上方形成与电极层接触界面。 [0007] 与现有技术相比，本发明的有益效果是：与产线量产分别溅射形成总厚度1112.98Å的ITO复合膜层相比，经过实验，本发明制备的ITO复合膜层厚度可以控制在251.63Å ~ 609.06Å，因沉积膜层厚度与所用时间成正比，故本发明所用镀膜时间更短，膜层厚度对应能带水平，单层越厚能带弯曲程度越强，能带弯曲越厉害抑制空穴的扩散，由于能带的弯曲程度厉害，致使空穴运动能力需要加强，故能带弯曲程度较缓，空穴扩散能力越强，而阻隔层可以保证空穴输运的集体运动区域不直接与Al层接触，Al层厚度极薄，与电极层形成良 好的欧姆接触，具体以倒装芯片RB0620B为例，点测结果显示，有效提高出光率和提升良率，电压VF4无明显变化，对于LED倒装芯片所产生的提亮效果越好，如ITO复合膜层为五层或以上时，芯片的亮度会越高，但是芯片的工作电压会显著升高，故不宜选择。 [0008] 进一步地，所述ITO复合膜层的制备方法，在所述步骤S1中，溅射形成所述ITO第一子层时，Ar流量控制在8sccm 18sccm，所述预设的腔压环境为0.2Pa 0.33Pa，溅射功率控制~ ~在390W 410W，直流电流功率控制在125W 130W，溅射时间控制在88s 212s。 ~ ~ ~ [0009] 进一步地，所述ITO复合膜层的制备方法，在所述步骤S2中，溅射形成所述ITO第二子层时，Ar流量控制在8sccm 18sccm，所述预设的腔压环境为0.2Pa 0.33Pa，溅射功率控制~ ~在390W 410W，直流电流功率控制在550W 600W，溅射时间控制在88s 211s。 ~ ~ ~ [0010] 进一步地，所述ITO复合膜层的制备方法，在所述步骤S3中，溅射形成所述ITO第三子层时，Ar流量控制在7sccm 16sccm，所述预设的腔压环境为0.2Pa 0.33Pa，溅射功率控制~ ~在390W 410W，直流电流功率控制在500W 600W，溅射时间控制在88s 212s。 ~ ~ ~ [0011] 进一步地，所述ITO复合膜层的制备方法，在所述步骤S4中，溅射形成Al层Ar流量控制在0.5sccm 2.5sccm，所述预设的腔压环境为0.2Pa 0.33Pa，溅射功率控制在395W ~ ~ ~ 405W，直流电流功率控制在495W 505W，溅射时间控制在10s 12s。 ~ ~ [0012] 进一步地，所述ITO复合膜层的制备方法，在所述步骤S1、所述步骤S2和所述步骤S3中，溅射形成所述ITO第一子层、所述ITO第二子层和所述ITO第三子层的靶材均是ITO靶 材，在所述步骤S4中，溅射形成Al层的靶材是Al靶材，在所述步骤S1之前，所述制备方法还包括步骤S0：将所述ITO靶材进行打磨。 [0014] 进一步地，所述ITO复合膜层的制备方法，所述步骤S0分别用到50目、80目和240目打磨砂纸。 [0015] 本发明中，ITO复合膜层在沉积前，将ITO靶材进行打磨，打磨步骤S0具体为：A、首先采用240目的粗打磨砂纸进行粗打磨工作； B、然后使用80目的细打磨砂纸进行细打磨操作，最后使用精制50目的打磨砂纸进 行ITO靶材表面的“消毒”工作； C、打磨完成之后进行热氮吹扫ITO靶材表面，除去表面脏污。清除ITO靶材表面后， 使得沉积的ITO复合膜层质量有效提升，进而提升ITO靶材的寿命，延长使用时间。 [0016] 进一步地，所述LED倒装芯片，所述LED倒装芯片包括衬底、沉积外延层、二氧化硅层、ITO复合膜层、电极层、DBR反射层和焊盘层，根据所述的ITO复合膜层的制备方法制得所述ITO复合膜层，所述ITO复合膜层的厚度控制在251.63Å 609.06Å。~ [0017] 通常情况下，启动LED倒装芯片的制备流程前，需要完成如下流程：在外延车间使用MOCVD炉生长得到的外延晶圆片：其特征是在厚度为650μm的蓝宝 石衬底经PSS技术处理后，将不同的原材料经过氢气携带到反应室，在高温条件下进行化学反应，首先沉积一层N型氮化镓,其厚度为4.8μm 5.2μm；接着沉积一层量子阱用作半导体发~ 光层，其厚度为38nm 42nm，最后沉积一层P型氮化镓，即形成沉积外延层，其厚度为280nm~ ~ 320nm，制备好的晶圆片即能送去制备LED倒装芯片。 [0018] 本发明中LED倒装芯片的制备方法为六步制备工艺流程，具体如下：A、CBL工艺：首先使用有机清洗溶剂对晶圆片进行清洗，然后使用PECVD机台沉积 1800 Å 2200 Å的二氧化硅层，之后在温度为80℃ 100℃条件下给晶圆片涂一层增黏剂 ~ ~ HMDS，用作增加二氧化硅层与光刻胶的附着力，在温度为100℃ 120℃和转速为3800r/s ~ ~ 2 2 4000r/s的条件下涂正胶2.3μm 2.7μm厚度，对晶圆片上的正胶使用230 kJ/cm 270kJ/cm ~ ~ 的曝光剂量曝光后，目的是在紫外光条件下照射光刻胶使其能被降解，在温度为120℃ 140~ ℃的条件下显影40s 44s，最后送去湿法车间使用BOE溶液常温刻蚀和在温度为80℃ 90℃ ~ ~ 的去胶液中浸泡1100s 1300s，得到第一道黄光条件下制备的半成品芯片Ⅰ。 ~ [0019] B、MSA和ITO合一道工艺：主要是去除部分P型氮化镓层和量子阱发光层，以及沉积所需要的ITO复合膜层，制备的半成品芯片Ⅱ。对于MSA和ITO合一道工艺优势，是因为使用MSA和ITO合一道工艺时，黄光条件操作只需要一次涂胶曝光显影流程，而相对于MSA工艺和ITO工艺分开做时，拥有两道黄光条件操作，即涂胶曝光显影，MSA和ITO合一道工艺能够有效节约时间、材料和降低人工成本等。其中，MSA和ITO合一道工艺的具体流程为：TCL晶片清洗→TCL沉积ITO→TCL晶片合金→MSA光阻涂布→MSA光阻曝光→MSA光阻显影→TCL蚀刻ITO→TCL蚀刻ITO后烘烤→MSA ICP蚀刻→MSA光阻去除→MSA去光阻后检查，具体步骤如 下：首先使用盐酸溶液对半成品芯片Ⅰ进行TCL晶片清洗操作，然后进行TCL沉积ITO是使用磁控溅射仪对沉积完二氧化硅层的晶圆片依次在0.2Pa 0.33Pa的气压条件下沉积ITO复合 ~ 膜层，之后进行TCL晶片合金，原理是通过高温，去除膜层中的缺位元素并重新匹配晶格，消除膜层应力，其作用是ITO退火是在高温状态下，将膜层中的SnO与O2结合变成SnO2，使膜层中的分子结构更加稳定，导电性更加良好，透光性更佳。设置退火机台温度为550℃的条件下对ITO复合膜层进行热退火操作10min；接着进行黄光工序：MSA光阻涂布→MSA光阻曝光 →MSA光阻显影，MSA光阻涂布是在温度为120℃和转速为2700r/s的条件下，给ITO复合膜层的晶圆片涂正胶2.8μm厚度，MSA光阻曝光是ITO复合膜层的晶圆片上正胶在180 kJ/cm2曝 光量条件下曝光，MSA光阻显影是在温度为120℃的条件下显影30s，送去湿法车间进行TCL 蚀刻ITO，使用盐酸和氯化铁溶液在温度为50℃和时间为360s 480s的条件下蚀刻ITO复合 ~ 膜层，后续TCL蚀刻ITO后烘烤是在温度为65℃的烤箱中烘烤45min，最后MSA ICP蚀刻是送 去ICP蚀刻450s，无光刻胶保护的地方被刻蚀到N型氮化镓层，MSA光阻去除，使用去胶液（N‑甲基吡咯烷酮、有机碱等助剂组成异丙醇），其中，去胶液是在温度为90℃与时间为1400s条件下去除正胶，得到第二道黄光制备的半成品芯片Ⅱ。 [0020] C、ISO工艺：得到的半成品芯片Ⅱ使用有机清洗溶剂进行清洗，在温度为100℃~ 130℃和转速为1250r/s 1350r/s的条件下涂正胶10μm 12μm厚度，对其正胶使用1300 kJ/~ ~ 2 2 cm 1500kJ/cm的曝光剂量曝光后，在温度为100℃ 120℃的条件下显影100s 120s，送去 ~ ~ ~ ICP蚀刻1100s 1200s并在温度为80℃ 90℃条件下光阻去除2300s 2400s后，对N型氮化镓 ~ ~ ~ 层去边缘化后，得到第三道黄光制备的半成品芯片Ⅲ，即形成电极层。 [0021] D、PD1工艺：首先半成品芯片Ⅲ在温度为100℃ 120℃和转速为3100r/s 3300r/s~ ~ 2 2 的条件下涂负胶3.5μm 4.2μm厚度，对其使用250 kJ/cm 280kJ/cm的曝光剂量曝光后，在~ ~ 温度为100℃ 120℃的条件下显影35s 45s，之后送去氧气离子清洗，进行晶片水洗800s ~ ~ ~ 900s和甩干10min 20min后再蒸镀一层1.5μm 2.0μm厚度的PAD电极，最后经浮离和光阻去~ ~ 除后，得到第四道黄光制备的半成品芯片Ⅳ，即形成焊盘层。 [0022] E、PV1工艺：首先使用PECVD机台对半成品芯片Ⅳ沉积一层4800Å 5200Å的二氧化~ 硅层，使用DBR‑34L沉积工艺，本发明中34L光控法制备的DBR中，第一层为氧化钛，二氧化硅层/氧化钛层周期性的膜厚依次为：822 Å、474 Å、714 Å、415 Å、768 Å、454 Å、781 Å、480 Å、827 Å、446 Å、700 Å、453 Å、758 Å、449 Å、887 Å、544 Å、1315 Å、457 Å、943 Å、506 Å、 1260 Å、522 Å、990 Å、508 Å、1131 Å、585 Å、1008 Å、523 Å、1099 Å、666 Å、909 Å、564 Å、 260 Å。之后在温度为90℃ 110℃条件下涂一层增粘剂HMDS，在温度为100℃ 120℃和转速 ~ ~ 2 2 为1750r/s 1850r/s的条件下涂正胶9μm 11μm厚度，对其使用750kJ/cm 850kJ/cm的曝光 ~ ~ ~ 剂量曝光后，在温度为110℃ 130℃的条件下显影90s 100s，之后在温度为135℃ 145℃的 ~ ~ ~ 烤箱中烘烤35min 45min，送去ICP蚀刻1500s 1600s和在温度为80℃ 90℃条件下去胶 ~ ~ ~ 1100s 1300s，得到第五道黄光制备的半成品芯片Ⅴ，即为DBR反射层。 ~ [0023] F、PD2工艺：半成品芯片Ⅴ在温度为100℃ 120℃和转速为3050r/s 3150r/s的条~ ~ 2 2 件下涂负胶3.5μm 4.0μm厚度，对其使用250kJ/cm 300kJ/cm的曝光剂量曝光后，在温度为~ ~ 100℃ 120℃的条件下显影35s 45s，之后送去氧气离子清洗，进行常温下晶片酸洗25s 35s~ ~ ~ 和水洗600s 650s后再蒸镀一层2.4μm 2.6μm厚度的PAD电极，之后镀膜晶圆片经浮离和光~ ~ 阻去除后，得到第六道黄光制备的LED倒装芯片成品，即为焊盘层。 [0024] 通过ITO复合膜层的制备方法制备ITO复合膜层，应用在晶圆片上，具体为完成六步制备工艺流程后，晶圆片送去研磨，将170μm厚度的晶圆片研磨成130μm厚度，使用蓝膜进行贴片，最后经切割工艺得到所需要的排列整齐的芯片。 附图说明 [0025] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些 实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。 [0026] 图1为实施例1、实施例2、实施例3的ITO复合膜层的制备工艺流程图。 [0027] 图2为实施例4的ITO复合膜层的制备工艺流程图。 [0028] 图3为对比例1的ITO复合膜层的结构示意图。 [0029] 图4为实施例1、实施例2、实施例3、实施例4的ITO复合膜层的结构示意图。 [0030] 图5中A为对比例1的ITO子层能带图，图5中B为实施例1、实施例2、实施例3的ITO子层能带图。 [0031] 图6为对比例1、实施例1、实施例2、实施例3、实施例4的LED倒装芯片的制备工艺流程图。 [0032] 图7为对比例1、实施例1、实施例2、实施例3、实施例4的LED倒装芯片的结构示意图。 [0033] 图8中A为实施例4的ITO靶材打磨前效果图，图8中B为实施例1的ITO靶材打磨后效果图。 [0034] 附图标记：1、衬底；2、沉积外延层；3、二氧化硅层；4、ITO复合膜层；5、电极层、6、DBR反射层；7、焊盘层；9、ITO第一子层；10、ITO第二子层；11、ITO第三子层；12、Al层；21、N型氮化镓层；22、量子阱发光层；23、P型氮化镓层；101、ITO第四子层；102、ITO第五子层。 [0035] 以下将结合附图对本发明实施例作进一步说明。 具体实施方式[0036] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号数据表示相同或类似的元件或具有相同或类似功能的元件。下面通过参 考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明 的限制。 [0037] 在本发明实施例的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对 本发明的限制。 [0038] 此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。 [0039] 实施例1参阅图1和图4所示，ITO复合膜层4的制备方法包括步骤S0 S4； ~ S0：将所述ITO靶材进行打磨； 具体的，A、首先采用240目的粗打磨砂纸进行粗打磨工作； B、然后使用80目的细打磨砂纸进行细打磨操作，最后使用精制50目的打磨砂纸进 行ITO靶材表面的“消毒”工作； C、打磨完成之后进行热氮吹扫ITO靶材表面，除去表面脏污。 [0040] S1：提供一沉积外延层，以Ar为工作气体，在预设的腔压环境中，通过磁控溅射方式在所述沉积外延层上溅射形成ITO第一子层9，所述ITO第一子层9下方与所述沉积外延层上的P型层形成接触界面； 具体的，在磁控溅射机台上放置一片硅片，硅片和晶圆片同时送入腔室，用于测量 沉积ITO复合膜层4的厚度，每张硅片共设5个测量点，分布在硅片的上部、中部、下部、左部和右部，其中下部的下端为平边，与所述磁控溅射机台齐平，完成溅射沉积后，在椭偏仪上测试并通过统计5个测量点的测试数据，均值用以作为实际溅射的所沉积ITO复合膜层4的 厚度；溅射时，Ar流量为8sccm，腔压环境0.2Pa，溅射功率为410W，直流电流功率为125W，溅射时间为88s，ITO第一子层9溅射沉积是ITO第一子层9组成与 P‑GaN的接触界面，形成良好的欧姆接触，进行功函数的匹配，其中 P‑GaN的功函数为7.5eV，ITO的功函数为5.0eV，ITO第一子层9溅射沉积使两者在接触界面能更好的进行衔接作用。 [0041] S2：以Ar为工作气体，在预设的腔压环境中，通过磁控溅射方式在所述ITO第一子层9上溅射形成ITO第二子层10，所述ITO第二子层10为空穴输运的集体运动区域； 具体的，溅射沉积完ITO第一子层9后，进行抽真空20s不通氩气的操作，启动ITO第 二子层10溅射沉积时，Ar流量为8sccm，腔压环境0.2Pa，溅射功率为410W，直流电流功率为 550W，溅射时间88s，ITO第二子层10组成空穴输运的集体运动区域，在LED倒装芯片内形成载流子的有效运动区域，加快空穴的输运，提高其转移能力。 [0042] S3：以Ar为工作气体，在预设的腔压环境中，通过磁控溅射方式在所述ITO第二子层10上溅射形成ITO第三子层11，所述ITO第三子层11形成阻隔层； 具体的，溅射沉积完ITO第二子层10后，进行抽真空20s不通氩气的操作，启动ITO 第三子层11溅射沉积时，Ar流量为7sccm，腔压环境0.2Pa，溅射功率为410W，直流电流功率为500W，溅射时间88s，ITO第三子层11组成电极镶嵌接触面，进行与电极的功函数的匹配，ITO的功函数为5.0eV，其中金属Ni、Au、Pt、Pd的功函数分别为5.15eV、5.1eV、5.65eV、 5.12eV，最终与电极形成良好的欧姆接触。 [0043] S4：以Ar为工作气体，在预设的腔压环境中，通过磁控溅射方式在所述ITO第三子层11上溅射形成Al层12，所述Al层12上方形成与电极层接触界面； 具体的，沉积完ITO第三子层11后，抽真空10s，使用Al靶设置Ar流量为2.5sccm，腔 压环境0.2Pa，溅射功率为395W，直流电流功率为500W，溅射时间10s，进行超薄Al层12的沉积，主要是增加ITO与电极的欧姆接触，Al的功函数为4.28eV，更好匹配功函数和衔接电极。 [0044] ITO靶材会产生靶材“中毒”的现象，主要原因是ITO在溅射沉积过程中，会产生化合物，溅射时速度小于合成化合物的速度时，容易导致靶材表面出现绝缘层，当轰击原子受到绝缘层的阻挡，会降低后续反应溅射生成的ITO复合膜层4的质量，此种现象容易影响ITO复合膜层4的电学性能，当靶材上集聚过多化合物等绝缘物时，需要进行打磨操作，以提升靶材的使用质量效果，进而提升靶材的使用寿命。 [0045] 具体的，通过磁控溅射机台设置沉积程序SDDA025A‑4，完成步骤S1、S2、S3和S4，从而得到本实施例的ITO复合膜层4，硅片与晶圆片一同放入载盘位置进入腔室进行溅射，磁控溅射在硅片上部、中部、下部、左部和右部形成的厚度，经测量分别为253.1Å、256Å、248.6Å、249.9Å、250.6Å，均值为251.64Å。 [0046] 所述251.64Å的ITO复合膜层4用于制作第一倒装芯片，第一倒装芯片以RB0620B为例，通常情况下，启动LED第一倒装芯片的制备流程前，需要完成如下流程： 在外延车间使用MOCVD炉生长得到的外延晶圆片：在厚度为650μm的蓝宝石衬底1 经PSS技术处理后，将不同的原材料经过氢气携带到反应室，在高温条件下进行化学反应，首先沉积一层N型氮化镓层21，其厚度为5.0μm；接着沉积一层量子阱发光层22，其厚度为 40nm，最后沉积一层P型氮化镓层23，即形成沉积外延层2，其厚度为300nm，制备好的晶圆片才能送去制备LED倒装芯片，所述第一倒装芯片的制备流程如图6和图7所示，包括： A、CBL工艺：首先使用有机清洗溶剂对晶圆片进行清洗，然后使用PECVD机台沉积 2000 Å的二氧化硅层3，之后在温度为90℃条件下给晶圆片涂一层增黏剂HMDS，用作增加二氧化硅层3与光刻胶的附着力，在温度为110℃和转速为3900的条件下涂正胶2.5μm厚度，对 2 晶圆片上的正胶使用250 kJ/cm的曝光剂量曝光后，目的是在紫外光条件下照射光刻胶使 其能被降解，在温度为130℃的条件下显影42s，最后送去湿法车间使用BOE溶液常温刻蚀和在温度为85℃的去胶液中浸泡1200s，得到第一道黄光条件下制备的半成品芯片Ⅰ。 [0047] B、MSA和ITO合一道工艺：主要是去除部分P型氮化镓层23和量子阱发光层22，以及沉积所需要的ITO复合膜层4，制备的半成品芯片Ⅱ。对于MSA和ITO合一道工艺优势，是因为使用MSA和ITO合一道工艺时，黄光条件操作只需要一次涂胶曝光显影流程，而相对于MSA工艺和ITO工艺分开做时，拥有两道黄光条件操作，即涂胶曝光显影，MSA和ITO合一道工艺能够有效节约时间、材料和降低人工成本等。其中，MSA和ITO合一道工艺的具体流程为：TCL晶片清洗→TCL沉积ITO→TCL晶片合金→MSA光阻涂布→MSA光阻曝光→MSA光阻显影→TCL蚀刻ITO→TCL蚀刻ITO后烘烤→MSA ICP蚀刻→MSA光阻去除→MSA去光阻后检查，具体步骤如 下：首先使用盐酸溶液对半成品芯片Ⅰ进行TCL晶片清洗操作，然后进行TCL沉积ITO是使用磁控溅射仪对沉积完二氧化硅层3的晶圆片，依次在0.22Pa的气压条件下沉积ITO复合膜层 4，之后进行TCL晶片合金，原理是通过高温，去除膜层中的缺位元素并重新匹配晶格，消除膜层应力，其作用是ITO退火是在高温状态下，将膜层中的SnO与O2结合变成SnO2，使膜层中的分子结构更加稳定，导电性更加良好，透光性更佳。设置退火机台温度为550℃的条件下对ITO复合膜层4进行热退火操作10min；接着进行黄光工序：MSA光阻涂布→MSA光阻曝光→MSA光阻显影，MSA光阻涂布是在温度为120℃和转速为2700r/s的条件下，给ITO复合膜层4 的晶圆片涂正胶2.8μm厚度，MSA光阻曝光是ITO复合膜层4的晶圆片上正胶在180 kJ/cm2曝光量条件下曝光，MSA光阻显影是在温度为120℃的条件下显影30s，送去湿法车间进行TCL 蚀刻ITO，使用盐酸和氯化铁溶液在温度为50℃和时间为360s 480s的条件下蚀刻ITO复合 ~ 膜层4，后续TCL蚀刻ITO复合膜层4后烘烤是在温度为65℃的烤箱中烘烤45min，最后MSA ICP蚀刻是送去ICP蚀刻450s，无光刻胶保护的地方被刻蚀到N型氮化镓层21，MSA光阻去除，使用去胶液（N‑甲基吡咯烷酮、有机碱等助剂组成异丙醇），其中，去胶液是在温度为90℃与时间为1400s条件下去除正胶，得到第二道黄光制备的半成品芯片Ⅱ。 [0048] C、ISO工艺：得到的半成品芯片Ⅱ使用有机清洗溶剂进行清洗，在温度为115℃和2 转速为1300r/s的条件下涂正胶11μm厚度，对其正胶使用1400 kJ/cm 的曝光剂量曝光后，在温度为110℃的条件下显影110s，送去ICP蚀刻1150s并在温度为85℃条件下光阻去除 2350s后，对N型氮化镓层21去边缘化后，得到第三道黄光制备的半成品芯片Ⅲ。 [0049] D、PD1工艺：首先半成品芯片Ⅲ在温度为110℃和转速为3200的条件下涂负胶3.9μ2 m厚度，对其使用2650kJ/cm 的曝光剂量曝光后，在温度为110℃的条件下显影40s，之后送去氧气离子清洗，进行晶片水洗850s和甩干15min后再蒸镀一层1.75μm厚度的PAD电极，最后经浮离和光阻去除后，得到第四道黄光制备的半成品芯片Ⅳ，即形成电极层5。 [0050] E、PV1工艺：首先使用PECVD机台对半成品芯片Ⅳ沉积一层5000Å的二氧化硅层3，使用光控法DBR‑34L制备DBR，第一层为氧化钛，二氧化硅层3/氧化钛层周期性的膜厚依次为：822 Å、474 Å、714 Å、415 Å、768 Å、454 Å、781 Å、480 Å、827 Å、446 Å、700 Å、453 Å、 758 Å、449 Å、887 Å、544 Å、1315 Å、457 Å、943 Å、506 Å、1260 Å、522 Å、990 Å、508 Å、 1131 Å、585 Å、1008 Å、523 Å、1099 Å、666 Å、909 Å、564 Å、260 Å。之后在温度为90℃ 110~ ℃条件下涂一层增粘剂HMDS，在温度为110℃和转速为1800r/s的条件下涂正胶10μm厚度， 2 对其使用800kJ/cm 的曝光剂量曝光后，在温度为120℃的条件下显影95s，之后在温度为 140℃的烤箱中烘烤40min，送去ICP蚀刻1550s和在温度为85℃条件下去胶1200s，得到第五道黄光制备的半成品芯片Ⅴ，即为DBR反射层6。 [0051] F、PD2工艺：半成品芯片Ⅴ在温度为110℃和转速为3100r/s的条件下涂负胶3.75μ2 m厚度，对其使用275kJ/cm的曝光剂量曝光后，在温度为110℃的条件下显影40s，之后送去氧气离子清洗，进行常温下晶片酸洗30s和水洗625s后再蒸镀一层2.5μm厚度的PAD电极，之后镀膜晶圆片经浮离和光阻去除后，得到第六道黄光制备的LED倒装芯片成品，即为焊盘层 7。 [0052] 完成上述六步制备工艺流程后，晶圆片送去研磨，将170μm厚度的晶圆片研磨成130μm厚度，使用蓝膜进行贴片，最后经切割工艺得到所需要的排列整齐的第一倒装芯片。 [0053] 实施例2本实施例与实施例1的制备方法基本相同，其中不同的是： 步骤S1中，Ar流量为13sccm，腔压环境为0.26Pa，溅射功率为400W，直流电流功率 为128W，溅射时间159s。 [0054] 步骤S2中，Ar流量为13sccm，腔压环境为0.26Pa，溅射功率为400W，直流电流功率为600W，溅射时间158s。 [0055] 步骤S3中，Ar流量为14sccm，腔压环境为0.26Pa，溅射功率为400W，直流电流功率为580W，溅射时间159s。 [0056] 步骤S4中，Ar流量为1.5sccm，腔压环境0.26Pa，溅射功率为400W，直流电流功率为505W，溅射时间11s。 [0057] 具体的，通过磁控溅射机台设置沉积程序SDDA045A‑4，完成步骤S1、S2、S3和S4，从而得到本实施例的ITO复合膜层4，硅片与晶圆片一同放入载盘位置进入腔室进行溅射，磁控溅射在硅片上部、中部、下部、左部和右部形成的厚度，经测量分别为477.1Å、473Å、445.6Å、470.1Å、472.6Å，均值为467.68Å。 [0058] 所述467.68Å的ITO复合膜层4用于制作第二倒装芯片，第二倒装芯片以RB0620B为例的制备流程与所述第一倒装芯片的制备流程相同。 [0059] 实施例3本实施例与实施例1的制备方法基本相同，其中不同的是： 步骤S1中，Ar流量为18sccm，腔压环境为0.33Pa，溅射功率为390W，直流电流功率 为130W，溅射时间212s。 [0060] 步骤S2中，Ar流量为18sccm，腔压环境为0.33Pa，溅射功率为390W，直流电流功率为560W，溅射时间211s。 [0061] 步骤S3中，Ar流量为16sccm，腔压环境为0.33Pa，溅射功率为390W，直流电流功率为600W，溅射时间212s。 [0062] 步骤S4中，Ar流量为0.5sccm，腔压环境0.33Pa，溅射功率为405W，直流电流功率为495W，溅射时间12s。 [0063] 具体的，通过磁控溅射机台设置沉积程序SDDA060A‑4，完成步骤S1、S2、S3和S4，从而得到本实施例的ITO复合膜层4，硅片与晶圆片一同放入载盘位置进入腔室进行溅射，磁控溅射在硅片上部、中部、下部、左部和右部形成的厚度，经测量分别为623.2Å、618.5Å、610Å、596.4Å、597.2Å，均值为609.06Å。 [0064] 所述609.06Å的ITO复合膜层4用于制作第三倒装芯片，第三倒装芯片以RB0620B为例的制备流程与所述第一倒装芯片的制备流程相同。 [0065] 对比例1本对比例的制备方法包括步骤S01和S02，具体步骤为： 步骤S01：在磁控溅射机台上放置一片硅片，硅片和晶圆片同时送入腔室，用于测 量沉积ITO复合膜层4的厚度，每张硅片共设5个测量点，分布在硅片的上部、中部、下部、左部和右部，其中下部的下端为平边，与所述磁控溅射机台齐平，完成溅射沉积后，在椭偏仪上测试并通过统计5个测量点的测试数据，均值用以作为实际溅射的所沉积ITO复合膜层4 的厚度；溅射时，Ar流量为55sccm，腔压环境0.22Pa，溅射功率为400W，直流电流功率为 140W，溅射时间582s，主要目的是使氩气电离成氩离子从而进行有效的轰击ITO靶材，其靶材氧化铟和氧化锡中比例为90:10，ITO第四子层101层组成与 P‑GaN的接触界面，形成良好的欧姆接触，进行功函数的匹配，其中 P‑GaN的功函数为7.5eV，ITO的功函数为5.0eV，ITO第四子层101的溅射沉积使两者进行衔接作用，ITO第四子层101作为载流子输运层； 步骤S02：溅射沉积完ITO第四子层101后，进行抽真空40s不通氩气的操作，主要是 为了进行ITO第五子层102的溅射沉积起到缓冲作用，启动溅射沉积ITO第五子层102时，Ar 流量为40sccm，腔压环境0.22Pa，溅射功率为400W，直流电流功率为600W，溅射时间582s，ITO第五子层102组成电极镶嵌接触面，进行与电极即金属Ni、Au、Pt、Pd的功函数分别为 5.15eV、5.1eV、5.65eV、5.12eV的功函数的匹配，ITO的功函数为5.0eV，使用此电流源主要作用是为了沉积复合膜层更致密些，形成良好的欧姆接触，ITO第五子层102作为欧姆接触 层。 [0066] 具体的，通过步骤S01和S02，从而形成如图3所示的ITO第四子层101和ITO第五子层102，沉积总厚度为1100Å的ITO复合膜层4，硅片与晶圆片一同放入载盘位置进入腔室进 行溅射，磁控溅射在硅片上部、中部、下部、左部和右部形成的厚度，经测量分别为1132.2Å、 1129.9Å、1077.7Å、1096.3Å、1128.8Å，均值为1112.98Å。 [0067] 汇总对比例1、实施例1、实施例2和实施例3的沉积所用时间，可以直观看出，沉积厚度与所用时间成正比，沉积厚度越薄所用时间越短，沉积厚度越厚所用时间越长，如表1所示：表1 [0068] 具体的，所述1112.98Å的ITO复合膜层用于制作第四倒装芯片，对比第四倒装芯片以RB0620B为例的制备流程与所述第一倒装芯片的制备流程相同。 [0069] 分别在沉积形成厚度为250 Å、450 Å、600和 1112.98 Å的ITO复合膜层4上倒装芯片RB0620B，点测结果显示，对比ITO复合膜层4厚度为1112.98Å，ITO复合膜层4厚度为 251.64Å亮度相对提升6.23%，电压相对高0.02V，良率相对提升2.13%；ITO复合膜层4厚度为 467.68Å亮度相对提升4.43%，电压无变化，良率相对提升6.55%；ITO复合膜层4厚度为 609.06Å亮度相对提升2.00%，电压无变化，良率相对提升1.00%。进而提升LED倒装芯片的亮度和良率，同时尽可能的保证电压的不变状况，详细数据如表2所示： 表2 [0070] 如ITO复合膜层4为五层或以上时，芯片的亮度会越高，但芯片的工作电压会显著升高，故不宜选择。 [0071] 如图5中A为对比例1的ITO子层能带水平，图5中B为实施例1、实施例2和实施例3的ITO子层能带水平，可以看出，对比例1与实施例1、实施例2和实施例3的ITO子层能带水平不同，其中对比例1的ITO复合膜层4厚度为1112.98Å，溅射形成ITO第四子层和ITO第五子层，而实施例1、实施例2和实施例3的ITO复合膜层4厚度分别为251.64Å、467.68Å、609.06Å溅射形成ITO第一子层9、ITO第二子层10、ITO第三子层11和Al层12，对比例1的ITO子层厚度相对于实施例1、实施例2和实施例3的ITO子层厚度更厚，ITO子层数量也少一层，ITO子层厚度影响能带弯曲差异化变化，ITO子层厚度越厚，能带弯曲程度越强，因能带弯曲越厉害，越能抑制空穴的扩散，从而抑制倒装芯片的亮度，故能带弯曲程度越缓，空穴扩散能力越强，从而提高倒装芯片的亮度，其中，实施例1的ITO复合膜层4厚度为251.64Å的能带最为平缓。 [0072] 实施例4本实施例与实施例1的制备方法基本相同，参阅图2所示，其中不同的是： 所述的ITO制备方法不包括步骤S0。 [0073] 具体的，实施例4溅射形成251.64Å的ITO复合膜层4用于制作第五倒装芯片，第五倒装芯片以RB0620B为例的制备流程与所述第一倒装芯片的制备流程相同。 [0074] 实施例1的第一倒装芯片与实施例4的第五倒装芯片相比，亮度提升0.7%，电压无明显差异，良率提升0.76%，实施例4的ITO靶材打磨前效果如图8中A所示，实施例1的ITO靶材打磨后效果如图8中B所示。 [0075] 雷击浪涌测试是一种用于测试LED芯片,在电压从某特定值增加的情况下抗保护能力的测试方法，目的是评估芯片在特定环境中正常运行，并最终能够保护自身条件的能 力。以倒装芯片RB0620B为例，分别对比各两组第一倒装芯片、第二倒装芯片、第三倒装芯片和第四倒装芯片的EOS能力，死亡电压都为16V，结果表明实施例1、实施例2和实施例3的雷击浪涌能力与对比例1的雷击浪涌能力，效果一致，如表3所示： 表3 [0076] 本发明，通过磁控溅射ITO复合膜层4，提升了载流子输运能力，同时将磁控溅射的靶材给“消毒”的方式，去除了靶材表面的化合物，进而提升了产线磁控溅射ITO的工艺，具体分别在沉积形成厚度为251.64Å、467.68 Å、609.06和 1112.98Å的ITO复合膜层4上倒装芯片RB0620B，点测结果显示，利用实施例1制成的第一倒装芯片与对比例1的第四倒装芯片相比，亮度提升6.23%，电压相对高0.02V，良率相对提升2.13%；利用实施例2制成的第二倒装芯片与对比例1的第四倒装芯片相比，亮度提升4.43%，电压无明显变化，良率相对提升 6.55%；利用实施例3制成的第三倒装芯片与对比例1的第四倒装芯片相比，亮度提升2.00%，电压无明显变化，良率相对提升1.00%，实现了提升LED倒装芯片的亮度和良率的同时，尽可能的保证电压不变，如ITO复合膜层溅射形成5层或更多时，芯片的亮度会越高，但是芯片的工作电压会显著升高，故不宜选择；对比上述数据可以得到，制备实施例2的ITO复合膜层4，应用在倒装芯片上效果最佳，有效提升LED倒装芯片的亮度和镀膜时间，进一步提升产能效益。 [0077] 在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。 |
||||||
QQ群二维码
意见反馈
意见反馈