子分类：
- H03M13/01：·编码理论基本假设；编码约束；误差概率估算方法；信道模型；代码的模拟或测试
- H03M13/03：·用数据表示中的冗余项检错或前向纠错，即码字包含比源字更多的位数
- H03M13/25：·由信号空间编码进行的检错或前向纠错，即在信号丛中增加冗余项，例如梳状编码调制[TCM]
- H03M13/27：·应用交错技术的
- H03M13/29：·合并两个或多个代码或代码结构，例如乘积码、广义乘积码、链接码、内层码和外层码
- H03M13/31：·合并用于检错或纠错并有效应用频谱的编码
- H03M13/33：·基于误差编码或译码的同步
- H03M13/35：·不等或自适应防错，例如根据源信息的有效性提供不同级别的保护，或根据传输信道特性的变化自适应编码
- H03M13/37：·不专用于H03M 13/03至H03M 13/35各组中规定的特定类型的编码的译码方法或技术
- H03M13/47：·不包含在H03M 13/01至H03M 13/37各组中的检错、前向纠错或防错
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 81 | 5G NR信号信息的加速并行处理 | CN202080080904.3 | 2020-12-11 | CN114731163A | 2022-07-08 | C·伊瓦尔斯·卡萨斯; H·D·巴努里·南叶·高达; J·D·富特克; J·H·德尔菲尔德; A·米勒; V·蒂雅 |
| 使用一个或更多个并行处理单元(PPU)在第五代(5G)新无线电(NR)网络中执行信号处理运算的装置、系统和技术。在至少一个实施例中，一个或更多个PPU在基带单元(BBU)中实现信号处理，该BBU单元在通信网络中执行5G NR物理层运算。 | ||||||
| 82 | ECC帧长匹配方法、装置、存储介质及固态硬盘 | CN202210525771.7 | 2022-05-16 | CN114726382A | 2022-07-08 | 刘晓健; 秦东润; 王嵩 |
| 本发明涉及数据存储技术领域，提供了一种ECC帧长匹配方法、装置、存储介质及固态硬盘，该方法包括：将有效数据的数据长度与ECC编码帧结构中信息序列的数据长度进行匹配，根据匹配结果对有效数据对应的ECC编码帧的信息序列进行截断处理，以使ECC编码帧的信息序列的截断后的数据长度与有效数据的数据长度一致；将物理页的单位存储空间的存储容量与信息序列截断后的ECC编码帧的数据长度进行匹配，根据匹配结果对ECC编码帧中的码字进行打孔处理，以使ECC编码帧的数据长度与单位存储空间的存储容量一致。本发明同时使用打孔和截断技术使得ECC编码帧的长度能够完全匹配物理页的尺寸，使得等效码率最低，提高数据可靠性。 | ||||||
| 83 | 一种基于FPGA的半并行SC译码器实现方法及系统 | CN202210359438.3 | 2022-04-07 | CN114679186A | 2022-06-28 | 陈江健; 陈翔; 彭福洲 |
| 本发明公开了一种基于FPGA的半并行SC译码器实现方法及系统，该方法包括：设定译码器的参数并初始化部分和更新模块和反序重排模块，得到初始化后的译码器；基于初始化后的译码器，处理单元组对处理单元进行译码运算，并根据运算结果进行比特判决，得到判决结果；根据判决结果对译码器的部分和更新模块依次进行更新与重排序处理，输出译码结果。该系统包括：初始化模块、判决模块和更新模块。通过使用本发明，能够在简化半并行SC译码器结构的同时实现更好的译码结果。本发明作为一种基于FPGA的半并行SC译码器实现方法及系统，可广泛应用于信道编码技术领域。 | ||||||
| 84 | 一种LDPC译码器的最小值计算装置及方法 | CN202110967113.9 | 2021-08-23 | CN113676189B | 2022-06-21 | 常凯 |
| 本发明提供了一种LDPC译码器的最小值计算装置及方法，包括：输入模块，用于输入第一序列，并将第一序列存于第一存储区域；第一处理模块，用于获取第一序列的最小值及对应的第二序列，第二序列由第一序列的每个元素的大小属性构成，将第二序列按序写入第二存储区域；第二处理模块，用于按照与写入顺序相反的顺序依次读取第二存储区域的数据，直至得到与预设标识相等的读取值，将该读取值对应的元素位置作为第一序列的最小值位置。本发明占用硬件资源小，仅需要两个比较器，使得LDPC算法在低端FPGA上的实现成为可能。 | ||||||
| 85 | 多标准低密度奇偶校验解码器 | CN202111487963.5 | 2021-12-08 | CN114614834A | 2022-06-10 | R·巴哈里 |
| 本公开涉及多标准低密度奇偶校验解码器。一种无线接收装置包括低密度奇偶校验(LDPC)解码电路，所述LDPC解码电路包括：循环移位器，所述循环移位器被构造和布置成同时处理针对不同无线通信标准配置的奇偶校验矩阵的多个码字，包括执行所述多个码字的循环移位操作以与解码器的一个或多个必需校验节点对齐；以及所述循环移位器的输出处的逻辑电路，所述逻辑电路被构造和布置成用于大于所述奇偶校验矩阵的矩阵且包括由于针对较大矩阵的构造和布置而具有多余硬件的组件，以对较小奇偶校验矩阵的所述多个码字进行解码从而输出到所述一个或多个必需校验节点。 | ||||||
| 86 | 用于可靠地接收控制消息的发送装置和接收装置 | CN201880098686.9 | 2018-10-31 | CN113039806B | 2022-05-31 | 阿娜伊德·罗伯特·萨法维; 阿尔伯托·杰赛普·佩罗蒂; 布兰尼斯拉夫·M·波波维奇; 托斯顿·斯科尔 |
| 本发明涉及用于可靠地接收诸如下行链路控制信息的控制消息的发送装置(100)和接收装置(300)。发送装置(100)形成控制消息(510)，该控制消息包括控制信息、第一CRC字(W1)和第二CRC字(W2)。控制消息(510)被发送至接收装置(300)，该接收装置基于对控制消息(510)执行第一CRC校验来获得第一CRC校验结果，并且基于对控制消息(510)执行第二CRC校验来获得第二CRC校验结果。由此，更可靠地接收控制消息(510)是可能的。此外，本发明还涉及对应的方法和计算机程序。 | ||||||
| 87 | 柔性低码率编译码系统、编译码方法、设备及介质 | CN202210062385.9 | 2022-01-19 | CN114553371A | 2022-05-27 | 吴麒; 寻远; 王帅; 宋哲 |
| 本发明提供一种柔性低码率编译码系统、编译码方法、设备及介质。系统包括：咬尾卷积编码单元、并转串打孔单元、串转并接收单元和译码器单元；咬尾卷积编码单元用于对输入信息比特和交织信息比特进行咬尾卷积编码，得到多路校验比特；并转串打孔单元用于根据柔性码率控制系数对多路校验比特进行打孔，并将打孔后的多路校验比特进行并行转串行操作后输入至编码信道；串转并接收单元用于根据柔性码率控制系数接收编码信道输出的待译码信号。本发明根据柔性码率控制系数可以有选择的对编码器输出的多路校验比特进行打孔，从而得到不同码率的编码结果，使编码器在不增加复杂度的情况下可以匹配不同信息速率进行工作。 | ||||||
| 88 | 用于对使用极化码的控制信息的联合解码和验证的CRC比特 | CN201780077222.5 | 2017-06-14 | CN110089057B | 2022-05-24 | 许昌龙; J·B·索里阿加; 侯纪磊 |
| 本公开内容的方面涉及无线通信系统，其被配置为提供用于对控制信息连同组合的循环冗余校验(CRC)信息进行极化编码的技术。组合的CRC信息可以包括被选择为联合地解码和验证控制信息的数量个CRC比特，以减少CRC开销。 | ||||||
| 89 | 增强型打孔和低密度奇偶校验(LDPC)码结构 | CN202210155205.1 | 2017-05-12 | CN114520660A | 2022-05-20 | T·J·理查森; S·库得卡尔 |
| 本公开内容的某些方面通常涉及用于增强型打孔和低密度奇偶校验(LDPC)码结构的技术。提供了一种由发射设备进行无线通信的方法。该方法通常包括：基于LDPC码来编码一组信息比特以生成码字，该LDPC码由具有第一数量的变量节点和第二数量的校验节点的基本矩阵定义；根据被设计为对与所述变量节点中的至少两个变量节点对应的比特进行打孔的打孔图案来对所述码字进行打孔，以生成经打孔的码字；针对经打孔的所述至少两个变量节点添加至少一个附加奇偶校验比特；以及发送所述经打孔的码字。 | ||||||
| 90 | 利用误差校正码的二进制神经元和二进制神经网络的设计和训练 | CN201980100837.4 | 2019-10-18 | CN114450891A | 2022-05-06 | 简-克洛德·贝尔菲奥里; 乔治奥·帕斯科; 迪米屈斯·提斯里曼妥思; 阿波斯特劳斯·德斯托尼斯; 斯皮里顿·瓦西拉拉斯; 玛丽娜·科斯坦蒂尼; 尼古拉斯·利亚科普洛斯; 阮万明; 梅鲁安·黛巴 |
| 一种具有二进制神经网络架构的数据处理系统，该二进制神经网络架构用于接收二进制网络输入，并且根据网络输入经由多个二进制处理节点传播信号，以根据相应的二进制权重形成网络输出，该数据处理系统被配置成通过以下操作来训练多个二进制处理节点中的每个节点：将节点功能实现为误差校正码(例如，r阶里德‑穆勒码，例如1阶里德‑穆勒码或1阶里德‑穆勒码的陪集)功能，以通过信道解码(例如，快速沃尔什‑哈达玛变换算法)来识别针对该节点的给定输入使在根据节点的当前二进制权重形成的节点的输出与从该节点的优选输出之间的任何误差最小化的二进制权重组，并且将该节点的权重更新为所识别的二进制权重组。这种训练在没有存储以及/或者使用任何更高运算精度的权重或其他要素的情况下执行。 | ||||||
| 91 | 水下光通信LDPC编码处理方法、装置及计算机可读存储介质 | CN202210126571.4 | 2022-02-10 | CN114448446A | 2022-05-06 | 桂良启; 夏禹; 金玉彬; 李潇 |
| 本发明涉及通信技术领域，公开了一种水下光通信LDPC编码处理方法、装置及计算机可读存储介质，方法包括系统基于IEEE802.16标准下的LDPC构建第一基校验矩阵；对所述第一基校验矩阵进行更新得到第二基校验矩阵；对所述第二基校验矩阵进行扩展得到校验矩阵；发射端基于所述校验矩阵进行编码并输出编码信息；接收端对所述编码信息进行译码并输出原始信息。本发明提供的编码处理方法可以快速有效的降低水下光通信的误码率，采用的是结构化LDPC码是一种校验矩阵存储的码字，便于硬件实现，通过仿真验证了该编码的可行性。 | ||||||
| 92 | 无线通信装置和无线通信方法 | CN201910170976.6 | 2016-01-06 | CN110061809B | 2022-04-22 | L.黄; H.C.M.西姆; 坂本刚宪; 白方亨宗 |
| 本发明的无线通信装置包括：PPDU生成单元，生成物理层协议数据单元，物理层协议数据单元包含：分别在第1信道和第2信道中发送的传统前置码、传统信头、以及非传统信头；以及在合成了第1信道和第2信道的第3信道中发送的非传统SFT、非传统CEF、数据字段、以及训练字段；以及发送单元，发送生成的物理层协议数据单元。发送单元包含：编码单元，将传统信头、非传统信头编码在最初的码字中，非传统信头包含与信道频带有关的字段。 | ||||||
| 93 | 解码冗余系统、解码方法及计算机可读存储介质 | CN202111673842.X | 2021-12-31 | CN114374395A | 2022-04-19 | 杨帅; 陶师正; 万小康 |
| 本申请提出一种解码冗余系统，应用于电机控制器中，解码冗余系统包括微处理器、转换单元及传感器，微处理器通过第二调理电路与传感器电性连接；微处理器用于产生励磁信号；传感器用于接收微处理器产生的励磁信号，并输出反馈信号；转换单元用于将传感器输出的反馈信号转换为数字量；微处理器根据转换单元转换的数字量对传感器输出的反馈信号进行解码。本申请还提出一种解码方法，应用于解码冗余系统中。本申请还提出一种计算机可读存储介质，计算机可读存储介质包括计算机程序，当计算机程序在解码冗余系统执行的解码方法。 | ||||||
| 94 | 联合译码方法及装置、存储介质及电子设备 | CN202111618211.8 | 2021-12-27 | CN114362763A | 2022-04-15 | 赵怀民; 马心悦; 沈鸿 |
| 本公开提供了一种联合译码方法及装置、存储介质及电子设备，涉及无线通信技术领域。该方法包括获取目标编码信息；由串行抵消SC译码器对目标编码信息执行译码，获得第一序列；由预训练好的长短期神经网络LSTM译码器对目标编码信息执行译码，获得第二序列；以及比较第一序列和第二序列，基于比较结果确定目标编码信息的译码结果。本发明所提供的联合译码方法，该译码方法采用SC+LSTM译码方案，通过LSTM译码和SC译码结果的比较进行纠错，提高了纠错能力。进一步地，通过仿真证明联合译码的译码性能和以往方案的性能相比有所提高，从而降低误码率，提高端对端的通信可靠性。 | ||||||
| 95 | 一种基于极化谱的码率兼容极化码编码器及编码方法 | CN202111627354.5 | 2021-12-28 | CN114301474A | 2022-04-08 | 郭锐; 刘道富 |
| 本发明公开了一种基于极化谱的码率兼容极化码编码器及编码方法。本发明包括：用于确定极化码母码码长、码率、打孔个数的极化码母码参数设置模块；采用极化谱构造极化码母码的极化码母码构造模块，包括初始极化谱模块，极化谱生成模块，极化信道可靠度估计模块；用于计算生成矩阵每列的重量，确定部分打孔图样的生成矩阵最小列重计算模块；用于确定最终打孔图样的码率兼容极化码编码模块，包括极化码最终打孔模块，编码模块。本发明利用生成矩阵的列重确定打孔位置，可以降低打孔对极化码性能的影响，基于极化谱估计极化子信道的可靠度，在生成矩阵列重相同时，选择可靠度低的子信道打孔，有效减少了打孔导致的性能损失。 | ||||||
| 96 | 归一化最小和LDPC译码方法及译码器 | CN202010203019.1 | 2020-03-20 | CN111245444B | 2022-03-29 | 彭克武; 周子奇; 张超; 李逢双; 宋健 |
| 本发明公开了一种归一化最小和LDPC译码方法及译码器，其中，该方法包括：步骤S1，接收等效信道解映射单元输出的编码比特软信息；步骤S2，根据编码比特软信息对变量节点后验软信息存储器和行运算输出结果存储器进行初始化；步骤S3，按照预定的层顺序逐层进行层运算和层校验，输出校验结果向量和判决结果变化的标记向量，并记录当前迭代次数；步骤S4，若当前迭代次数达到预设迭代次数，则输出译码结果；若校验结果向量全为0，且判决结果变化的标记向量与前一次迭代的判决结果变化的标记向量相同，亦输出译码结果；否则返回步骤S3。该方法在不增加5G‑NR LDPC译码复杂度的情况下，保证归一化最小和译码算法的高译码性能。 | ||||||
| 97 | 用于HARQ传输的极化码 | CN201680083369.0 | 2016-09-22 | CN108886438B | 2022-03-18 | 李旭峰; 艾伦·萨索戈鲁; 希尔帕·塔瓦尔; 阿吉特·尼姆巴尔科 |
| 本公开提供了执行极化编码。执行极化编码可以包括基于HARQ方案选择缩短位数的长度S和穿孔位数的长度P、对多个信息位进行编码以生成基码、对缩短极化编码器模块的结果进行交织以生成码字，该码字包括基码减去缩短位、减去穿孔位数、加上长度为E的扩展位数，以及将码字提供给调制模块以生成码字除以空间流数与每调制位数的相乘的结果，并将除法的结果提供给信道以将极化码发送到接收设备。 | ||||||
| 98 | 基于神经网络的量子纠错解码方法、装置及芯片 | CN202010296660.4 | 2020-04-15 | CN111510157B | 2022-03-04 | 郑一聪; 张胜誉 |
| 本申请公开了一种基于神经网络的量子纠错解码方法、装置及芯片，涉及人工智能和量子技术领域。所述方法包括：获取量子电路的错误症状信息；通过神经网络解码器对错误症状信息进行分块特征提取，得到特征信息；通过神经网络解码器对特征信息进行融合解码处理，得到错误结果信息，该错误结果信息用于确定量子电路中发生错误的数据量子比特以及相应的错误类型。本申请采用了分块特征提取的方式，会使得每一次特征提取得到的特征信息的通道数减少，而下一次特征提取的输入数据就会减少，这有助于减少神经网络解码器中特征提取层的数量，从而缩短神经网络解码器的深度，其解码时间也会相应地得到缩减，从而满足实时纠错的要求。 | ||||||
| 99 | 基于HLS和LDPC码构建的QKD协商方法 | CN202111310619.9 | 2021-11-08 | CN114050898A | 2022-02-15 | 崔珂; 朱明; 李斯萌 |
| 本发明公开了一种基于HLS和LDPC码构建的QKD协商方法，该方法为：获取待纠错密钥X或者Y；进行误码率估计，获取待纠错密钥的初始误码率；根据初始误码率得到母码矩阵H和目标码率R；判断目标码率是否需要打孔，无需打孔即跳转到a)，需要即跳转到b)：a)待纠错数据直接进行LDPC译码，该LDPC译码器是基于HLS工具优化生成，等待译码结束后纠错完成；b)将打孔向量从预存的ROM中读出，在待译码数据相应位置P上赋0，将码率提升至目标码率R后，进行LDPC译码，纠错完成。本发明使用分组排序算法得出最优的打孔位置，减小了因随机选取打孔位置进行码率提升导致的译码性能损失，提高了纠错效率和译码成功率。 | ||||||
| 100 | LDPC译码器 | CN201710312676.8 | 2017-05-05 | CN108809326B | 2022-01-28 | 张文军; 文凛; 寇亚军; 戴永清 |
| 本发明提供了一种LDPC译码器，其特征在于，包括：主控模块；校验矩阵存储单元；子矩阵控制字模块；以及多对角线信息存储单元，主控模块利用校验矩阵进行校验更新，对变量信息更新得到中间变量结果，多对角线信息存储单元用于存储中间变量结果，基于校验矩阵的并列度、多对角线的线数以及多对角线最大个数来设计该多对角线信息存储单元的大小，子矩阵控制字模块对以一定并行度对校验矩阵进行层处理时子矩阵为准循环矩阵或多对角线矩阵进行判定，当为多对角线矩阵结构时，主控模块利用多对角线信息存储单元进行存储，其中，多对角线最大个数表示以一定并行度对校验矩阵进行层处理时子矩阵为多对角线结构的最大个数。 | ||||||
QQ群二维码
意见反馈
意见反馈