子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 161 | 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构 | CN201710619310.5 | 2017-07-26 | CN107395206A | 2017-11-24 | 严海月; 邓建飞; 林福江 |
| 本发明公开了一种Delta-Sigma ADC架构中带反馈提前置位逐次逼近型数模转换器，其特征在于，用于将量化器的输出信号反馈到第二级积分器输出节点求和，从而完成非零环路延时补偿和噪声耦合，其包括：具有两组具有相同结构的DAC电容阵列，每一组DAC电容阵列均包含并联的若干电容，每一组DAC电容阵列中的电容的一端均通过独立的开关接VDD或VSS；其中一组DAC电容阵列中的电容的另一端接输入的Vinp与动态比较器正输入端Vp的链路中，另一组DAC电容阵列中的电容的另一端接输入的Vinn与动态比较器负输入端Vn的链路中；动态比较器、数字逻辑电路与解码器依次连接，解码器的输出分别接两组电容阵列中的电容开关。该DAC可以降低Delta-Sigma ADC架构的搭建难度和功耗。 | ||||||
| 162 | 基于非对称型差分电容阵列的逐次逼近型模数转换器 | CN201710483554.5 | 2017-06-22 | CN107395205A | 2017-11-24 | 梁鸿志; 丁瑞雪; 刘术彬; 朱樟明; 杨银堂 |
| 本发明涉及一种基于非对称型差分电容阵列的逐次逼近型模数转换器。该模数转换器包括：采样开关(11)；非对称型差分电容阵列(12)，电连接所述采样开关(11)；比较器(13)、电连接所述非对称型差分电容阵列(12)；逐次逼近控制逻辑(14)，电连接所述非对称型差分电容阵列(12)及所述比较器(13)。本发明实施例提供了一种基于非对称型差分电容阵列的逐次逼近型模数转换器，通过相较于传统对称结构电容阵列移除第一电容阵列最高为电容，而得到新型非对称差分电容阵列结构，节约了1/4的电容和面积，通过控制逻辑的开关时许，进一步的实现了功耗降低。 | ||||||
| 163 | 一种基于DAC和Sub ADC采样网络分时复用的流水线模数转换器 | CN201710552666.1 | 2017-07-07 | CN107346973A | 2017-11-14 | 魏娟; 苏晨; 雷郎成; 刘伦才 |
| 本发明公开了一种基于DAC和Sub ADC采样网络分时复用的无采保流水线模数转换器技术，主要应用于集成电路领域，特别是采用流水线结构进行设计的模数转换器领域，该技术将无采保结构流水线模数转换器第一级的余量增益放大电路(MDAC)的采样保持单元与第一级子模数转换器(Sub ADC)的采样保持单元进行分时复用，从而达到消除无采保结构流水线模数转换器MDAC采样保持通路与Sub ADC采样保持通路失配问题，提高无采保流水线模数转换器性能。 | ||||||
| 164 | 用于低功耗流水线ADC的多模块共享型流水线级电路结构 | CN201710351187.3 | 2017-05-18 | CN107231154A | 2017-10-03 | 李红; 姚芹; 吴建辉 |
| 本发明公开了一种用于低功耗流水线ADC的多模块共享型流水线级电路结构，其中，第一乘法数模单元MDAC1与第二乘法数模单元MDAC2分时复用第三电容Cf1、第四电容Cf2和第一运放OPA；sub_ADC1与sub_ADC2分时复用Latch1和Latch2；在时钟相Φ1为高电平时，Cf1对参考电平Vdac2进行采样，Cf2作为反馈电容与OPA实现MDAC2的相减、取余、冗余放大的功能；在时钟相Φ2为高电平时，Cf1和Cf2作为MDAC1的反馈电容与OPA实现MDAC1的相减、取余、冗余放大功能，同时，Cf1和Cf2作为MDAC2的采样电容，完成MDAC2的采样操作；Latch1和Latch2在时钟相Φ1为高电平时，实现sub_ADC1输入信号与参考阈值的比较；在时钟相Φ2为高电平时，实现sub_ADC2输入信号与参考阈值的比较。本发明能降低流水线ADC的功耗，提高转换精度。 | ||||||
| 165 | 提高逐次逼近型模数转换器电路信噪比的方法与实现电路 | CN201710268578.9 | 2017-04-23 | CN107222212A | 2017-09-29 | 穆庚; 陈思正; 闫娜; 闵昊 |
| 本发明属于模数转换器技术领域，具体为一种提高逐次逼近型模数转换器电路信噪比的方法与实现电路。本发明主要是通过对逐次逼近型模数转换器最后的LSB位重复比较M(M>1)次，之后获得最后一位比较的M个数字码，然后将M个数字码结合其M个码对应的权重系数以及截距项进行权重和后获得最后的LSB位的量化码，最终的LSB位量化码数值由一位整数位和小数位组成，其量化的精度高于传统的逐次逼近型模数转换器的精度，结果是以很小的电路代价提高了电路的信噪比。 | ||||||
| 166 | 一种使用DC/DC转换器直接给高速ADC供电的方法 | CN201710561696.9 | 2017-07-11 | CN107196654A | 2017-09-22 | 刘莎莎; 吴欣延 |
| 本发明公开了一种使用DC/DC转换器直接给高速ADC供电方法，它涉及到DC/DC转换器和高速ADC。本发明包括一个DC/DC转换器和模拟数字转换器(ADC)，DC/DC转换器从单通道分成两通道，两通道分别产生0度和180度相位的纹波；模拟数字转换器(ADC)为劈分（SPLIT）ADC结构，将单通道流水线模拟数字转换器(ADC)分成两条完全相同通道的流水线ADC。所述的供电方法位DC/DC转换器两通道分别为模拟数字转换器(ADC)的两通道供电，并使用主动消除噪声方式抵消DC/DC转换器产生的纹波。本发明省去了供电效率低的低压差线形稳压器（LDO）和基准电压缓冲器，提高了系统供电效率，大大减小了系统功耗，同时DC/DC转换器和ADC位于一个晶圆上，避免了去藕电容带来的占用晶圆面积过大提高成本的问题。 | ||||||
| 167 | 带有可编程块和模拟电路控制的集成电路器件 | CN201710140057.5 | 2012-12-20 | CN107092577A | 2017-08-25 | 吉恩-保罗·凡尼泰格姆 |
| 本发明涉及带有可编程块和模拟电路控制的集成电路器件。集成电路器件可以包括多个模拟块，至少第一模拟块包括数据转换器电路，每个模拟块包括耦合至到该集成电路器件的多个外部连接件的可编程切换路径；和多个可编程数字块，至少一个可编程数字块可配置为控制可编程切换路径来将外部连接件通过不同于第一模拟块的模拟块耦合至数据转换器电路。 | ||||||
| 168 | 电路装置、振荡器、电子设备和移动体 | CN201610991431.8 | 2016-11-10 | CN107017882A | 2017-08-04 | 加纳新之助 |
| 本发明提供电路装置、振荡器、电子设备和移动体，在启动期间和通常动作期间内分别以适当的方式来进行A/D转换。电路装置包含：A/D转换部，其进行来自温度传感器部的温度检测电压的A/D转换，输出温度检测数据；以及数字信号处理部，其根据温度检测数据来进行温度补偿处理，A/D转换部在启动期间内进行基于第1A/D转换方式的A/D转换处理，求出温度检测数据的初始值，在通常动作期间内根据初始值进行基于第2A/D转换方式的A/D转换处理，求出温度检测数据。 | ||||||
| 169 | 一种逐次逼近型模数转换器及其开关方法 | CN201710295297.2 | 2017-04-28 | CN106972860A | 2017-07-21 | 王浩; 谢文明; 陈知新; 蔡思静; 郑少烽 |
| 本发明提供了一种逐次逼近型模数转换器,包括正向输入电压、负向输入电压、比较器、采样开关SP、采样开关SN、电容阵列以及逐次逼近寄存器控制逻辑电路，所述比较器输出端连接至所述逐次逼近寄存器控制逻辑电路，所述比较器的正向输入端通过采样开关SP连接至正向输入电压，所述比较器的负向输入端通过采样开关SN连接至负向输入电压；本发明还提供一种逐次逼近型模数转换器的开关方法；降低电容阵列开关能耗，减少电容阵列面积，降低芯片制作成本，提高经济效益。 | ||||||
| 170 | 流水线模数转换器 | CN201710141094.8 | 2017-03-10 | CN106936430A | 2017-07-07 | 朱剑宇 |
| 本发明揭示了一种流水线模数转换器，包括第一电容C1、第二电容C2、第三电容C3、第四电容C4、运算放大器、第一比较器、第二比较器、第一触发器、第二触发器、参考电压选择模块、若干开关；第一电容C1的第一端通过第一开关连接输入电压Vin，第一电容C1的第一端通过第二开关连接输出电压Vout、运算放大器的输出端；第一电容C1的第二端连接运算放大器的负极、第二电容C2的第二端；第二电容C2的第一端通过第四开关连接输入电压Vin；第三电容C3的第一端通过第七开关连接输入电压Vin。本发明利用电荷复用技术，将每一级的子模数转换器中的采样电容在比较相位结束后复用到余量放大电路中，达到了降低电容充放电能量的目的，同时减少了采样电容的总面积。 | ||||||
| 171 | 用于从ΣΔ转换器中的输入信号分离出基准电流的方法和设备 | CN201380008847.8 | 2013-02-08 | CN104106217B | 2017-06-09 | A·W·谢里; G·巴纳里埃; R·S·马奥里诺 |
| 一种积分器系统可具有其中每个采样电路具有用于对差分输入信号的各个分量进行采样的采样电容器的一对采样电路以及具有耦接至采样电路的输出的输入的积分器。系统可具有耦接在采样电容器的输入端之间的短路开关。短路开关可在采样电路的采样阶段与输出阶段之间的间隙阶段期间接入。通过使得采样电容器的输入端短接在一起，设计降低了系统汲取的电流，而且在一些设计中切断电流汲取和系统采样的信息内容之间的关系。公开的结构用于模拟和数字输入信号。 | ||||||
| 172 | 一种模拟信号采集方法及装置 | CN201611162848.X | 2016-12-15 | CN106685421A | 2017-05-17 | 侯翟; 朱胜超; 尤文艳; 谢仲; 万中魁; 朱立松 |
| 本发明提供了一种模拟信号采集方法及装置。该方法包括：将基准电压输入至模数转换器的模拟量输入端；将待测量模拟信号输入至所述模数转换器的参考电压端；获取所述模数转换器的输出的数字信号；根据所述基准电压和所述数字信号获取所述待测量模拟信号的值。本发明实现对高位信号的直接测量；同时本发明实施例的基准电压幅值可以低于待测量模拟信号的值，降低了对参考电压的要求，可以使用幅值很低的基准电压进行测量；提高了测量精度。 | ||||||
| 173 | 异步模数转换器 | CN201610948157.6 | 2016-10-31 | CN106656186A | 2017-05-10 | D·加茵 |
| 示出了一种异步模数转换器(AADC)(100A)和一种使用该AADC的方法(700)。所述AADC包括：数模转换器(DAC)(108)；连续时间比较器(104)，所述连续时间比较器提供包括所述DAC的数字值和时间值的输出；以及第一和第二连续时间加法器(110A，110B)，每个连续时间加法器经连接以在第一输入端上接收模拟差分输入(122)、在第二输入端上接收所述DAC(108)的差分输出、并且将所述模拟输入与所述DAC的输出之间的差提供至所述连续时间比较器(104)和误差估计器(112)。所述连续时间比较器(124)响应于所述模拟输入与所述DAC的输出之间的差等于零，提供输出。 | ||||||
| 174 | 一种闪速型模数转换器 | CN201611177727.2 | 2016-12-19 | CN106603079A | 2017-04-26 | 王本艳; 易敬军; 陈邦明 |
| 本发明涉及模数转换技术，尤其涉及一种闪速型模数转换器，包括多个比较器、编码器、处理器、存储器和控制器，多个比较器每个比较器的第一输入端接收一输入模拟量，第二输入端接收一参考电压，编码器分别与每个比较器的输出端连接，用于接收比较信号，并根据由所有所述比较信号组合形成的一综合比较信号输出一编码信号，处理器与编码器连接，用于持续接收并分析编码信号，并持续输出分析结果，处理器持续更新存储器中存储的分析结果，以实现处理器对分析结果的自学习更新过程，控制器分别与存储器和每个比较器连接，从存储器中读取分析结果以调节至少一个比较器的运行，能够降低闪速型模数转换器的功耗；控制器也可以控制参考电压的幅值和电阻链中电阻的电阻值，从而大大提高闪速型模数转换器的分辨率。 | ||||||
| 175 | 用于ΣΔADC的混扰器的稳定性校正 | CN201380008539.5 | 2013-02-08 | CN104106216B | 2017-03-22 | G·巴纳里埃; A·W·谢里 |
| 一种ΣΔ模数转换器(“ΣΔADC”)可包括环路滤波器，ADC、反馈数模转换器(“DAC”)以及控制电路。反馈DAC可包括多个单位元件(电阻器，电容器，或电流源)，它们理想地彼此相同但是由于制造期间引入的失配误差而有所变化。失配误差可在ΣΔADC输出信号中引入产生不期望的噪声频率和非线性的信号误差。本发明的实施例提供了稳定的二阶混扰器，其实现了ΣΔADC对频率响应的整形以降低DAC单位元件之间的失配误差的影响。二阶混扰器可包括累加校正器，其可抑制混扰器内累加器的饱和。该抑制可压缩每个累加器的累加值的范围同时保持值的连贯以稳定二阶混扰器的操作。 | ||||||
| 176 | 一种逐次逼近型模数转换器结构及其低功耗开关方法 | CN201610724082.3 | 2016-08-25 | CN106301364A | 2017-01-04 | 吴建辉; 黄俊; 陈超; 黄成; 李红 |
| 本发明公开了一种逐次逼近型模数转换器结构及其低功耗开关方法，相比于传统的全底板采样技术，最高位电容底板采样技术仅需一对栅压自举采样开关，提高了逐次逼近型模数转换器精度的同时，节省了开关面积及其功耗。采用本发明提供的开关方法，在开关切换过程中，前两位的产生不消耗能量，另外，仅使用共模电压作为基准电压，大大减小了开关切换过程中的动态能耗。本发明将冗余位电容纳入电容阵列数模转换器的转换当中，极大减小了电容总面积，进一步降低开关切换能耗。本发明适用于高精度低功耗逐次逼近型模数转换器，具有很好的经济效益。 | ||||||
| 177 | 一种数模转换器 | CN201610512520.X | 2016-06-30 | CN106209098A | 2016-12-07 | 黄勤劲; 于峰崎 |
| 本发明公开了一种数模转换器，包括译码器、电流舵模块、电流源、第一运放、第一电阻；所述电流舵模块具有若干个开关电流单元，每个开关电流单元的输出端连接到所述电流舵模块的总电流节点；所述译码器具有与所述若干个开关电流单元一一对应连接的若干个信号输出端；所述第一运放的正相输入端与偏置电压连接；所述第一运放的输出端为数模转换器的电压输出端，并通过所述第一电阻连接到所述第一运放的负相输入端；所述电流源的电流输出端以及所述第一运放的负相输入端连接到所述总电流节点。本发明能够消除偏置电压对输出电压摆幅的影响，降低输出电压的最小值，使得单端输出的电流舵型数模转换器能够应用在低压低功耗的产品中。 | ||||||
| 178 | 一种N位低功耗逐次逼近型模数转换器 | CN201610355305.3 | 2016-05-25 | CN106059589A | 2016-10-26 | 丁瑞雪; 吴青龙; 梁宇华 |
| 本发明公开了一种N位低功耗逐次逼近型模数转换器，包括N‑1对二进制电容，其中，在采样阶段，两个电容阵列的上极板通过采样电路对输入信号进行采样；在第一次比较阶段，电容阵列的上极板断开与差分输入信号的连接，比较器对两个差分输入信号进行第一次比较，并且对应改变电容下极板电位的接法；在后续比较阶段，两个差分输入信号再次进行比较，并改变电容阵列的接法，直到最后一次比较完成。本发明的有益之处在于：电容阵列所消耗的面积得到极大的减小，同时，转换过程中的功耗也得到了优化。 | ||||||
| 179 | 驱动电路中的偏移补偿 | CN201280072961.2 | 2012-05-04 | CN104335682B | 2016-09-28 | M·J·康罗伊; M·格罗特考斯基 |
| 本发明呈现了用于对数字模拟转换器(DAC)中的偏移进行补偿的装置和方法。装置可包括增益块。增益块的非反相输入可被提供有偏置电压，所述偏置电压被选择为超过DAC的最坏情况的期望正偏移。来自增益块的输出的反馈可被提供到处理器。处理器可被连接以驱动DAC。 | ||||||
| 180 | 用于逐次逼近型模数转换器的数模转换模块 | CN201610209221.9 | 2016-04-05 | CN105915218A | 2016-08-31 | 徐江涛; 尹昭杨; 聂凯明; 高静; 史再峰 |
| 本发明涉及模拟集成电路设计领域，为提供一种基于电荷泄放和三级参考电压的用于逐次逼近型模数转换器的开关策略，大幅度的降低SAR ADC中DAC模块由于开关切换带来的电容充放电的动态功耗，也大幅度降低整体SAR ADC功耗。本发明采用的技术方案是，用于逐次逼近型模数转换器的数模转换模块，分别通过开关S1和S2连接DAC正端所有电容和负端所有电容的上极板，DAC正端电容的上极板还连接到比较器的正输入端，同时连接到开关S3上；比较器的输出连接到逻辑模块的输入，逻辑模块的输出控制DAC开关的闭合和断开。本发明主要应用于模拟集成电路设计制造场合。 | ||||||
QQ群二维码
意见反馈
意见反馈