子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 81 | 基于卫星导航信号的频率信号产生装置和方法 | CN202210521895.8 | 2022-05-13 | CN114844619B | 2023-12-22 | 张北江; 赵陆文 |
| 82 | 本振源装置 | CN202311076337.6 | 2023-08-25 | CN117081584A | 2023-11-17 | 周游; 李志茂; 徐逢春 |
| 本公开涉及无线电传输技术领域，提供了一种本振源装置。该装置包括：晶体振荡器，用于提供第一频率的第一基准信号；倍频电路，与晶体振荡器连接，用于将第一基准信号进行频率成倍提高，得到第二频率的第二基准信号，第二频率为第一频率的整数倍；数模转换电路，与倍频电路连接，用于将第二基准信号进行模数变换，得到第三频率的连续波信号；锁相环电路，包括整数分频器以及依次连接的鉴相器、滤波器和压控振荡器，锁相环电路用于跟踪连续波信号，自压控振荡器输出本地参考振荡信号。本公开实施例的技术方案通过采用倍频电路、数模转换电路和包含整数分频器的锁相环电路相结合的方式实现本振源装置，可以优化本振源装置的相位噪声和杂散指标。 | ||||||
| 83 | 一种磁合金腔谐波补偿控制方法及相关设备 | CN202211347722.5 | 2022-10-31 | CN115589208B | 2023-11-14 | 刘洋; 李晓; 李翔; 伍坚; 龙巍; 吴彬; 张春林 |
| 本发明公开一种磁合金腔谐波补偿控制方法及相关设备，所述方法包括：对磁合金腔的腔压信号进行多次衰减后进行ADC转换得到数字信号；将对基波到预设高次谐波进行解调DDS产生的解调信号与数字信号相乘得到倍频信号后，进行滤波得到第一I/Q信号；根据预设I/Q参考信号和第一I/Q信号计算第一I/Q信号的修正量；将对基波到预设高次谐波进行调制DDS产生的第一调制信号与修正量进行相乘后相加，得到修正信号；将所有谐波的修正信号继续相加并经过DAC转换后得到模拟信号，以输出至功率源。通过解调信号与模拟信号相乘和滤波后，根据预设I/Q参考信号一起计算得到修正量，用于对高次谐波进行快速补偿，并准确地对幅度相位进行控制。 | ||||||
| 84 | 一种宽带高效三倍频器的设计方法 | CN202310961917.7 | 2023-08-02 | CN116996022A | 2023-11-03 | 张勇; 李祥; 赵安捷; 张铁笛 |
| 本发明公开了一种宽带高效三倍频器的设计方法，属于倍频技术领域，具体为：先确定三倍频器的目标频段，获得目标频段内最优理想倍频效率对应的二极管管芯对的Spice参数；控制谐波，使二极管组件的输入三次谐波阻抗和输出基波阻抗处于准开路状态；通过调整二极管组件的结构尺寸，获得目标频段内各频率点的最优理想倍频效率，提取对应二极管组件的最优输入基波匹配阻抗和最优输出三次谐波匹配阻抗；通过调整输入波导、输入探针、输出探针和输出波导的尺寸，实现二极管组件的阻抗匹配，最终合成整体优化后得到宽带高效三倍频器。本发明在保证二极管组件适用于目标频段的前提下，使二极管管芯发挥最大倍频效率，提升匹配效果，拓展工作带宽。 | ||||||
| 85 | 一种基于恒温晶振产生ADC主时钟的方法、装置及应用 | CN202311023198.0 | 2023-08-15 | CN116961670A | 2023-10-27 | 周贞卿 |
| 本发明涉及模数转换技术领域，公开了一种基于恒温晶振产生ADC主时钟的方法，所述方法包括如下步骤：S3、所述主控FPGA对外挂的恒温晶振进行倍频；S4、在执行所述倍频后，使用所述分频模块对倍频后的频率进行分频，并将分频后的频率通过主时钟输入引脚输出至所述∑‑△型ADC，并将所述分频后的频率作为所述∑‑△型ADC的主时钟。通过本发明的时钟复用方法，节省了ADC的主时钟成本，用驯服出的时钟后，∑‑△型ADC的主时钟精度提高了一个等级，使得∑‑△型ADC的数据稳定性和精度也有明显提高，在高压电站和电厂的广域高压互感器的在线检测的应用，为国家电网的数字化改造和运营节省经济成本，提升数据了稳定性和可靠性。 | ||||||
| 86 | 相位可调多通道信号源 | CN202310701126.0 | 2023-06-14 | CN116449912B | 2023-10-03 | 刘培; 杨胜领 |
| 本发明提供相位可调多通道信号源，属于电路技术领域。其中，该信号源包括：时钟信号产生模块、功率分配模块和多个信号生成模块；时钟信号产生模块，用于产生时钟信号；时钟信号产生模块的输出端与功率分配模块的输入端连接；功率分配模块的每一输出端分别连接一个信号生成模块；功率分配模块，用于将时钟信号分配至每一信号生成模块；信号生成模块，用于基于时钟信号，在目标频率范围内输出目标频率和第一相位的第一信号；第一相位是基于目标频率确定的。本发明提供的相位可调多通道信号源，通过功率分配模块将时钟信号产生模块产生的时钟信号分配至信号生成模块，信号生成模块公用作为参考的时钟信号，输出的多路信号能够进行灵活的相位调整。 | ||||||
| 87 | 一种通过两路PWM输出任意线数的编码器倍频方法 | CN202310758165.4 | 2023-06-26 | CN116667791A | 2023-08-29 | 雷柏林 |
| 本发明公开了一种通过两路PWM输出任意线数的编码器倍频方法，涉及主轴伺服控制器倍频编码器线数技术领域。包括以下步骤：S1：采集单位时间内编码器的脉冲差量个数Pluse0，包含方向，正数为增计数，负数为减计数，通过原始的编码器线数Number0和倍频后的编码器线数Number1计算出倍频后的脉冲差量个数Pluse1；S2：通过步骤1计算出来的脉冲个数Pluse1和单位时间T计算出倍频后的脉冲周期时间Tpluse以及脉冲周期时间余数Trem。本发明与现有技术的区别在于，通过单位时间(T)内记录芯片捕捉到编码器的脉冲个数Pluse0，通过倍频数(M)，再在下一个单位时间内输出倍频后的脉冲个数Pluse1，从而达到倍频，以此实现对任意线数倍频调整的同时，降低了产品的硬件成本和软件管理成本。 | ||||||
| 88 | 四倍频电路、信号发生电路以及信号处理方法 | CN202310456697.2 | 2023-04-23 | CN116488585A | 2023-07-25 | 胡三明; 林震; 丁一凡; 沈一竹 |
| 本申请涉及一种四倍频电路、信号发生电路以及信号处理方法。该四倍频电路包括相互连接的第一处理电路和第二处理电路；所述第一处理电路，用于获取前级输入的初始基波信号，并根据所述初始基波信号获取目标基波信号和三次谐波信号；所述第二处理电路，用于根据所述目标基波信号和所述三次谐波信号获取四次谐波信号，并基于所述四次谐波信号获取输出信号。本申请实施例可以提升四倍频电路的转换效率。 | ||||||
| 89 | 相位可调多通道信号源 | CN202310701126.0 | 2023-06-14 | CN116449912A | 2023-07-18 | 刘培; 杨胜领 |
| 本发明提供相位可调多通道信号源，属于电路技术领域。其中，该信号源包括：时钟信号产生模块、功率分配模块和多个信号生成模块；时钟信号产生模块，用于产生时钟信号；时钟信号产生模块的输出端与功率分配模块的输入端连接；功率分配模块的每一输出端分别连接一个信号生成模块；功率分配模块，用于将时钟信号分配至每一信号生成模块；信号生成模块，用于基于时钟信号，在目标频率范围内输出目标频率和第一相位的第一信号；第一相位是基于目标频率确定的。本发明提供的相位可调多通道信号源，通过功率分配模块将时钟信号产生模块产生的时钟信号分配至信号生成模块，信号生成模块公用作为参考的时钟信号，输出的多路信号能够进行灵活的相位调整。 | ||||||
| 90 | 倍频电路及倍频器 | CN201810103531.1 | 2018-02-01 | CN110113009B | 2023-05-23 | 牟文杰 |
| 本发明涉及一种倍频电路及倍频器，其中，倍频电路包括至少两个第一级与非门，各第一级与非门均具有用于接收信号的第一输入端和第二输入端，第一级与非门对接收的信号进行与非逻辑运算，并通过第一输出端输出第一级逻辑运算结果；第二级与非门，第二级与非门具有至少两个第三输入端；各第一级与非门的第一输出端分别与第二级与非门的一个第三输入端连接，用于接收第一级与非门输出的第一级逻辑运算结果，经由第二级与非门对第三输入端接收的第一级逻辑运算结果进行倍频处理，并通过第二输出端输出倍频信号。倍频器包括上述倍频电路。本发明的倍频电路结构简单，在芯片上的占用面积小，并且信号传输质量高，传输延时小。 | ||||||
| 91 | 一种低频信号采集系统 | CN202310202076.1 | 2023-03-06 | CN116067488A | 2023-05-05 | 李丽波; 王辅宋; 龚健; 刘纯 |
| 本发明提供一种低频信号采集系统，包括用于采集信号的采集模块，控制模块通过晶体振荡模块控制采集模块采集振动信号，控制模块包括倍频单元、分频单元以及调节PWM控制单元，倍频单元用于调节晶体振荡模块发出的频率，分频单元用于将调节频率后的振荡模块发出的频率进行分频，调节PWM控制单元用于将分频后的频率输入至采集模块，以使控制模块经晶体振荡模块控制采集模块采集振动信号的频率，传输模块用于接受采集模块采集的振动信号，并将振动信号传输至网关。本发明能够根据需要调节采集模块的采集频率，从而避免出现性能严重浪费的情况。 | ||||||
| 92 | 一种基于双平行调制器的光电振荡射频倍频器 | CN201710562033.9 | 2017-07-11 | CN107508607B | 2023-04-18 | 郑小平; 谢正洋; 李尚远; 严皓哲; 肖雪迪; 薛晓晓 |
| 本发明提出了一种基于双平行调制器的光电振荡射频倍频器，属于微波光子学微波射频倍频信号产生技术领域。包括连续激光源、包含上下臂的双平行调制器、光耦合器、N路不同长度的长光纤、N个光电探测器、电耦合器、电放大器以及电信号功分器；上、下臂的前端均与连续激光源输出端连接，上、下臂的后端合并后形成干涉结构，该干涉结构的输出端与光耦合器连接后通过N路长光纤与N个光电探测器连接，各光电探测器共同通过电耦合器与电放大器和电信号功分器连接，该电信号功分器第一输出端输出倍频射频电信号，第二输出端与双平行调制器下臂连接；相比于传统的倍频技术，本发明能得到更大带宽、更高频率、相位噪声表现更好的倍频射频信号。 | ||||||
| 93 | 多频点控制电路 | CN201910542669.6 | 2019-06-21 | CN110336537B | 2023-04-07 | 刘文宾; 王小伟; 张春荣; 许会艳 |
| 本申请涉及一种多频点控制电路，所述多频点控制电路包括：功分器，将输入参考信号的电路分为至少第一电路和第二电路；至少两处理单元，第一处理单元，对输入的参考信号处理以产生第一频率信号；第二处理单元，对输入的参考信号处理以产生第二频率信号；第一开关，控制第一频率信号的输出；第二开关控制第二频率信号的输出；第三开关控制第一频率信号或第二频率信号的输出；控制单元，控制第一开关、第二开关以及第三开关的导通，选择输出第一频率信号或第二频率信号，实现单一参考信号的输入，多频点信号的选择性输出，整个电路频率输出切换快速，隔离度高，输出的信号杂散低。 | ||||||
| 94 | 一种多频段动态范围控制系统及音频系统 | CN202111121792.4 | 2021-09-24 | CN115864998A | 2023-03-28 | 朱马; 李建华 |
| 本申请公开了一种多频段动态范围控制系统及音频系统，其中，所述多频段动态范围控制系统中通过分频模块的多级分频单元对待处理信号进行分频和补偿，且在第i级所述分频单元中至少包括一个全通滤波器，全通滤波器单个器件即可实现对所述待处理信号的相位补偿，有利于简化所述多频段动态范围控制系统的整体架构。 | ||||||
| 95 | 毫赫兹级别频率步进的时钟信号发生器实现方法及系统 | CN202211456299.2 | 2022-11-21 | CN115826674A | 2023-03-21 | 李显林 |
| 本发明公开了一种毫赫兹级别频率调整步进的时钟信号发生器的实现方法和系统，属于信号处理技术领域，方法的实现包括：通过倍频器将输入的参考时钟信号倍频到较高频率，倍频后的信号再作为直接数字式频率合成器DDS的参考时钟；DDS在参考时钟的作用下将输入的频率控制字转换成对应的数字单音信号；将DDS输出的数字单音信号转换成模拟方波信号；模拟方波信号经过时钟去抖电路，消除方波信号的抖动最终成为抖动较小的频率和相位都稳定的时钟信号。本发明可以实现频率调整精度为毫赫兹级别的时钟信号发生器，较其他频率综合器在频率调整步进上有绝对的优势，同时该方案的实现难度和资源消耗很低。 | ||||||
| 96 | 一种用于跑道异物检测的W波段接收模块及其测试方法 | CN202211368168.9 | 2022-11-03 | CN115575903A | 2023-01-06 | 汤建业; 赵松青; 刘晓东 |
| 本申请提供了一种用于跑道异物检测的W波段接收模块及其测试方法。所述W波段接收模块包括金属壳体、八倍频器、第一功率放大器、第一滤波器、混频器、第二功率放大器、第二滤波器和低噪声放大器；所述第一滤波器和所述第二滤波器分别可拆卸连接在所述金属壳体的表面；所述八倍频器、所述第一功率放大器、所述第一滤波器和所述混频器依次连接形成本振信号通路；所述低噪声放大器、所述第二滤波器、所述第二功率放大器和所述混频器依次连接形成射频信号通路。本申请可以拆卸所述第一滤波器和所述第二滤波器并单独测试所述第一滤波器、所述第二滤波器和各个分段信号通路的电性能，在所述W波段接收模块的性能不符合预期时，方便排查出问题。 | ||||||
| 97 | LED驱动芯片四倍频电路 | CN202211136430.7 | 2022-09-19 | CN115499974A | 2022-12-20 | 卢晓冬; 成亚玲 |
| 本发明提供了一种LED驱动芯片四倍频电路，包括：外部数据时钟，被配置为提供第一上升沿信号和第一下降沿信号；外部灰度时钟，被配置为提供第二上升沿信号和第二下降沿信号；以及四倍频时钟生成电路，被配置为分别根据第一上升沿信号、第二上升沿信号、第一下降沿信号和第二下降沿信号产生四个脉冲信号；其中第一上升沿信号、第二上升沿信号、第一下降沿信号和第二下降沿信号均不重叠。 | ||||||
| 98 | 一种发射机、本振校准电路及校准方法 | CN202210919706.2 | 2018-06-12 | CN115441884A | 2022-12-06 | 俞小宝; 梁建; 朱年勇 |
| 本申请实施例提供一种发射机、本振校准电路及校准方法，用于提升发射机的性能。发射机包括：基带信号通路，用于产生模拟基带信号；本振信号通路包括：第一缓冲器用于获取第一振荡信号，根据差分电压信号校准第一振荡信号的占空比，得到第二振荡信号；本振校准电路包括：第二缓冲器和分压式偏置电路，第二缓冲器用于根据自偏置电压产生静态点调节信号，利用静态点调节信号调节分压式偏置电路的电流，产生差分电压信号，第二缓冲器的静态工作点与第一缓冲器的静态工作点相匹配，差分电压信号对应的共模电压信号用于追踪静态点调节信号；分频电路用于分频第二振荡信号，得到本振信号；混频器，用于利用本振信号上转换模拟基带信号，生成射频信号。 | ||||||
| 99 | 一种SIP跳频源及其制备方法 | CN202210987260.7 | 2022-08-17 | CN115333529A | 2022-11-11 | 马政海 |
| 本申请涉及一种SIP跳频源及其制备方法，SIP跳频源包括依次连接的锁相环电路、DDS芯片、混频电路、倍频电路和放大滤波电路，上述锁相环电路、DDS芯片、混频电路、倍频电路和放大滤波电路通过SIP封装工艺集成在基板上。在本申请的方案中，通过SIP封装工艺可将基板连带各种有源或无源元件集成在一种IC芯片上，以保证产品完整性，还可将性能不同的有源或无源元件集成在一种IC芯片上，实现复杂的异质集成需求，保证产品完整性，从而实现跳频源体积的小型化。 | ||||||
| 100 | 一种发射机、本振校准电路及校准方法 | CN201880094517.8 | 2018-06-12 | CN112272924B | 2022-08-26 | 俞小宝; 梁建; 朱年勇 |
| 本申请实施例提供一种发射机、本振校准电路及校准方法，用于提升发射机的性能。发射机包括：基带信号通路，用于产生模拟基带信号；本振信号通路包括：第一缓冲器用于获取第一振荡信号，根据差分电压信号校准第一振荡信号的占空比，得到第二振荡信号；本振校准电路包括：第二缓冲器和分压式偏置电路，第二缓冲器用于根据自偏置电压产生静态点调节信号，利用静态点调节信号调节分压式偏置电路的电流，产生差分电压信号，第二缓冲器的静态工作点与第一缓冲器的静态工作点相匹配，差分电压信号对应的共模电压信号用于追踪静态点调节信号；分频电路用于分频第二振荡信号，得到本振信号；混频器，用于利用本振信号上转换模拟基带信号，生成射频信号。 | ||||||
QQ群二维码
意见反馈
意见反馈