频率合成方法、频率合成装置
技术领域
[0001] 本
发明涉及频率合成技术领域，特别涉及一种频率合成方法及装置。
背景技术
[0002]
现有技术中，频率合成技术由来已久，频率合成技术包括倍频、混频、
锁相、直接数字合成等。频率合成的
信号既可用作收发的
本振信号、
激励信号，也可作为高速模数/
数模转换器的参考频率信号。随着科学技术的发展进步，通信和雷达系统中使用的信号频率越来越高，从之前常用的C波段以下迅速发展到K波段，甚至达到了毫米波、太赫兹。
汽车驾驶和安检成像领域的应用推广进一步地促进了毫米波、太赫兹技术的蓬勃发展。这些系统里无一例外地用到了频率合成器，频率合成器将低频的晶振频率源搬移到射频的工作频率进行收发处理。众所周知，对某一特定的频率进行频率合成，其工作频率越高，则
信噪比越低，工作频率升高一倍则信噪比下降6dB。因此，需要采用越高频率例如毫米波、太赫兹的系统对频率合成技术的指标要求也越加苛刻。
[0003] 现有技术中的厂家规格书和文献中，频率合成技术通常包括基于
锁相环(Phase Locked Loop，简称PLL)的频率合成、倍频频率合成和直接数字频率合成(Direct Digital Synthesizer，简称DDS)等技术。例如，TI公司的LMX259X系列产品和ADI公司的ADF437X系列产品皆是集成锁相环和压控
振荡器(Voltage Controlled Oscillator，简称VCO)的频率合成器，通过锁相的方式将晶振的基频搬移到K波段，如果需要合成毫米波，可在此
基础上进行倍频处理。另外，罗德与施瓦茨公司在其发表的“Hardware Realization of a 2m x 1m Fully Electronic Real-Time mm-Wave Imaging System”一文中公开了，首先利用直接数字频率合成(DDS)技术产生线性调频信号，然后经过256次倍频处理得到E波段频率信号的技术方案。
[0004] 然而，
发明人经研究发现，现有技术中不同频率合成技术的各方面性能各有优劣。其中，倍频频率合成技术的优点是
相位噪声恶化小，缺点是体积大、功耗大、频率可调性差，因此，其应用面日渐狭隘。基于锁相环的频率合成使用非常广泛，在无线系统里占据着主导地位，其优点是功耗和体积小，缺点是
相位噪声适中、相位非可控和频率捷变速度慢。直接数字频率合成(DDS)技术作为20世纪70年代新兴的技术，其基于
数模转换器与幅相查找表实现频率合成，其优点是频率捷变速度快、相位可控，缺点是输出频率低，奈奎斯特区输出只有0.4倍
采样频率，因此不能直接满足
微波、毫米波的高频应用。另外，在宽带频率合成器中，由于器件寄生参数和阻抗变化的影响，其幅频特性会变得不平坦。理论上来说，增益随每倍频程会滚降6dB，因此输出的功率值大小也会随着频率升高而滚降或
波动，这严重制约着频率合成器在宽频工作范围内的实际应用。
发明内容
[0005] 基于此，为解决现有技术中的技术问题，克服现有技术中各种频率合成技术方案的缺点，从而满足微波、毫米波及太赫兹系统中对高性能频率源的应用需求，特提出了一种频率合成装置，包括：
[0006] 恒温晶振、本振信号生成器、数字频率合成器、
混频器、第一带通
滤波器、
倍频器、第二
带通滤波器、驱动
放大器；
[0007] 其中，所述恒温晶振连接至所述本振信号生成器，所述恒温晶振向所述本振信号生成器提供高稳
时钟信号；所述本振信号生成器的一路输出连接至所述混频器；所述本振信号生成器的另一路输出连接至所述数字频率合成器；所述数字频率合成器的输出连接至所述混频器；所述混频器接收本振信号生成器、数字频率合成器的
输出信号并进行混频处理，生成的混频信号依次经过顺序连接的第一带通滤波器、倍频器、第二带通滤波器和驱动放大器后输出；
[0008] 其中，所述第一带通滤波器滤除所述混频信号的上边带；所述倍频器对信号
频谱进行展宽；所述第二带通滤波器滤除所述倍频器倍频处理带来的谐波；最后经过所述驱动放大器的放大、均衡处理，输出合成频率信号。
[0009] 在一种
实施例中，所述本振信号生成器包括第一锁相环频率合成器、第二锁相环频率合成器、第一
分频器、第二分频器，所述第一锁相环频率合成器的输出连接至所述第一分频器，所述第二锁相环频率合成器的输出连接至所述第二分频器；数字频率合成器包括直接数字频率合成器及连接至所述直接数字频率合成器的
低通滤波器。
[0010] 所述第一分频器为N分频器，即第一分频比为N；所述第二分频器为M分频器，即第二分频比为M。
[0011] 其中，所述恒温晶振连接至所述第一锁相环频率合成器及所述第二锁相环频率合成器，所述恒温晶振为所述第一锁相环频率合成器及所述第二锁相环频率合成器提供高稳时钟信号；所述第一锁相环频率合成器生成第一输出频率信号，所述第一输出频率信号经过第一分频器的分频处理后生成高本振信号，所述高本振信号输出至所述混频器；所述第二锁相环频率合成器生成第二输出频率信号，所述第二输出频率信号经过第二分频器的分频处理后输出至所述直接数字频率合成器，其为所述直接数字频率合成器提供参考时钟信号；所述直接数字频率合成器生成定频信号或者捷变频信号，所述定频信号或捷变频信号经过所述低通滤波器滤除参考时钟信号后得到中频信号，所述中频信号输出至所述混频器；
[0012] 其中，所述高本振信号和中频信号经过所述混频器混频后生成混频信号并输出至与其相连的第一带通滤波器，所述混频信号为差频信号。
[0013] 在一种实施例中，所述本振信号生成器包括锁相环频率合成器、第一分频器、第二分频器，所述锁相环频率合成器的一路输出连接至所述第一分频器，所述锁相环频率合成器的另一路输出连接至所述第二分频器；数字频率合成器包括直接数字频率合成器及连接至所述直接数字频率合成器的低通滤波器。
[0014] 所述第一分频器为N分频器，即其分频比为N；所述第二分频器为M分频器，即其分频比为M。
[0015] 其中，所述恒温晶振连接至所述锁相环频率合成器，所述恒温晶振向所述锁相环频率合成器提供高稳时钟信号；所述锁相环频率合成器生成两路高频的输出频率信号，其中一路输出频率信号经过第一分频器的分频处理后生成高本振信号，所述高本振信号输出至所述混频器；所述锁相环频率合成器生成的另一路输出频率信号经过第二分频器的分频处理后输出至所述直接数字频率合成器，其为所述直接数字频率合成器提供参考时钟信号；所述直接数字频率合成器生成定频信号或捷变频信号，所述定频信号或捷变频信号经过所述低通滤波器滤除参考时钟信号后得到中频信号，所述中频信号输出至所述混频器；
[0016] 其中，所述高本振信号和中频信号经过所述混频器混频后生成混频信号并输出至与其相连的第一带通滤波器，所述混频信号为差频信号。
[0017] 此外，为解决现有技术中的技术问题，特提出了一种频率合成方法，包括：
[0018] 恒温晶振连接至本振信号生成器，所述恒温晶振向所述本振信号生成器提供高稳时钟信号；
[0019] 所述本振信号生成器生成高本振信号及参考时钟信号并输出，其中，所述高本振信号输出至与其相连的混频器中，所述参考时钟信号输出至与其相连的数字频率合成器中；
[0020] 所述数字频率合成器生成中频信号并输出至与其相连接的所述混频器中；
[0021] 所述混频器接收本振信号生成器输出的高本振信号、以及数字频率合成器输出的中频信号并进行混频处理，生成的混频信号依次经过顺序连接的第一带通滤波器、倍频器、第二带通滤波器和驱动放大器后输出；
[0022] 其中，所述第一带通滤波器滤除所述混频信号的上边带；所述倍频器对信号频谱进行展宽；所述第二带通滤波器滤除所述倍频器倍频处理带来的谐波；最后经过所述驱动放大器的放大、均衡处理，输出合成频率信号。
[0023] 在一种实施例中，所述本振信号生成器包括第一锁相环频率合成器、第二锁相环频率合成器、第一分频器、第二分频器，所述第一锁相环频率合成器的输出连接至所述第一分频器，所述第二锁相环频率合成器的输出连接至所述第二分频器；数字频率合成器包括直接数字频率合成器及连接至所述直接数字频率合成器的低通滤波器。
[0024] 所述第一分频器为N分频器，即其分频比为N；所述第二分频器为M分频器，即其分频比为M。
[0025] 其中，所述恒温晶振连接至所述第一锁相环频率合成器及所述第二锁相环频率合成器，所述恒温晶振为所述第一锁相环频率合成器及所述第二锁相环频率合成器提供高稳时钟信号；所述第一锁相环频率合成器生成第一输出频率信号，所述第一输出频率信号经过第一分频器的分频处理后生成高本振信号，所述高本振信号输出至所述混频器；所述第二锁相环频率合成器生成第二输出频率信号，所述第二输出频率信号经过第二分频器的分频处理后输出至所述直接数字频率合成器，其为所述直接数字频率合成器提供参考时钟信号；所述直接数字频率合成器生成定频信号或者捷变频信号，所述定频信号或捷变频信号经过所述低通滤波器滤除参考时钟信号后得到中频信号，所述中频信号输出至所述混频器；
[0026] 其中，所述高本振信号和中频信号经过所述混频器混频后生成混频信号并输出至与其相连的第一带通滤波器，所述混频信号为差频信号。
[0027] 在一种实施例中，所述本振信号生成器包括锁相环频率合成器、第一分频器、第二分频器，所述锁相环频率合成器的一路输出连接至所述第一分频器，所述锁相环频率合成器的另一路输出连接至所述第二分频器；数字频率合成器包括直接数字频率合成器及连接至所述直接数字频率合成器的低通滤波器。
[0028] 所述第一分频器为N分频器，即其分频比为N；所述第二分频器为M分频器，即其分频比为M。
[0029] 其中，所述恒温晶振连接至所述锁相环频率合成器，所述恒温晶振向所述锁相环频率合成器提供高稳时钟信号；所述锁相环频率合成器生成两路高频的输出频率信号，其中一路输出频率信号经过第一分频器的分频处理后生成高本振信号，所述高本振信号输出至所述混频器；所述锁相环频率合成器生成的另一路输出频率信号经过第二分频器的分频处理后输出至所述直接数字频率合成器，其为所述直接数字频率合成器提供参考时钟信号；所述直接数字频率合成器生成定频信号或捷变频信号，所述定频信号或捷变频信号经过所述低通滤波器滤除参考时钟信号后得到中频信号，所述中频信号输出至所述混频器；
[0030] 其中，所述高本振信号和中频信号经过所述混频器混频后生成混频信号并输出至与其相连的第一带通滤波器，所述混频信号为差频信号。
[0031] 实施本发明实施例，将具有如下有益效果：
[0032] 与现有技术相比，本发明技术方案兼取了倍频、混频、锁相环和直接数字频率合成的各种优点，具备捷变时间短、频率高、带宽大、平坦度和相位噪声优异的特点。
附图说明
[0033] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0034] 其中：
[0035] 图1为本发明公开的频率合成装置的实施例一；
[0036] 图2为本发明公开的频率合成装置的实施例二；
[0037] 其中包括，恒温晶振1、N分频器2、M分频器3、直接数字频率合成器4、混频器5、第一带通滤波器7、倍频器8、第二带通滤波器9、驱动放大器10、第一锁相环频率合成器11、第二锁相环频率合成器12、锁相环频率合成器21。
具体实施方式
[0038] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0039] 本发明公开了一种频率合成装置，包括恒温晶振1、本振信号生成器、数字频率合成器、混频器5、第一带通滤波器7、倍频器8、第二带通滤波器9、驱动放大器10；
[0040] 所述恒温晶振1连接至所述本振信号生成器，所述恒温晶振1向所述本振信号生成器提供高稳时钟信号；所述本振信号生成器的一路输出连接至所述混频器5；所述本振信号生成器的另一路输出连接至所述数字频率合成器；所述数字频率合成器的输出连接至所述混频器5；所述混频器接收本振信号生成器、数字频率合成器的输出信号并进行混频处理，生成的混频信号依次经过顺序连接的第一带通滤波器7、倍频器8、第二带通滤波器9和驱动放大器10后输出；
[0041] 其中，所述第一带通滤波器7滤除所述混频信号的上边带，保留下边带；所述倍频器8对信号频谱进行展宽；所述第二带通滤波器9滤除所述倍频器倍频处理带来的谐波；最后经过所述驱动放大器10的放大、均衡处理后输出合成频率信号。
[0042] 在实施例一中，如图1所示，所述本振信号生成器包括第一锁相环频率合成器11、第二锁相环频率合成器12、M分频器3、N分频器2，所述第一锁相环频率合成器11的输出连接至所述N分频器2，所述第二锁相环频率合成器12的输出连接至所述M分频器3；所述数字频率合成器包括直接数字频率合成器4及连接至所述直接数字频率合成器4的低通滤波器6。
[0043] 所述恒温晶振1连接至所述第一锁相环频率合成器11及所述第二锁相环频率合成器12，所述恒温晶振1为所述第一锁相环频率合成器11及所述第二锁相环频率合成器12提供高稳时钟信号；所述第一锁相环频率合成器11生成高频的第一输出频率信号，所述第一输出频率信号经过所述N分频器2的N分频处理后生成高本振(High Local Oscillator)信号HLO，所述高本振信号HLO输出至所述混频器；所述第二锁相环频率合成器12生成高频的第二输出频率信号，所述第二输出频率信号经过所述M分频器3的M分频处理后输出至所述直接数字频率合成器4，其为所述直接数字频率合成器4提供参考时钟信号；所述直接数字频率合成器4生成定频信号或者捷变频信号，所述定频信号或捷变频信号经过所述低通滤波器6滤除参考时钟信号后得到中频(Intermediate Frequency)信号IF，所述中频信号IF输出至所述混频器5；
[0044] 其中，所述高本振信号HLO和中频信号IF经过所述混频器5混频后生成混频信号并输出至与其相连的第一带通滤波器7，所述混频信号为差频信号RF，而不是和频信号；所述差频信号表示为RF＝HLO-IF。
[0045] 特别地，在该实施例中采用了两个锁相环频率合成器的方案；所述第一锁相环频率合成器11及所述第二锁相环频率合成器12皆包含锁相环
电路和压控振荡器VCO，其中压控振荡器VCO输出频率信号；所述第一锁相环频率合成器输出的频率信号经过所述N分频器后生成4.1GHz的高本振信号HLO；所述第二锁相环频率合成器12的输出频率信号经过所述M分频器3后生成3.5GHz的参考时钟信号并提供给所述直接数字频率合成器4使用；所述直接数字频率合成器4经过所述低通滤波器6滤除参考时钟信号后生成UHF-L波段的中频信号IF，其带宽为500MHz，高本振信号HLO与中频信号IF在混频器5中混频取差值得到中心频率为3.5GHz的差频信号RF。差频信号RF经过带通滤波和四倍频处理后便可以得到Ku波段带宽为2GHz的扫频信号，即倍频器8的倍频数L＝4。其中，频率捷变可以通过所述直接数字频率合成器4写入频率控制字来实现，频率捷变时间小于200ns；2GHz带宽内平坦度小于1dB，K波段上的时间抖动仅78.44fs。
[0046] 在实施例二中，如图2所示，所述本振信号生成器包括锁相环频率合成器21、M分频器3、N分频器2，所述锁相环频率合成器21的输出连接至所述M分频器3，所述锁相环频率合成器21的输出连接至所述N分频器2；数字频率合成器包括直接数字频率合成器4及连接至所述直接数字频率合成器的低通滤波器6。
[0047] 其中，所述恒温晶振1连接至所述锁相环频率合成器21，所述恒温晶振1向所述锁相环频率合成器21提供高稳时钟信号；所述锁相环频率合成器21生成两路高频的输出频率信号，其中一路输出频率信号经过N分频器2的分频处理后生成高本振信号HLO，所述高本振信号HLO输出至所述混频器5；所述锁相环频率合成器21生成的另一路输出频率信号经过M分频器3的M分频处理后输出至所述直接数字频率合成器4，其为所述直接数字频率合成器4提供参考时钟信号；所述直接数字频率合成器4生成定频信号或捷变频信号，所述定频信号或捷变频信号经过所述低通滤波器6滤除参考时钟信号后得到中频信号IF，所述中频信号IF输出至所述混频器5；
[0048] 其中，所述高本振信号HLO和中频信号IF经过所述混频器混频后生成混频信号并输出至与其相连的第一带通滤波器，所述混频信号为差频信号RF，而不是和频信号；所述差频信号表示为RF＝HLO-IF。
[0049] 特别地，在该实施例中为进一步降低时间抖动和器件成本，将两个独立的锁相环频率合成器精简为一个锁相环频率合成器，器件成本降低一半，频率合成的信噪比可获得3dB的提升；所述锁相环频率合成器21包含锁相环电路和压控振荡器VCO，其中所述压控振荡器VCO输出频率信号。在该实施例中对分频比进行
修改，使得所述锁相环频率合成器21输出的频率信号的频率既等于高本振信号HLO频率的N倍，又等于所述直接数字频率合成器4的参考时钟信号频率的M倍；其他器件型号和连接方式维持不变。通过实测得到在K波段上的时间抖动为66.50fs，时间抖动减小12fs，实测信噪比提高1.5dB。进一步地，结合E波段(72-84GHz)毫米波系统，经芯片内部6倍频后，带宽可以达到12GHz，并包含链路上各器件的附加抖动，实测最终时间抖动小于100fs，即在E波段上信噪比不小于26dB，EVM为5％，可以满足毫米波通信和雷达系统的应用。
[0050] M分频器3或N分频器2皆由D触发器构成，其分频的次数越多，即M或N的取值越大，则级联的D触发器数量就越多，此时器件本身引入的附加相位噪声也会越大。因此，本发明中，所述N分频器2不采用取值较大的N来获得低本振信号；相反地，所述N分频器2的N值取值较小，利用该取值较小的N分频器2获得低时间抖动的高本振信号HLO，锁相环频率合成器的输出频率信号经过所述N分频器2的分频处理后不仅频率高而且附加相位噪声小，得到的高本振信号HLO在与中频信号IF混频后生成的混频信号的相位噪声更小。
[0051] 具体地，锁相环频率合成器中的压控振荡器VCO输出的频率信号的基波频率为f，而中频信号IF的中心频率为fIF，生成高本振信号HLO的分频比为N，生成低本振信号的分频比是P，则生成高低本振信号的分频比N和P的关系满足以下：
[0052] f/N-f/P＝2*fIF；
[0053] 在实施例一中，所述第一锁相环频率合成器11的压控振荡器VCO输出的频率信号的的基波频率是8.2GHz，当N取值为2时，即N＝2，经过N分频器的N＝2分频处理后产生4.1GHz的高本振信号HLO；
[0054] 所述第二锁相环频率合成器12的压控振荡器VCO输出的频率信号的基波频率是7GHz，经过M分频器的M＝2分频处理后产生3.5GHz的参考时钟信号；
[0055] 所述中频信号IF的中心频率fIF＝0.85GHz，所述中频信号IF的带宽为500MHz，高本振信号HLO与中频信号IF在混频器中混频取差值得到中心频率为3.5GHz的差频信号RF；
[0056] 若通过N分配器2的N分频处理生成低本振信号并注入至混频器5取差频信号RF，根据上式f/N-f/P＝2*fIF代入相应数值进行计算，8.2/2-8.2/p＝2*0.85，可以计算得到低本振信号的分频比P≈3.417，由此可见，生成高本振信号的分频比N＝2，N＜P，因此器件引入的噪声更小。
[0057] 利用高本振信号HLO注入所述混频器5进行差频处理以均衡上变频后的幅频响应；所述高本振信号HLO注入至所述混频器5进行差频处理获取差频信号，使得所述数字频率合成器产生的中频信号IF的高低频互易，即中频信号IF的上边带经过所述混频器的差频处理后变成差频信号RF的下边带，而所述中频信号IF的下边带经过所述混频器的差频处理后变成了差频信号RF的上边带，所述频率合成装置固有的幅频滚降特性由此得到了补偿和均衡，从而改善了平坦度。
[0058] 其中，所述第一带通滤波器7用于滤除所述混频器5差频处理后生成的差频信号RF的上边带，而保留下边带；所述倍频器8用于扩大频谱带宽，所述倍频器8将差频信号RF的工作带宽展宽L倍。然而，由于非线性响应，所述倍频器8的使用引入了二次以上的高次谐波，因此所述倍频器8的输出连接至第二带通滤波器9，所述第二带通滤波器9用于滤除谐波，以保证倍频处理后信号的频谱纯度。
[0059] 上述级联的射频器件即第一带通滤波器7、倍频器8、第二带通滤波器9尤其是所述倍频器8会使得输出的信号平坦度恶化，同时输出功率也会因链路损耗而显著下降。为解决以上两个问题，引入了驱动放大器10，所述驱动放大器10连接至第二带通滤波器9。所述驱动放大器10分为前后两级，包括输入前级、输出后级：第一，在所述输入前级中引入失配处理而不是匹配处理，即在所述输入前级中采用并联的电容和电感在高增益频点处进行均衡处理，其中，并联的电容采用
单层电容或变容管，并联的电感采用微带线电感或键合线电感；第二，进行静态点调节处理，将所述输出后级调节为近饱和工作点，利用器件的工作压缩点来消除带内幅度、相位的波动；第三，所述频率合成装置还包括低噪声直流电源，利用低噪声直流电源为所述驱动放大器10供电，从而减小因临界饱和失真及调幅-调相(AM-PM)转换而造成的相位噪声恶化。通过以上处理，所述频率合成装置在全工作带宽内的平坦度和幅度均得到了进一步的改进和提升。
[0060] 本发明还公开了一种频率合成方法，包括以下步骤：
[0061] 恒温晶振1连接至本振信号生成器，所述恒温晶振1向所述本振信号生成器提供高稳时钟信号；
[0062] 所述本振信号生成器生成高本振信号HLO及参考时钟信号并输出，其中，所述高本振信号HLO输出至与其相连的混频器5中，所述参考时钟信号输出至与其相连的数字频率合成器中；
[0063] 所述数字频率合成器生成中频信号IF并输出至与其相连接的所述混频器5中；
[0064] 所述混频器5接收本振信号生成器输出的高本振信号HLO、以及数字频率合成器输出的中频信号IF并进行混频处理，生成的混频信号依次经过顺序连接的第一带通滤波器7、倍频器8、第二带通滤波器9和驱动放大器10后输出。
[0065] 其中，所述第一带通滤波器7滤除混频信号的上边带，保留下边带；所述倍频器8对信号频谱进行展宽；所述第二带通滤波器9滤除所述倍频器倍频处理带来的谐波；最后经过所述驱动放大器10的放大、均衡处理后输出合成频率信号。
[0066] 在一种实施例中，所述本振信号生成器包括第一锁相环频率合成器11、第二锁相环频率合成器12、M分频器3、N分频器2，所述第一锁相环频率合成器11的输出连接至所述N分频器2，所述第二锁相环频率合成器12的输出连接至所述M分频器3；所述数字频率合成器包括直接数字频率合成器4及连接至所述直接数字频率合成器的低通滤波器6。
[0067] 所述恒温晶1振连接至所述第一锁相环频率合成器11及所述第二锁相环频率合成器12，所述恒温晶振1为所述第一锁相环频率合成器11及所述第二锁相环频率合成器12提供高稳时钟信号；所述第一锁相环频率合成器11生成高频的第一输出频率信号，所述第一输出频率信号经过N分频器2的N分频处理后生成高本振信号HLO，所述高本振信号HLO输出至所述混频器5；所述第二锁相环频率合成器12生成高频的第二输出频率信号，所述第二输出频率信号经过M分频器3的M分频处理后输出至所述直接数字频率合成器4，其为所述直接数字频率合成器4提供参考时钟信号；所述直接数字频率合成器4生成定频信号或者捷变频信号，所述定频信号或捷变频信号经过所述低通滤波器滤6除参考时钟信号后得到中频信号IF，所述中频信号IF输出至所述混频器5；
[0068] 其中，所述高本振信号HLO和所述中频信号IF经过所述混频器5混频后生成混频信号RF并输出至与其相连的第一带通滤波器7，所述混频信号为差频信号RF，而不是和频信号；所述差频信号表示为RF＝HLO-IF。
[0069] 在另一种实施例中，如图2所示，所述本振信号生成器包括锁相环频率合成器21、M分频器3、N分频器2，所述锁相环频率合成器21的一路输出连接至所述M分频器3，所述锁相环频率合成器21的另一路输出连接至所述N分频器2；数字频率合成器包括直接数字频率合成器4及连接至所述直接数字频率合成器的低通滤波器6。
[0070] 其中，所述恒温晶振1连接至所述锁相环频率合成器21，所述恒温晶振1向所述锁相环频率合成器21提供高稳时钟信号；所述锁相环频率合成器21生成两路高频的输出频率信号，其中一路输出频率信号经过N分频器2的N分频处理后生成高本振信号HLO，所述高本振信号HLO输出至所述混频器5；所述锁相环频率合成器21生成的另一路输出频率信号经过M分频器3的M分频处理后输出至所述直接数字频率合成器4，其为所述直接数字频率合成器4提供参考时钟信号；所述直接数字频率合成器4生成定频信号或捷变频信号，所述定频信号或捷变频信号经过所述低通滤波器6滤除参考时钟信号后得到中频信号IF，所述中频信号IF输出至所述混频器5；
[0071] 其中，所述高本振信号HLO和所述中频信号IF经过所述混频器5混频后生成混频信号并输出至与其相连的第一带通滤波器7，所述混频信号为差频信号RF，而不是和频信号；所述差频信号表示为RF＝HLO-IF。
[0072] 实施本发明实施例，将具有如下有益效果：
[0073] 本发明的技术方案利用直接数字频率合成器生成频率捷变的宽带频率信号；利用锁相环频率合成器产生高稳参考信号和本振频率信号；利用锁相环频率合成器生成的高本振信号输出至混频器以及驱动放大器静态点调节、均衡的方案，实现了上变频频率搬移和优异的平坦度。在保证频率合成装置各种性能优异前提下，其体积尺寸和功耗适中，电路结构精巧，可广泛应用于微波、毫米波及太赫兹仪器设备以及安防和工业设备中。
[0074] 罗德与施瓦茨公司的毫米波安检仪产品在20GHz频段上的信噪比为28dB，在80GHz频段上的信噪比继续降低12dB，即其E波段信噪比仅为16dB，而本发明的技术方中信噪比相比该产品要高出10dB，本发明的技术方案在80GHz频段上可获得26dB的信噪比，而在160GHz频段上仍能保持20dB信噪比。
[0075] 以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不会使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
