一种使用可调量子数据总线耦合多量子比特的量子芯片和
方法
技术领域
[0001] 本
发明属于
微波电路领域，具体地说，涉及一种使用可调量子数据总线耦合多量子比特的量子芯片。
背景技术
[0002] 目前国际上主流的固态量子芯片研究团队，都已经进入多量子比特集成的开发阶段。多家顶尖团队均先后提出了自己的集成方案。每种集成方案都有自己的
缺陷，主要体现在两个方面，一个是芯片复杂度上升导致其性能的下降，另一个是量子比特数目增加对于
硬件测控系统需求的提升。尤其是后者，如果每个量子比特都需要单独的读取和调控通道，那么整个量子芯片测控平台的规模必须同比例增加，耗费大量的资源与人
力。我们希望在尽可能不影响量子芯片性能的前提下，优化其结构设计，精简量子芯片测控平台并且提升对量子芯片调控的灵活度，使得我们设计的量子芯片更容易实现通用量子
算法等功能。
[0003] 中国
专利申请号201710432975.5，公开日2017年8月18日的专利申请文件，公开了一种量子芯片、量子数据总线、微波传输线
谐振腔及制备方法，其中，所述微波传输线谐振腔从同一个中心
节点出发，利用传输线延伸至多个终端，每一个终端都可以用于耦合一至两个量子比特，从而增加了微波传输线谐振腔能够耦合的量子比特数量；并且所述微波传输线谐振腔较
现有技术中的微波谐振腔能够耦合的量子比特数量更多，不需要通过增加微波谐振腔数量的方式来增加量子芯片能够耦合的量子比特数量，降低了能够耦合多量子比特的量子芯片的结构设计复杂性。
[0004] 上述专利申请公开了不可调量子数据总线下量子比特耦合技术，在实际工作时，每个量子比特都需要额外的单独调节，容易带来大量额外的噪声，导致量子比特相干时间的下降。
发明内容
[0005] 1、要解决的问题
[0006] 针对现有多量子比特芯片硬件系统冗杂、资源耗费大的问题，本发明提供一种使用可调量子数据总线耦合多量子比特的量子芯片，能将调控/读取
信号中
指定频率的信号与对应的量子比特/读取谐振腔匹配起来，极大地方便了对多量子比特芯片的调控与
信号处理。
[0007] 2、技术方案
[0008] 为解决上述问题，本发明采用如下的技术方案。
[0009] 一种使用可调量子数据总线耦合多量子比特的量子芯片，包括基片以及印刷在所述基片上的经典数据总线和量子比特，所述的经典数据总线包括输入端口和输出端口；还包括，
[0010] 可调量子数据总线，所述的可调量子数据总线包括半
波长共面
波导谐振腔和谐振腔谐振频率调节元件，其通过耦合结构连接所述的量子比特，所述的谐振腔谐振频率调节元件设置在所述的可调量子数据总线的中心
位置；
[0011] 量子比特的读取谐振腔，所述的量子比特的读取谐振腔一端与所述的经典数据总线连接，另一端与所述的量子比特连接。
[0012] 优选地，所述的谐振腔谐振频率调节元件为可调电感结构；所述的可调电感结构为SQUID。
[0013] 优选地，还包括量子数据总线的调控线，所述的量子数据总线的调控线是一根可以同时输入直流与微波脉冲的复合调控线，其包括调节线引线和调节线末端，所述的调节线末端接地，且与所述的SQUID相距5-20μm。
[0014] 优选地，所述的量子比特数量至少为3个；所述的量子比特的读取谐振腔数量与所述的量子比特数量对应。
[0015] 一种使用可调量子数据总线耦合多量子比特的方法，采用上述一种使用可调量子数据总线耦合多量子比特的量子芯片，包括如下步骤：
[0016] 步骤1，从经典数据总线上输入端口
输入信号，该信号经量子比特筛选后，作用于对应的量子比特；
[0017] 步骤2，向量子数据总线的调控线输入直流
电流I，使其产生恒定
磁场；
[0018] 步骤3，SQUID在上述步骤1中磁场作用下产生电感L，该电感L作用于可调量子数据总线中半波长共面波导谐振腔，半波长共面波导谐振腔的谐振频率变为f；
[0019] 步骤4，上述步骤3中可调量子数据总线的谐振频率f对量子数据总线实施多比特
逻辑门操作效率产生影响；
[0020] 步骤5，向量子数据总线的调控线输入微波脉冲，微波脉冲的频率等于指定的两个量子比特的频率差，即指定的两个量子比特之间产生量子态的交换，进而实现两比特
逻辑门操作以及两个量子比特的纠缠；
[0021] 步骤6，经典数据总线通过输入端口输入信号，该信号经量子比特的读取谐振腔筛选后实现对各量子比特信息的读取，并经各量子比特的读取谐振腔原路反射回来，由经典数据总线读取，并经输出端口输出。
[0022] 优选地，上述步骤1中各量子比特的最大频率差别设计在1GHz范围以内；所有的读取谐振腔的最大频率差设计在200MHz范围以内。
[0023] 优选地，上述步骤3中SQUID面积范围内的磁通量满足使以下关系式取最大值的位置：
[0024] 其中ω1、ω2、ωbus分别为两个量子比特能级所对应的圆频率以及量子数据总线的圆频率，Φ为通过量子数据总线SQUID的磁通量的大小，并且满足 为磁通量子。
[0025] 3、有益效果
[0026] 相比于现有技术，本发明的有益效果为：
[0027] (1)本发明能够在尽可能不影响量子芯片性能的前提下，优化其结构设计，精简量子芯片测控平台并且提升对量子芯片调控的灵活度，使得我们设计的量子芯片更容易实现通用量子算法等功能；
[0028] (2)本发明使用加入SQUID的可调共面波导谐振腔作为可调量子数据总线，能够耦合多个不可调的量子比特；耦合的过程不会牵涉其余任何量子比特，使得对于量子比特的调控不需要额外的调控线路，仅需要一根量子数据总线的调控线即可完成，极大地简化了多比特芯片的结构设计；
[0029] (3)本发明的两比特逻辑门操作以及两个量子比特的纠缠是通过在可调量子数据总线的调控线上施加特定的直流以及微波脉冲的方式实现的，芯片上仅需要一根量子数据总线的调控线即可完成；
[0030] (4)本发明利用经典数据总线实现同时读取所有量子比特，以及同时对所有量子比特实现单比特逻辑门操作，这样的结构设计充分利用了共用的信号通道，能将调控/读取信号中指定频率的信号与对应的量子比特/读取谐振腔匹配起来，极大地方便了对多量子比特芯片的调控与信号处理；
[0031] (5)本发明量子比特的最大频率差设计在1GHz范围以内，用于更方便地施加微波调控，并且提高多比特逻辑门操作的速度和保真度；
[0032] (6)本发明为了有效地区分每个量子比特的读取信号，每个量子比特都设计有独立的读取谐振腔，所有的读取谐振腔同时接入到经典数据总线上，经典数据总线具有两大主要功能，即同时读取所有量子比特，以及同时对所有量子比特实现单比特逻辑门操作。
附图说明
[0033] 图1为本发明
实施例1中量子芯片的整体结构示意图；
[0034] 图2为本发明实施例1中可调量子数据总线的结构放大图；
[0035] 图3为本发明实施例1中量子数据总线的调控线的结构放大图；
[0036] 图4为本发明实施例2中量子芯片的整体结构示意图；
[0037] 图5为本发明实施例2中可调量子数据总线的结构放大图；
[0038] 图6为本发明实施例2中量子数据总线的调控线的结构放大图。
[0039] 图中：1、可调量子数据总线；11、谐振腔谐振频率调节元件；12、半波长共面波导谐振腔；14、耦合结构；15、对准标记；16、加工区域；
[0040] 2、量子数据总线的调控线；21、调节线末端；22、调节线引线；
[0041] 3、多个量子比特；4、量子比特的读取谐振腔；5、经典数据总线；51、输入端口；52、输出端口。
具体实施方式
[0042] 下面结合具体实施例对本发明进一步进行描述。
[0043] 实施例1
[0044] 如图1、图2和图3所示，一种使用可调量子数据总线耦合多量子比特的量子芯片，包括基片以及印刷在所述基片上的经典数据总线5和六个量子比特3，所述的经典数据总线5包括输入端口51和输出端口52；还包括：
[0045] 可调量子数据总线1，所述的可调量子数据总线1印刷在基片上，通过耦合结构14连接所述的量子比特3，其为中心对称结构，包括半波长共面波导谐振腔12和谐振腔谐振频率调节元件11；所述的谐振腔谐振频率调节元件11设置在所述的可调量子数据总线1的中心位置；本实施例中耦合结构14为
电容耦合结构；
[0046] 量子比特的读取谐振腔4，数量与量子比特3数量对应，由此使得每个量子比特3都分配了独立的量子比特的读取谐振腔4，并且所有的量子比特的读取谐振腔4通过同一根经典数据总线5连接；即，
[0047] 所述的量子比特的读取谐振腔4一端与所述的经典数据总线5连接，另一端与所述的量子比特3连接；利用经典数据总线5，可以合并所有量子比特3的读取信号，避免了读取时的信号串扰，也能将读取信号中指定频率的信号通过量子比特的读取谐振腔4匹
配对应的量子比特3，极大地方便了对众多量子比特信号的筛选与处理；
[0048] 本实施例中具体地，所述的谐振腔谐振频率调节元件11为可调电感结构，进一步地采用SQUID，即超导量子干涉仪，SQUID用于调节可调量子数据总线1中半波长共面波导谐振腔12的频率，调节方式为通过外加磁场改变通过SQUID环的磁通量来调节其电感值，因此，本实施例中如图1所示，还包括量子数据总线的调控线2，
[0049] 所述的量子数据总线的调控线2是一根可以同时输入直流与微波脉冲的复合调控线，其中直流脉冲用于调节可调量子数据总线1的参数，微波脉冲是用于选择性地打开任意两个量子比特3之间的相互作用，并实现多比特逻辑门操作，具体实现方式是施加一个微波脉冲，微波脉冲的频率等于指定的两个量子比特3的频率差，即可对指定的两个量子比特3之间产生量子态的交换，进而实现两比特逻辑门操作以及两个量子比特3的纠缠，该过程不会牵涉其余任何量子比特，并且使整个芯片的调控不需要对每个量子比特分配额外的调控线路，极大地简化了多比特芯片的结构设计；
[0050] 量子数据总线的调控线2包括调节线引线22和调节线末端21，所述的调节线末端21接地，且与所述的SQUID相距5-20μm；
[0051] 如图3所示，对准标记15用于加工对准SQUID，加工区域16用于加工设置SQUID，调节线末端21与SQUID靠的很近，本实施例中取10um，由于调节线末端与SQUID区域不是对称分布的，从图中可以看出，纵向有意设计为不对齐，因此当在调节线引线上通直流以后，直流向调节线末端21的两边流向接地端，调节线末端21的两边与SQUID距离不一样，分别产生的磁场不能完全抵消，因而产生净磁场，净磁场通过SQUID结构，改变SQUID的等效电感，实现调节效果；实际应用中取决于具体的设计要求，调节线末端21与SQUID的间距不同，或者改变调节线末端21的不对称程度，都可以改变调节效率；
[0052] 经研究我们发现，调节效果最佳的是磁通量满足使以下关系式取最大值的位置：
[0053]
[0054] 其中ω1、ω2、ωbus分别为两个量子比特能级所对应的圆频率以及量子数据总线的圆频率，Φ为通过量子数据总线SQUID的磁通量的大小，并且满足被称为磁通量子。
[0055] 为了进一步说明本实施例的技术方案，结合上述量子芯片结构，提出采用该芯片耦合多量子比特的方法，即，
[0056] 一种使用可调量子数据总线耦合多量子比特的方法，包括如下步骤：
[0057] 步骤1，从经典数据总线5上输入端口51输入信号，该信号经量子比特筛选后，作用于对应的量子比特；并使得各量子比特的最大频率差在1GHz范围以内；
[0058] 利用成熟的微波信号调制/解调技术，多个量子比特的读取信号是可以合并在一起进行采集和分析的，但前提是所有的读取信号必须处于同一个调制带宽以内，因而在我们设计的量子芯片结构中，所有的量子比特的读取谐振腔4通过同一根经典数据总线5相连，并且所有的量子比特的读取谐振腔4都设计为频率相近但不相同，优选地，所有量子比特的读取谐振腔4的最大频率差设计在200MHz范围以内；通过该设计，所有的读取输入信号通过经典数据总线5输入，利用每个量子比特的读取谐振腔4对信号频率的选择性进行天然筛选，实现对特定量子比特3的读取，同时，所有包含比特信息的信号从量子比特的读取谐振腔4中反射回来，重新汇集在经典数据总线5中，最终合并输出；
[0059] 每个量子比特的单比特逻辑门调控以及读取是通过经典数据总线5下发并筛选的，量子比特之间的多比特逻辑门操作是通过量子数据总线的调控线2下发并筛选的，即，[0060] 步骤2，向量子数据总线的调控线2输入直流电流I，使其产生恒定磁场；
[0061] 步骤3，SQUID在上述步骤2中磁场作用下产生电感L，该电感L作用于可调量子数据总线1中半波长共面波导谐振腔12，半波长共面波导谐振腔12的谐振频率变为f；
[0062] 步骤4，上述步骤3中可调量子数据总线1的谐振频率f对可调量子数据总线1实施多比特逻辑门操作效率产生影响；
[0063] 步骤5，向量子数据总线的调控线2输入微波脉冲，微波脉冲的频率等于指定的两个量子比特的频率差，即指定的两个量子比特之间产生量子态的交换，进而实现两比特逻辑门操作以及两个量子比特的纠缠；
[0064] 步骤6，经典数据总线5通过输入端口51输入信号，该信号经量子比特的读取谐振腔4筛选后实现对各量子比特3信息的读取，并经各量子比特3的读取谐振腔4原路反射回来，由经典数据总线5读取，并经输出端口52输出。
[0065] 下面我们通过参数示例对上述方法进行说明。
[0066] 初始状态，量子比特A和量子比特B均处于逻辑“0”，经典数据总线5通过输入端口51输入信号，该信号经量子比特筛选后，特定的4.35GHz/4.1GHz脉冲作用于对应的量子比特；量子比特A和量子比特B之间的频率差为0.25GHz；此时逻辑变为
[0067]
[0068] 向量子数据总线的调控线输入直流电流I＝0.1mA，250MHz脉冲，使逻辑发生如下变化：
[0069]
[0070] 经典数据总线5通过输入端口51输入信号，该信号为特定的6.15GHz/6.1GHz脉冲，该信号经量子比特的读取谐振腔4筛选后实现对各量子比特3信息的读取，并经各量子比特3的读取谐振腔4原路反射回来，由经典数据总线5读取，并经输出端口52输出，输出结果与预期值 作比较。
[0071] 实施例2
[0072] 如图4、图5和图6所示，一种使用可调量子数据总线耦合多量子比特的量子芯片，与实施例1基本相同，所不同的是，可调量子数据总线1的谐振腔谐振频率调节元件11，即可调电感结构被进一步设计成量子比特形式，可以用于施加额外的调控
自由度，其各部件连接关系及工作原理与实施例1相同，并能够产生与实施例1相同的技术效果。
