用于量子比特的片上控制逻辑专利检索-量子比特电脑零配件专利检索查询-专利查询网

用于 量子比特的片上控制逻辑

阅读：27发布：2020-05-16

专利汇可以提供用于量子比特的片上控制逻辑专利检索，专利查询，专利分析的服务。并且本文中描述的是量子集成电路 (IC)组装件，所述量子集成电路(IC)组装件包括量子电路组件和控制逻辑，所述量子电路组件包括多个量子比特，所述控制逻辑耦合到所述量子电路组件并且被配置成控制那些组件的操作，其中所述(一个或多个)量子电路组件和所述控制逻辑被设置在单个管芯上。通过在与所述(一个或多个)量子电路组件相同的管芯上实现控制逻辑，可在芯片上提供更多的功能性，从而在芯片上集成更多的信号链。集成可大大减小复杂性并且降低量子计算设备的成本，减小接口带宽，并且提供可以在大规模制造中高效地使用的方法。还公开了用于制作此类组装件的方法。，下面是用于量子比特的片上控制逻辑专利的具体信息内容。

权利要求

1.一种量子电路组装件，包括：
量子电路组件，所述量子电路组件包括多个量子比特；以及
控制逻辑，所述控制逻辑耦合到所述量子电路组件并且被配置成控制所述量子电路组件的操作，
其中，所述量子电路组件和所述控制逻辑被设置在单个管芯上。
2.根据权利要求1所述的量子电路组装件，其中：
所述多个量子比特包括量子点量子比特，
所述量子电路组件进一步包括一个或多个柱塞栅极，并且
所述控制逻辑被配置成控制施加到所述一个或多个柱塞栅极的电压以控制所述多个量子比特的量子点的形成。
3.根据权利要求2所述的量子电路组装件，其中：
所述多个量子比特包括量子点量子比特，
所述量子电路组件进一步包括一个或多个势垒栅极，并且
所述控制逻辑被配置成控制施加到所述一个或多个势垒栅极的电压以控制两个相邻柱塞栅极之间或柱塞栅极与相邻累积栅极之间的势垒。
4.根据权利要求3所述的量子电路组装件，其中所述控制逻辑被配置成通过设置施加到所述一个或多个柱塞栅极的所述电压和/或设置施加到所述一个或多个势垒栅极的所述电压来初始化所述量子电路组件以确保最初在形成在所述一个或多个柱塞栅极下方的所述量子点中不存在电荷载流子，然后以确保将预定数量的电荷载流子加载到所述量子点中的每一个中。
5.根据权利要求1所述的量子电路组装件，其中：
所述多个量子比特包括量子点量子比特，
所述量子电路组件进一步包括一个或多个累积栅极，并且
所述控制逻辑被配置成控制施加到所述一个或多个累积栅极的电压以控制形成有量子点的区域与电荷载流子储存器之间的区域中的电荷载流子的数量。
6.根据权利要求1所述的量子电路组装件，其中：
所述多个量子比特包括量子点量子比特，
所述量子电路组件进一步包括含有一个或多个柱塞栅极、一个或多个势垒栅极和/或一个或多个累积栅极的多个栅极，并且
所述控制逻辑被配置成控制施加到所述多个栅极的电压。
7.根据权利要求1所述的量子电路组装件，进一步包括磁场发生器，其中：
所述多个量子比特包括量子点量子比特，
所述控制逻辑被配置成通过控制由所述磁场发生器产生的磁场来控制所述多个量子比特的量子点中的电荷载流子的自旋。
8.根据权利要求7所述的量子电路组装件，其中，所述磁场发生器包括微波传输线或具有一个或多个脉冲栅极的磁体。
9.根据权利要求1所述的量子电路组装件，其中：
所述多个量子比特包括量子点量子比特，
所述量子电路组件进一步包括含有一个或多个柱塞栅极、一个或多个势垒栅极和/或一个或多个累积栅极的多个栅极，并且
所述控制逻辑被配置成确定用于形成不同的量子点的栅极电压中的变化。
10.根据权利要求9所述的量子电路组装件，其中所述控制逻辑被配置成表征每个量子点的形成并且基于所述表征的结果确定所述变化。
11.根据权利要求1所述的量子电路组装件，其中：
所述多个量子比特包括超导量子比特，
所述量子电路组件进一步包括用于所述多个量子比特的一条或多条通量偏置线，并且所述控制逻辑被配置成控制所述一条或多条通量偏置线中的电流。
12.根据权利要求1所述的量子电路组装件，其中：
所述多个量子比特包括超导量子比特，
所述量子电路组件进一步包括用于所述多个量子比特的一条或多条微波线，并且所述控制逻辑被配置成检测所述一条或多条微波线中的电流并且基于所检测到的电流控制所述量子电路组件的所述操作。
13.根据权利要求12所述的量子电路组装件，其中，所述控制逻辑被进一步配置成控制所述一条或多条微波线中的所述电流。
14.根据权利要求13所述的量子电路组装件，其中，所述控制逻辑被配置成在控制所述一条或多条微波线中的所述电流以控制所述多个量子比特的状态与检测所述一条或多条微波线中的所述电流以检测所述多个量子比特的所述状态之间切换所述一条或多条微波线的操作。
15.根据权利要求1所述的量子电路组装件，其中：
所述多个量子比特包括超导量子比特，
所述量子电路组件进一步包括用于所述多个量子比特的一条或多条驱动线(224)，并且
所述控制逻辑被配置成控制所述一条或多条驱动线中的电流。
16.根据权利要求15所述的量子电路组装件，其中所述控制逻辑被配置成通过确保在所述多个量子比特的频率下提供所述电流的一个或多个脉冲来控制所述一条或多条驱动线中的所述电流。
17.根据权利要求16所述的量子电路组装件，其中所述控制逻辑被配置成控制所述一个或多个脉冲的持续时间。
18.一种量子计算设备，包括：
量子电路组装件，所述量子电路组装件包括量子电路组件和控制逻辑，所述量子电路组件包括多个量子比特，所述控制逻辑被配置成控制所述量子电路组件的操作，其中所述量子电路组件和所述控制逻辑被设置在单个芯片上；以及
 存储器设备，所述存储器设备被配置成存储在所述量子电路组件的操作期间由所述控制逻辑产生和/或使用的数据。
19.根据权利要求18所述的量子计算设备，进一步包括被配置成使所述量子电路组装件的温度维持在5开氏度以下的冷却装置。
20.根据权利要求18或19所述的量子计算设备，其中，所述存储器设备被配置成存储用于要由所述控制逻辑执行的量子计算算法的指令。
21.一种用于形成量子电路组装件的方法，所述方法包括：
在包括多个量子比特的量子电路组件将形成在上面的衬底的一个或多个部分上方提供第一掩模；
利用所述第一掩模对所述衬底执行第一制作工艺，所述第一制作工艺在所述控制逻辑将形成在上面的所述衬底的一个或多个部分上形成控制逻辑的至少一部分；
去除所述第一掩模；以及
对所述衬底执行第二制作工艺，所述第二制作工艺在所述衬底上形成所述量子电路组件的至少一部分。
22.根据权利要求21所述的方法，进一步包括在所述控制逻辑将形成在上面的所述衬底的所述一个或多个部分上方提供第二掩模，其中利用所述第二掩模对所述衬底执行所述第二制作工艺。
23.根据权利要求21所述的方法，其中所述第一掩模包括氧化物或氮化物材料的层。
24.根据权利要求21所述的方法，进一步包括互连所述控制逻辑和所述量子电路组件。
25.根据权利要求21至24中的任一项所述的方法，进一步包括对所述衬底进行切割以形成包括所述量子电路组件和所述控制逻辑的管芯。

说明书全文

用于量子比特的片上控制逻辑

技术领域

[0001] 本公开一般地涉及量子计算的领域，并且更具体地，涉及控制逻辑与量子电路的集成。

背景技术

[0002] 量子计算指代与使用量子力学现象来操纵数据的计算系统有关的研究领域。这些量子力学现象(诸如叠加(其中量子变量可同时地存在于多种不同的状态下)和纠缠(其中多个量子变量不管它们之间在空间或时间上的距离都具有相关状态)在经典计算的世界中没有类似物，并且因此不能用经典计算设备来实现。附图说明

[0003] 为了提供对本公开及其特征和优点的更完整理解，参考结合附图进行的以下描述，其中相似的附图标记表示相似的部分，在附图中：图1-3是根据本公开的一些实施例的实现量子点量子比特(qubits)的示例性器件的横截面视图。

[0004] 图4-6是根据本公开的一些实施例的可以在量子点器件中使用的量子阱堆的各种示例的横截面视图。

[0005] 图7-13图示了根据本公开的一些实施例的可以在量子点器件中使用的示例基底/鳍(fin)布置。

[0006] 图14提供了根据本公开的一些实施例的实现超导量子比特的示例性器件的示意图示。

[0007] 图15提供了根据本公开的一些实施例的实现超导量子比特的器件的示例性物理布局的示意图示。

[0008] 图16提供了根据本公开的一些实施例的与包括一个或多个量子比特的量子电路组件集成的控制逻辑的示意图示。

[0009] 图17提供了根据本公开的一些实施例的用于制作与量子电路组件集成的控制逻辑的示例性方法的流程图。

[0010] 图18提供了根据本公开的一些实施例的示例性量子计算设备的示意图示，所述示例性量子计算设备可以包括与如本文中所描述的量子电路组件中的任一个集成的控制逻辑。

具体实施方式

[0011] 概要如本文中先前所描述的，量子计算或量子信息处理指代与使用量子力学现象来操纵数据的计算系统有关的研究领域。量子力学现象的一个示例是量子叠加的原理，所述量子叠加断言任何两种或更多种量子状态可被加在一起，即叠加，以产生另一有效的量子状态，并且任何量子状态可被表示为两种或更多种其他不同的状态的和。量子纠缠是量子力学现象的另一示例。纠缠指代粒子群被产生或者相互作用，使得一个粒子的状态变得与其他粒子的状态纠缠在一起。此外，不能独立地描述每个粒子的量子状态。替代地，量子状态是总体上针对纠缠粒子群给出的。量子力学现象的又一个示例有时被描述为“塌缩（collapse）”，因为它断言当我们观测(测量)粒子时，我们不可避免地改变它们的性质，原因在于一旦被观测，粒子就停止处于叠加或纠缠的状态(即通过设法探知关于粒子的任何事，我们使其状态塌缩)。

[0012] 简而言之，叠加假定给定粒子可同时地处于两种状态，纠缠假定两个粒子可以是相关的，因为它们能够不管它们之间在空间和时间上的距离都立即协调其状态，并且塌缩假定当一个人观测粒子时，这个人不可避免地改变粒子的状态及其与其他粒子的纠缠。这些独特现象使在量子计算机中对数据的操纵与经典计算机(即使用经典物理学的现象的计算机)的操纵显著地不同。经典计算机将数据编码成二进制值，通常被称为比特。在任何给定时间，一个比特总是处于两种状态中的仅一种—它是0或1。量子计算机使用所谓的量子比特，被称为量子比特(术语“比特”和“量子比特”常常可互换地指代它们保持的值以及指代存储值的实际器件)。类似于经典计算机的比特，在任何给定时间，量子比特可以是0或1。然而，同经典计算机的比特对比，量子比特还可以同时为0和1，这是量子状态的叠加的结果。纠缠也导致量子比特的独特性质，因为到量子处理器的输入数据可散布在纠缠的量子比特当中，从而允许对该数据的操纵也散布：向一个量子比特提供输入数据导致该数据被共享给与第一量子比特纠缠的其他量子比特。

[0013] 与确立已久的且深入研究的经典计算机相比较，量子计算仍处于其初期，同时固态量子处理器中的量子比特的最高数量当前为大约10。主要挑战之一存在于保护量子比特免于退相干(decoherence)，使得它们可停留在信息保持状态下足够长以执行必要的计算并且读出结果。

[0014] 量子比特常常在低温温度(通常仅为几度开尔文或甚至仅高于绝对零度几毫开尔文)下操作，因为在低温温度下热能足够低而不会引起乱真激发，这被认为帮助使量子比特退相干最小化。量子比特的操作用控制逻辑来控制。控制逻辑在如下意义上通常是“外部的”，即在量子比特被保持在低温温度下的同时，控制逻辑被设置在被保持在较高温度下的单独的器件或芯片上，其中电线连接控制逻辑和量子比特。虽然这可能适合于实现仅几个量子比特，然而这种方法对包括更大数量的量子比特的量子电路组件将面临重大挑战。此外，这种方法不适合于量子计算设备的大规模制造。

[0015] 本公开的实施例提供量子集成电路(IC)组装件，所述IC组装件包括量子电路组件和控制逻辑，所述量子电路组件包括多个量子比特，所述控制逻辑耦合到量子电路组件并且被配置成控制那些组件的操作，其中(一个或多个)量子电路组件和控制逻辑被设置在单个管芯(die)上。通过在与(一个或多个)量子电路组件相同的管芯上实现控制逻辑，可在芯片上提供更多的功能性，从而在芯片上集成更多的信号链。集成可大大减小复杂性并且降低量子计算设备的成本，减小接口带宽，并且提供可在大规模制造中更效地使用的方法。还公开了用于制作此类组装件的方法。

[0016] 出于本公开的目的，如本文中所使用的诸如“上”、“下”、“在…上方”、“在…下面”、“在…之间”和“在…上”之类的术语指代一个材料层或组件相对于其他层或组件的相对位置。例如，设置在另一层上方或下面的一个层可以与另一层直接地接触或者可以具有一个或多个中间层。此外，设置在两个层之间的一个层可以与两个层直接地接触或者可以具有一个或多个中间层。相比之下，“在”第二层“上”的第一层与该第二层直接接触。类似地，除非另外显式地陈述，否则设置在两个特征之间的一个特征可以与相邻特征直接接触或者可以具有一个或多个中间层。

[0017] 短语“A和/或B”意指(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。术语“在...之间”当被参考测量范围使用时，包括测量范围的末端。如本文中所使用的，表示法“A/B/C”意指(A)、(B)和/或(C)。

[0018] 本描述使用短语“在一个实施例中”或“在实施例中”，其可以各自指代相同或不同的实施例中的一个或多个。此外，如相对于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。本公开可以使用基于视角的描述，诸如“在…上方”、“在…下方”、“顶部”、“底部”和“侧面”；此类描述用于方便讨论而不旨在限制所公开实施例的应用。附图不一定按比例绘制。

[0019] 如本文中所使用的，指示可以被认为是理想化行为的术语(诸如例如“超导”或“无损”)旨在涵盖可能不完全理想但是在给定应用的可接受范围内的功能性。例如，在非零电阻或非零量的乱真二能级系统(TLS)方面的一定水平的损失可以是可接受的，使得结果得到的材料和结构仍然可以通过这些“理想化”术语来指代。与可接受水平的损失相关联的具体值预期随着时间的推移而改变，因为制作精度将改进并且因为容错方案可以变得更容忍较高的损失，所有这些都在本公开的范围内。

[0020] 此外，虽然本公开可以包括对微波信号的参考，但是这仅是因为当前量子比特被设计成对此类信号有效工作，因为微波范围中的能量比在操作量子比特的温度下的热激发高。此外，用于控制和测量微波的技术是众所周知的。由于这些原因，量子比特的典型频率在5-10千兆赫(GHz)范围中，以便比热激发高，但是足够低以便于微波工程。然而，有利地，因为量子比特的激发能量由电路元件控制，所以量子比特可被设计成具有任何频率。因此，一般而言，量子比特能被设计成与电磁频谱的其他范围中的信号一起操作，并且能相应地修改本公开的实施例。所有这些替代实施方式都在本公开的范围内。

[0021] 在以下详细描述中，参考形成其一部分的附图，并且在附图中通过图示来示出可以实践的实施例。应当理解的是，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑改变。因此，不应在限制性意义上进行以下详细描述。

[0022] 此外，在以下描述中，将使用由本领域的技术人员通常采用的术语来描述说明性实施方式的各个方面以将其工作的实质传达给本领域的其他技术人员。然而，对于本领域的技术人员而言将显而易见的是，可以利用所描述的方面中的仅一些来实践本公开。出于说明的目的，阐述具体数字、材料和配置以便提供对说明性实施方式的透彻理解。然而，对于本领域的技术人员而言将显而易见的是，可以在没有具体细节的情况下实践本公开。在其他实例中，省略或者简化众所周知的特征以便不使说明性实施方式混淆。

[0023] 将依次以最有助于理解本公开的方式将各种操作描述为多个离散操作。然而，描述的顺序不应该被解释成暗示这些操作必定是顺序相关的。特别地，不需要按呈现的顺序执行这些操作。可以以与所描述的(一个或多个)实施例不同的顺序执行所描述的操作。可以执行各种附加操作，和/或可以在附加实施例中省略描述的操作。

[0024] 与各种类型的量子比特一起使用的集成控制逻辑操纵并读出量子状态从而使量子力学现象变得可见且可追踪的能力以及处理并改进量子比特的量子状态的脆弱性的能力呈现在经典计算机中未发现的独特挑战。这些挑战说明了为什么业界和学术界的那么多当前努力继续专注于搜索新的且改进的物理系统，其功能性能接近理论上设计的量子比特的预期功能性。用于实现迄今为止已探索的量子比特的物理系统包括例如量子点器件、超导器件、单俘获离子器件、光子极化器件等。为了表明这些器件实现量子比特，有时这些器件被称为量子比特，例如量子点量子比特、超导量子比特等。

[0025] 量子电路组件中使用的量子比特的类型将影响本文中描述的片上控制逻辑将被配置成提供什么种类的控制。在下面，描述了两个示例性量子电路组件—一个并入量子点量子比特(图1-13)并且一个并入超导量子比特(图14-15)。然而，如本文中所描述的控制逻辑与量子电路组件一起集成在相同管芯上适用于包括任何类型的量子比特的量子电路组件，所有这些都在本公开的范围内。

[0026] 具有量子点量子比特的示例性量子电路组件量子点器件可以使得量子点的形成能够用作量子计算设备中的量子比特(即，作为量子比特)。一种类型的量子点器件包括具有基底、远离基底延伸的鳍的器件，其中鳍包括量子阱层，以及设置在鳍上的一个或多个栅极。如本文中详细地讨论的，可以通过一个或多个栅极在x方向上、通过鳍在y方向上并且通过量子阱层在z方向上来约束形成在这种器件中的量子点。与量子点形成和操纵的先前方法不同，具有鳍的量子点器件提供量子点的强空间定位(以及因此对量子点相互作用和操纵的良好控制)、包括在器件中的量子点的数量方面的良好可伸缩性，和/或在做出到量子点器件的电连接以将量子点器件集成在较大计算设备中时的设计灵活性。因此，这是被描述为可以与根据本公开的实施例的片上控制逻辑集成在一起的第一示例性量子电路组件的量子点器件的类型。

[0027] 图1-3是依照各种实施例的实现量子点量子比特的示例性量子点器件100的横截面视图。特别地，图2图示了沿着图1的截面A-A截取的量子点器件100 (然而图1图示了沿着图2的截面C-C截取的量子点器件100)，并且图3图示了沿着图1的截面B-B截取的量子点器件100 (然而图1图示了沿着图3的截面D-D截取的量子点器件100)。尽管图1表明图2中所图示的横截面是通过鳍104-1截取的，然而通过鳍104-2截取的类似横截面可以是相同的，并且因此图1-3的讨论一般地参考“鳍104”。

[0028] 如本文中所描述的与控制逻辑一起集成在芯片上的量子电路组件可以包括量子点器件100中的一个或多个。

[0029] 如图1-3中所示，量子点器件100可以包括基底102和远离基底102延伸的多个鳍104。基底102和鳍104可以包括以许多方式中的任一种分布在基底102与鳍104之间的半导体衬底和量子阱堆(在图1-3中未示出，但是在下面参考半导体衬底144和量子阱堆146进行讨论)。基底102可以包括半导体衬底的至少一些，并且鳍104可以各自包括量子阱堆的量子阱层(在下面参考图4-6的量子阱层152进行讨论)。在下面参考图7-13的基底鳍布置158讨论基底/鳍布置的示例。

[0030] 尽管在图1-3中示出了仅两个鳍104-1和104-2，然而这仅仅是为了易于图示，并且可以在量子点器件100中包括多于两个鳍104。在一些实施例中，包括在量子点器件100中的鳍104的总数量是偶数，其中鳍104被组织成包括一个有源鳍104和一个读取鳍104的对，如在下面详细地讨论的那样。当量子点器件100包括多于两个鳍104时，鳍104可以被成对布置成在行中(例如，总共2N个鳍可以被布置在1×2N行或2×N行中)或者成对布置在更大阵列中(例如，总共2N个鳍可以被布置为4×N/2阵列、6×N/3阵列等)。为了易于图示本文讨论将主要集中于单对鳍104，但是本公开的所有教导都适用于具有更多鳍104的量子点器件100。

[0031] 如上面所指出的，鳍104中的每一个均可以包括量子阱层(在图1-3中未示出，但是在下面参考量子阱层152进行讨论)。包括在鳍104中的量子阱层可以被布置为垂直于z方向，并且可以提供其中二维电子气体(2DEG)可以形成以使得能够在量子点器件100的操作期间产生量子点的层，如在下面进一步详细地讨论的那样。量子阱层它本身可以对量子点在鳍104中的z位置提供几何约束，并且鳍104(以及因此量子阱层)在y方向上的有限范围可以对量子点在鳍104中的y位置提供几何约束。为了控制量子点在鳍104中的x位置，可以对设置在鳍104上的栅极施加电压以调整在x方向上沿着鳍104的能量分布并且因此约束量子点在量子阱内的x位置(在下面参考栅极106/108详细地讨论)。鳍104的尺寸可以取任何适合的值。例如，在一些实施例中，鳍104可以各自具有10纳米与30纳米之间的宽度162。在一些实施例中，鳍104可以各自具有200纳米与400纳米之间(例如，250纳米与350纳米之间或者等于300纳米)的高度164。

[0032] 鳍104可以被平行布置，如图1和图3中所图示的，并且可以被绝缘材料128间隔开，所述绝缘材料128可以被设置在鳍104的相反面上。绝缘材料128可以是介质材料，诸如氧化硅。例如，在一些实施例中，鳍104可以被间隔开100微米与250微米之间的距离160。

[0033] 可以在鳍104中的每一个上设置多个栅极。在图2中所图示的实施例中，三个栅极106和两个栅极108被示出为分布在鳍104的顶部上。这个特定数量的栅极仅仅是说明性的，并且可以使用任何适合数量的栅极。附加地，可以在鳍104上设置多组栅极，例如图2中所示的栅极。

[0034] 如图2中所示，可以在栅极106-1和106-2之间设置栅极108-1，并且可以在栅极106-2和106-3之间设置栅极108-2。栅极106/108中的每一个均可以包括栅极电介质114。在图2中所图示的实施例中，用于所有栅极106/108的栅极电介质114由栅极电介质材料的公共层提供。在其他实施例中，用于栅极106/108中的每一个的栅极电介质114可以由栅极电介质114的单独的部分提供。在一些实施例中，栅极电介质114可以是多层栅极电介质(例如，具有用于改进鳍104与所对应的栅极金属之间的界面的多种材料)。栅极电介质114可以是例如氧化硅、氧化铝或高k电介质，诸如氧化铪。更一般地，栅极电介质114可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌之类的元素。可以在栅极电介质114中使用的材料的示例可以包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化钽、氧化钽硅、氧化铅钪钽和铌酸铅锌。在一些实施例中，可以对栅极电介质114执行退火工艺以改进栅极电介质114的质量。

[0035] 栅极106中的每一个均可以包括栅极金属110和硬掩模116。硬掩模116可以由氮化硅、碳化硅或另一适合的材料形成。栅极金属110可以被设置在硬掩模116与栅极电介质114之间，并且栅极电介质114可以被设置在栅极金属110与鳍104之间。为了易于图示在图2中标记了硬掩模116的仅一个部分。在一些实施例中，栅极金属110可以是超导体，诸如铝、氮化钛(例如，经由原子层沉积来沉积)或氮化铌钛。在一些实施例中，硬掩模116可以不存在于量子点器件100中(例如，可以在处理期间去除像硬掩模116一样的硬掩模，如在下面所讨论的)。栅极金属110的侧面可以是基本上平行的，如图2中所示，并且绝缘间隔体134可以被设置在栅极金属110的侧面和硬掩模116上。如图2中所图示的，间隔体134可以越靠近鳍104更厚并且越远离鳍104更薄。在一些实施例中，间隔体134可以具有凸起形状。间隔体134可以由任何适合的材料形成，所述材料诸如碳掺杂氧化物、氮化硅，氧化硅或其他碳化物或氮化物(例如，碳化硅、掺杂有碳的氮化硅和氮氧化硅)。栅极金属110可以是任何适合的金属，诸如氮化钛。

[0036] 栅极108中的每一个均可以包括栅极金属112和硬掩模118。硬掩模118可以由氮化硅、碳化硅或另一适合的材料形成。栅极金属112可以被设置在硬掩模118与栅极电介质114之间，并且栅极电介质114可以被设置在栅极金属112与鳍104之间。在图2中所图示的实施例中，硬掩模118可以在硬掩模116上方(并且在栅极106的栅极金属110上方)延伸，然而在其他实施例中，硬掩模118可以不在栅极金属110上方延伸(例如，如在下面参考图45所讨论的)。在一些实施例中，栅极金属112可以是与栅极金属110不同的金属；在其他实施例中，栅极金属112和栅极金属110可以具有相同的材料成分。在一些实施例中，栅极金属112可以是超导体，诸如铝、氮化钛(例如，经由原子层沉积来沉积)或氮化铌钛。在一些实施例中，硬掩模118可以不存在于量子点器件100中(例如，可以在处理期间去除像硬掩模118一样的硬掩模，如在下面所讨论的)。

[0037] 栅极108可以在栅极106-1和栅极106-3的侧面上的邻近间隔体134之间延伸，如图2中所示。在一些实施例中，栅极金属112可以在栅极106-1和栅极106-3的侧面上的间隔体
134之间延伸。因此，栅极金属112可以具有与间隔体134的形状基本上互补的形状，如所示。
在其中栅极电介质114不是在栅极108和106之间共用的层但是替代地被单独地沉积在间隔体134之间的鳍104上(例如，如在下面参考图40-44所讨论的)的一些实施例中，栅极电介质
114可以至少部分地向间隔体134的侧面上延伸，并且栅极金属112可以在间隔体134上的栅极电介质114的部分之间延伸。栅极金属112像栅极金属110一样可以是任何适合的金属，诸如氮化钛。

[0038] 栅极106/108的尺寸可以取任何适合的值。例如，在一些实施例中，栅极金属110的z高度166可以介于40纳米与75纳米之间(例如，约50纳米)；栅极金属112的z高度可以是在相同范围中。在像图2中所图示的实施例一样的实施例中，栅极金属112的z高度可以大于栅极金属110的z高度。在一些实施例中，栅极金属110的长度168(即，在x方向上)可以介于20纳米与40纳米之间(例如，30纳米)。在一些实施例中，栅极106中的相邻栅极之间的距离170(例如，如在x方向上从一个栅极106的栅极金属110到相邻栅极106的栅极金属110测量到的，如图2中所图示的)可以介于40纳米与60纳米之间(例如，50纳米)。在一些实施例中，间隔体134的厚度172可以介于1纳米与10纳米之间(例如，介于3纳米与5纳米之间、介于4纳米与6纳米之间或者介于4纳米与7纳米之间)。栅极金属112的长度(即，在x方向上)可以取决于栅极106和间隔体134的尺寸，如图2中所图示的。如图1中所指示的，一个鳍104上的栅极106/108可以在绝缘材料128上方延伸超过它们相应的鳍104并且朝向另一个鳍104延伸，但是可以通过中间绝缘材料130与其配对栅极隔离。

[0039] 如图2中所示，可以在x方向上沿着鳍104交替地布置栅极106和108。在量子点器件100的操作期间，可以对栅极106/108施加电压以调整鳍104中的量子阱层(未示出)中的势能以产生量子点142可以形成在其中的变化深度的量子阱。为了易于图示在图2和图3中用附图标记标记了仅一个量子点142，但是五个作为虚线圆圈被指示在每个鳍104中，从而形成可以被称为“量子点阵列”的东西。图2中的量子点142的位置不旨在指示量子点142的特定几何定位。间隔体134本身可以在量子阱层中的栅极106/108下方的量子阱之间提供“无源”势垒，并且施加到栅极106/108中的不同栅极的电压可以调整量子阱层中的栅极106/
108下方的势能；减小势能可以形成量子阱，然而增加势能可以形成量子势垒。

[0040] 鳍104可以包括掺杂区域140，所述掺杂区域140可以用作量子点器件100的电荷载流子的储存器。例如，n型掺杂区域140可以为电子型量子点142提供电子，而p型掺杂区域140可以为空穴型量子点142提供空穴。在一些实施例中，界面材料141可以被设置在掺杂区域140的表面处，如所示。界面材料141可以促进导电触点(例如，如在下面所讨论的导电通孔136)与掺杂区域140之间的电耦合。界面材料141可以是任何适合的材料；例如，在其中掺杂区域140包括硅的实施例中，界面材料141可以包括硅化镍。

[0041] 本文中公开的量子点器件100可以用于形成电子型或空穴型量子点142。注意的是，施加到栅极106/108以形成量子阱/势垒的电压的极性取决于量子点器件100中使用的电荷载流子。在其中电荷载流子是电子(并且因此量子点142是电子型量子点)的实施例中，施加到栅极106/108的充足负电压可以增加栅极106/108下方的势垒并且施加到栅极106/108的充足正电压可以减小栅极106/108下方的势垒(从而形成电子型量子点142可以形成在其中的势阱)。在其中电荷载流子是空穴(并且因此量子点142是空穴型量子点)的实施例中，施加到栅极106/108的充足正电压可以增加栅极106/108下方的势垒，并且施加到栅极
106和108的充足负电压可以减小栅极106/108下方的势垒(从而形成空穴型量子点142可以形成在其中的势阱)。本文中公开的量子点器件100可以用于形成电子型或空穴型量子点。

[0042] 可以单独地对栅极106和108中的每一个施加电压以调整栅极106和108下方的量子阱层中的势能，并且从而控制在栅极106和栅极108中的每一个下方的量子点142的形成。附加地，在栅极106和108中的不同栅极下方的相对势能分布允许量子点器件100调谐相邻栅极下方的量子点142之间的电势相互作用。例如，如果两个相邻量子点142(例如，栅极106下方的一个量子点142和栅极108下方的另一量子点142)被仅短势垒分离，则两个量子点
142可以比在它们被更高势垒分离的情况下更强地相互作用。因为可以通过调整相应的栅极106/108上的电压来调整每个栅极106/108下方的势阱的深度/势垒的高度，所以可以调整相邻栅极106/108之间的电势差，并且因此相互作用被调谐。

[0043] 在一些应用中，栅极108可以被用作柱塞栅极以使得能够在栅极108下方形成量子点142，然而栅极106可以被用作势垒栅极以调整形成在相邻栅极108下的量子点142之间的势垒。在其他应用中，栅极108可以被用作势垒栅极，然而栅极106被用作柱塞栅极。在其他应用中，量子点142可以形成在所有栅极106和108下方，或者在栅极106和108的任何期望子集下方。

[0044] 导电通孔和线可以与栅极106/108并且与掺杂区域140接触，以使得能够在期望位置中做出到栅极106/108和掺杂区域140的电连接。如图1-3中所示，栅极106可以远离鳍104延伸，并且导电通孔120可以接触栅极106(并且在图2中用虚线绘制以指示它们在附图的平面后面的位置)。导电通孔120可以贯穿硬掩模116和硬掩模118以接触栅极106的栅极金属110。栅极108可以远离鳍104延伸，并且导电通孔122可以接触栅极108(在图2中也用虚线绘制以指示它们在附图的平面后面的位置)。导电通孔122可以贯穿硬掩模118以接触栅极108的栅极金属112。导电通孔136可以接触界面材料141并且由此可以与掺杂区域140电接触。
量子点器件100可以进一步包括导电通孔和/或线(未示出)以视需要而定与栅极106/108和/或掺杂区域140电接触。

[0045] 在操作期间，可以对掺杂区域140施加偏置电压(例如，经由导电通孔136和界面材料141)以使电流流过掺杂区域140。当掺杂区域140被掺杂有n型材料时，此电压可以是正的；当掺杂区域140被掺杂有p型材料时，此电压可以是负的。此偏置电压的大小可以取任何适合的值(例如，介于0.25伏特与2伏特之间)。

[0046] 导电通孔120、122和136可以通过绝缘材料130彼此电绝缘。绝缘材料130可以是任何适合的材料，诸如层间电介质(ILD)。绝缘材料130的示例可以包括氧化硅、氮化硅、氧化铝和/或氮氧化硅。如在集成电路制造的领域中已知的，可以在其中结构的层形成在彼此之上的迭代过程中形成导电通孔和线。在一些实施例中，导电通孔120/122/136可以在其最宽点(例如，30纳米)处具有20纳米或更大的宽度，并且具有80纳米或更大(例如，100纳米)的间距。在一些实施例中，包括在量子点器件100中的导线(未示出)可以具有100纳米或更大的宽度，以及100纳米或更大的间距。图1-3中所示的导电通孔的特定布置仅仅是说明性的，并且可以实现任何电路由布置。

[0047] 如上面所讨论的，鳍104-1的结构可以与鳍104-2的结构相同；类似地，鳍104-1上的栅极106/108的构造可以与鳍104-2上的栅极106/108的构造相同。鳍104-1上的栅极106/108可以由平行鳍104-2上的对应栅极106/108镜像，并且绝缘材料130可以使不同的鳍104-
1和104-2上的栅极106/108分离。特别地，形成在鳍104-1中(在栅极106/108下方)的量子点
142可以在鳍104-2中(在所对应的栅极106/108下方)具有配对量子点142。在一些实施例中，鳍104-1中的量子点142在这些量子点142作为量子比特并被控制(例如，通过施加到鳍
104-1的栅极106/108的电压)以执行量子计算的意义上可以被用作“有源”量子点。鳍104-2中的量子点142在这些量子点142可以通过检测由鳍104-1中的量子点142中的电荷所产生的电场来检测鳍104-1中的量子点142的量子状态并且可以将鳍104-1中的量子点142的量子状态转换成可以由鳍104-2上的栅极106/108检测的电信号的意义上可以被用作“读取”量子点。鳍104-1中的每个量子点142可以由其在鳍104-2中的对应量子点142来读取。因此，量子点器件100使得能实现量子计算以及读取量子计算的结果的能力两者。

[0048] 虽然在图1-3中未具体地示出，然而量子点器件100可以进一步包括用于在具有量子点的区域与诸如例如掺杂区域140之类的储存器之间的量子阱区域中形成2DEG的一个或多个累积栅极，所述掺杂区域140如先前描述的那样，可以用作量子点器件100的电荷载流子的储存器。使用这种累积栅极可以允许减少与其中将形成量子点的区域相邻的区域中的电荷载流子的数量，使得可将单个电荷载流子从储存器转移到量子点阵列中。在各种实施例中，可以在其中将形成量子点的区域的任何一侧实现累积栅极。

[0049] 尽管在图1-3中同样未具体地示出，然而量子点器件100的一些实施方式进一步包括或者耦合到用于量子点中的电荷载流子的自旋操纵的磁场源。在各种实施例中，例如微波传输线或具有脉冲栅极的一个或多个磁体可以被用作磁场源。一旦通过确保在每个量子点中存在期望数量的电荷载流子并且确保这些电荷载流子的初始自旋来初始化量子点阵列，就可以利用单个自旋或自旋对或可能更大数量的自旋来执行自旋操纵。在一些实施例中，可以使用与旋转磁场(与其静态场垂直)的电子自旋谐振并且在与自旋翻转的跃迁能量的谐振时操纵单个自旋。

[0050] 如上面所讨论的，量子点器件100的基底102和鳍104可以由半导体衬底144和设置在半导体衬底144上的量子阱堆146形成。量子阱堆146可以包括2DEG可以在量子点器件100的操作期间形成在其中的量子阱层。量子阱堆146可以采取许多形式中的任一种，所述形式中的若干个被图示在图4-6中。在下面讨论的量子阱堆146中的各个层可以生长在半导体衬底144上(例如，使用外延工艺)。

[0051] 图4是仅包括量子阱层152的量子阱堆146的横截面视图。量子阱层152可以被设置在半导体衬底144上，并且可以由材料形成为使得，在量子点器件100的操作期间，2DEG可以接近于量子阱层152的上表面形成在量子阱层152中。栅极106/108的栅极电介质114可以被设置在量子阱层152的上表面上。在一些实施例中，图4的量子阱层152可以由本征硅形成，并且栅极电介质114可以由氧化硅形成；在这种布置中，在量子点器件100的使用期间，2DEG可以形成在本征硅与氧化硅之间的界面处的本征硅中。在一些此类实施例中，本征硅可以发生应变，然而在其他实施例中，本征硅可以不发生应变。图4的量子阱堆146中的层的厚度(即，z高度)可以取任何适合的值。例如，在一些实施例中，量子阱层152(例如，本征硅)的厚度可以介于0.8微米与1.2微米之间。

[0052] 图5是包括量子阱层152和势垒层154的量子阱堆146的横截面视图。量子阱堆146可以被设置在半导体衬底144上，使得势垒层154被布置在量子阱层152与半导体衬底144之间。势垒层154可以在量子阱层152与半导体衬底144之间提供势垒。如上面参考图4所讨论的，图5的量子阱层152可以由材料形成为使得，在量子点器件100的操作期间，2DEG可以接近于量子阱层152的上表面形成在量子阱层152中。例如，在其中半导体衬底144由硅形成的一些实施例中，图5的量子阱层152可以由硅形成，并且势垒层154可以由硅锗形成。此硅锗的锗含量可以是20-80%(例如，30%)。图5的量子阱堆146中的层的厚度(即，z高度)可以取任何适合的值。例如，在一些实施例中，势垒层154(例如，硅锗)的厚度可以介于0纳米与400纳米之间。在一些实施例中，量子阱层152(例如，硅)的厚度可以介于5纳米与30纳米之间。

[0053] 图6是包括量子阱层152和势垒层154-1以及缓冲层176和附加势垒层154-2的量子阱堆146的横截面视图。量子阱堆146可以被设置在半导体衬底144上，使得缓冲层176被设置在势垒层154-1与半导体衬底144之间。缓冲层176可以由与势垒层154相同的材料形成，并且可以存在以随着它在半导体衬底144上生长而捕获形成在这种材料中的缺陷。在一些实施例中，缓冲层176可以在与势垒层154-1不同的条件(例如，沉积温度或生长速率)下生长。特别地，势垒层154-1可以在实现比缓冲层176更少的缺陷的条件下生长。在其中缓冲层176包括硅锗的一些实施例中，缓冲层176的硅锗可以具有从半导体衬底144到势垒层154-1变化的锗含量。例如，缓冲层176的硅锗可以具有从硅半导体衬底144处的百分之零到势垒层154-1处的非零百分比(例如，30%)变化的锗含量。图6的量子阱堆146中的层的厚度(即，z高度)可以取任何适合的值。例如，在一些实施例中，缓冲层176(例如，硅锗)的厚度可以介于0.3微米与4微米之间(例如，0.3至2微米或0.5微米)。在一些实施例中，势垒层154-1(例如，硅锗)的厚度可以介于0纳米与400纳米之间。在一些实施例中，量子阱层152(例如，硅)的厚度可以介于5纳米与30纳米之间(例如，10纳米)。在一些实施例中，势垒层154-2(例如，硅锗)的厚度可以介于25纳米与75纳米之间(例如，32纳米)。

[0054] 如上面参考图5所讨论的，图6的量子阱层152可以由材料形成为使得，在量子点器件100的操作期间，2DEG可以接近于量子阱层152的上表面形成在量子阱层152中。例如，在其中半导体衬底144由硅形成的一些实施例中，图6的量子阱层152可以由硅形成，并且势垒层154-1和缓冲层176可以由硅锗形成。在一些此类实施例中，缓冲层176的硅锗可以具有从半导体衬底144到势垒层154-1变化的锗含量。例如，缓冲层176的硅锗可以具有从硅半导体衬底144处的百分之零到势垒层154-1处的非零百分比(例如，30%)变化的锗含量。势垒层154-1可以进而具有等于非零百分比的锗含量。在其他实施例中，缓冲层176可以具有等于势垒层154-1的锗含量的锗含量，但是可以比势垒层154-1厚以便吸收在生长期间可能出现的缺陷。势垒层154-2像势垒层154-1一样可以在量子阱层152周围提供势能势垒，并且可以采取势垒层154-1的实施例中的任一个的形式。在图6的量子阱堆146的一些实施例中，可以省略缓冲层176和/或势垒层154-2。

[0055] 如上面所讨论的，半导体衬底144和量子阱堆146可以分布在量子点器件100的基底102和鳍104之间。这种分布可以以许多方式中的任一种发生。例如，图7-13图示了依照各种实施例的可以在量子点器件100中使用的示例基底/鳍布置158。

[0056] 在图7的基底/鳍布置158中，量子阱堆146可以被包括在鳍104中，但是不在基底102中。半导体衬底144可以被包括在基底102中，但是不在鳍104中。图7的基底/鳍布置158的制造可以包括通过量子阱堆146的鳍蚀刻，当到达半导体衬底144时停止。

[0057] 在图8的基底/鳍布置158中，量子阱堆146可以被包括在鳍104中以及在基底102的一部分中。半导体衬底144也可以被包括在基底102中，但是不在鳍104中。图8的基底/鳍布置158的制造可以包括通过量子阱堆146部分地蚀刻并且在到达半导体衬底144之前停止的鳍蚀刻。图9图示了图8的基底/鳍布置158的特定实施例。在图9的实施例中，图6的量子阱堆146被使用；鳍104包括势垒层154-1、量子阱层152和势垒层154-2，然而基底102包括缓冲层
176和半导体衬底144。

[0058] 在图10的基底/鳍布置158中，量子阱堆146可以被包括在鳍104中，但是不在基底102中。半导体衬底144可以被部分地包括在鳍104中以及在基底102中。制造图10的基底/鳍布置158可以包括通过量子阱堆146蚀刻并且在停止之前进入到半导体衬底144中的鳍蚀刻。图11图示了图10的基底/鳍布置158的特定实施例。在图11的实施例中，图6的量子阱堆
146被使用；鳍104包括量子阱堆146和半导体衬底144的一部分，然而基底102包括半导体衬底144的剩余部分。

[0059] 尽管鳍104已在许多前面的图中被图示为具有平行侧壁基本上为矩形的，然而这仅仅是为了易于图示，并且鳍104可以具有任何适合的形状(例如，适于用于形成鳍104的制作工艺的形状)。例如，如图12的基底/鳍布置158中所图示的，在一些实施例中，鳍104可以是锥形的。在一些实施例中，对于z高度上的每100纳米鳍104可以在x宽度上逐渐减少3-10纳米(例如，对于z高度上的每100纳米在x宽度上逐渐减少5纳米)。当鳍104是锥形的时，鳍104的较宽端可以是最靠近基底102的端，如图12中所图示的。图13图示了图12的基底/鳍布置158的特定实施例。在图13中，量子阱堆146被包括在锥形鳍104中，同时半导体衬底144的一部分被包括在锥形鳍中并且半导体衬底144的一部分提供基底102。

[0060] 在图2中所图示的量子点器件100的实施例中，栅极108的栅极金属112的z高度可以近似地等于栅极金属110的z高度和硬掩模116的z高度的和，如所示。同样在图2的实施例中，栅极108的栅极金属112可以不在x方向上延伸超过相邻间隔体134。在其他实施例中，栅极108的栅极金属112的z高度可以大于栅极金属110的z高度和硬掩模116的z高度的和，并且在一些此类实施例中，栅极的栅极金属112可以在x方向上延伸超过间隔体134。

[0061] 具有超导量子比特的示例性量子电路组件超导量子比特也是用于构建量子计算机的有希望的候选。因此，这些是可以在可以与根据本公开的实施例的片上控制逻辑集成的第二示例性量子电路组件中使用的量子比特的类型。

[0062] 所有超导量子比特基于约瑟夫森效应，所述约瑟夫森效应指代超电流(即，由于零电阻而在不用跨越被称为约瑟夫森结的器件施加任何电压的情况下无限长地流动的电流)的宏观量子现象。约瑟夫森结是超导量子电路中的整体构件，其中它们形成可近似理论上设计的量子比特的功能性的量子电路元件的基础。

[0063] 在超导量子比特实施方式中，通常区分三类：电荷量子比特、通量量子比特和相位量子比特。Transmon(名称为“传输线分流等离子体振荡量子比特”的缩写的一种电荷量子比特)特别令人鼓舞，因为它们对电荷噪声展示降低的敏感性。

[0064] 在当超导量子比特被实现为transmon量子比特时的实施方式中，超导量子电路的两个基本元件是电感器和电容器。然而，使用仅这两个元件做出的电路不能做出具有两个能级的系统，因为由于系统的能级之间的均匀间距，此类电路将产生具有等同状态的阶梯的谐波振荡器。需要非线性元件来具有有效的两级量子状态系统或量子比特。约瑟夫森结是这种非线性非耗散电路元件的示例。

[0065] 约瑟夫森结可以形成基于超导量子比特的量子计算机的中央电路元件。约瑟夫森结可以包括绝缘材料的薄层，通常被称为势垒或隧道势垒，被夹在超导体的两个层之间。约瑟夫森结作为超导隧道结。库珀对跨越势垒从一个超导层隧穿到另一个超导层。这种隧道效应的电学特性受所谓的约瑟夫森关系支配，所述约瑟夫森关系提供支配约瑟夫森效应的动态特性的基本方程：在这些方程中，φ是跨越结的超导波函数的相位差，Ic(临界电流)是可隧穿结的最大电流，其取决于势垒厚度和结的面积，V是跨越约瑟夫森结的电压，I是流过约瑟夫森结的电流，ћ 是缩减普朗克常数并且e是电子的电荷。可组合方程(1)和(2)以给出方程(3)：
方程(3)看起来像用于具有电感L的电感器的方程：
因为电感是φ的函数，φ它本身是I的函数，所以约瑟夫森结的电感是非线性的，这使使用约瑟夫森结形成为电感器的LC电路在其能量状态之间具有不均匀的间距。

[0066] 上文提供了在transmon中使用约瑟夫森结的图示，所述transmon是一类超导量子比特。在其他类的超导量子比特中，与其他电路元件组合的约瑟夫森结具有提供形成有效的两级量子状态或量子比特所必需的非线性的类似功能性。换句话说，当被与其他电路元件(例如，transmon中的电容器或通量量子比特中的超导环)相结合地实现时，一个或多个约瑟夫森结允许实现在其能级之间具有不均匀的间距从而对于量子比特产生独特的接地和受激状态系统的量子电路元件。这个被图示在图14中，从而提供根据本公开的一些实施例的超导量子电路200的示意图示。如图14中所示，示例性超导量子电路200包括两个或更多个量子比特：202-1和202-2。量子比特202-1和202-2可以是相同的，并且因此图14的讨论一般地指代“量子比特202”，并且同样适用于一般地将约瑟夫森结204-1和204-2称为“约瑟夫森结204”并且一般地将电路元件206-1和206-2称为“电路元件206”。如图14中所示，超导量子比特202中的每一个可以包括连接到一个或多个其他电路元件206的一个或多个约瑟夫森结204，所述一个或多个其他电路元件206与(一个或多个)约瑟夫森结204相结合地形成为量子比特提供独特的两级量子状态的非线性电路。电路元件206可能是例如transmon中的电容器或通量量子比特中的超导环。

[0067] 如图14中同样所示，示例性超导量子电路200通常包括用于提供量子比特202的外部控制的装置208和用于提供量子比特202的内部控制的装置210。在此上下文中，“外部控制”指代从例如包括量子比特的集成电路(IC)芯片外部控制量子比特202，包括由量子计算机的用户进行的控制，然而“内部控制”指代在IC芯片内控制量子比特202。例如，如果量子比特202是transmon量子比特，则外部控制可以借助于通量偏置线(也称为“通量线”和“通量线圈线”)并且借助于读出和驱动线(也称为“微波线”，因为量子比特通常被设计成与微波信号一起工作)来实现，在下面更详细地描述。另一方面，用于此类量子比特的内部控制线可以借助于谐振器(例如，耦合和读出谐振器)来实现，同样在下面更详细地描述。

[0068] 量子电路200的量子比特202、外部控制装置208和外部控制装置210中的任何一个可以被设置在衬底(在图14中未示出)上、上方，或者至少部分地嵌入在衬底中。

[0069] 图15提供了根据本公开的一些实施例的量子比特被实现为transmon的超导量子电路211的示例性物理布局的示意图。

[0070] 类似于图14，图15图示了两个量子比特202。此外，图15图示了通量偏置线212、微波线214、耦合谐振器216、读出谐振器218以及引线接合焊盘220和222。通量偏置线212和微波线214可以被视为图14中所示的外部控制装置208的示例。耦合谐振器216和读出谐振器218可以被视为图14中所示的内部控制装置210的示例。

[0071] 使电流通过从引线接合焊盘220提供的通量偏置线212允许调谐(即，改变)每条线212连接到的对应量子比特202的频率。一般而言，它以以下方式操作。作为在特定通量偏置线212中使电流通过的结果，在线周围产生磁场。如果这种磁场与量子比特202足够接近，例如通过通量偏置线212的一部分被设置为紧挨着量子比特202，磁场耦合到量子比特，从而改变量子比特的能级之间的间距。这进而改变量子比特的频率，因为频率经由普朗克方程与能级之间的间距直接相关。普朗克方程是E=hv，其中E是能量(在这种情况下是量子比特的能级之间的能量差)，h是普朗克常数并且v是频率(在这种情况下是量子比特的频率)。如此方程图示，如果E改变，则v改变。如果存在足够的复用，则可往每条通量线向下发送不同的电流，从而允许各种量子比特的独立调谐实现。

[0072] 通常，可以控制量子比特频率以便使频率更靠近或更远离另一谐振项，例如诸如图15中所示的216之类的耦合谐振器，所述216将两个或更多个量子比特连接在一起，如可以在特定设定中期望的那样。

[0073] 例如，如果期望第一量子比特202(例如，在图15左侧示出的量子比特202)和第二量子比特202(例如在图15右侧示出的量子比特202)经由连接这些量子比特的耦合谐振器216相互作用，则可能需要将两个量子比特202调谐到几乎相同的频率。这两个量子比特能相互作用的一种方式是，如果第一量子比特202的频率被调谐得非常接近于耦合谐振器216的谐振频率，则第一量子比特当处于受激状态时可通过发射将在耦合谐振器216内谐振的光子放松回到基态(类似于激发原子将如何放松)。如果第二量子比特202也在此能量下(即如果第二量子比特的频率也被调谐得非常接近于耦合谐振器216的谐振频率)，则它可经由耦合谐振器216吸收从第一量子比特发射的光子，并且被从其基态激发到受激状态。因此，两个量子比特相互作用的原因在于一个量子比特的状态受另一量子比特的状态控制。在其他场景中，两个量子比特能在具体频率下经由耦合谐振器相互作用，但是这三个元件不必被调谐到彼此几乎相同的频率下。一般而言，两个或更多个量子比特能被配置成通过将其频率调谐到具体值或范围来彼此相互作用。

[0074] 另一方面，有时可能期望通过耦合谐振器耦合的两个量子比特不相互作用，即量子比特是独立的。在这种情况下，通过借助于控制适当的通量偏置线中的电流将磁通量施加到一个量子比特，可以使该量子比特的频率改变足够多，使得它不再能发射的光子具有正确的频率以在耦合谐振器上谐振。如果这种频率失谐光子无处可去，则量子比特将与其周围环境更好地隔离并且将在其当前状态下活得更长。因此，一般而言，两个或更多个量子比特能被配置成通过将其频率调谐到具体值或范围来避免或者消除彼此的相互作用。

[0075] 每个量子比特202的（一个或多个）状态可以通过其对应的读出谐振器218来读取。如在下面所说明的，量子比特202在读出谐振器218中引发谐振频率。此谐振频率然后被传递到微波线214并传送到焊盘222。

[0076] 为此，可以为每个量子比特提供读出谐振器218。读出谐振器218可以是传输线，所述传输线在一侧包括到地的电容性连接并且在另一侧短路到地(对于四分之一波长谐振器)或者具有到地的电容性连接(对于半波长谐振器)，这导致传输线内的振荡(谐振)，同时振荡的谐振频率接近于量子比特的频率。当量子比特通过电容或电感性耦合被实现为transmon时，读出谐振器218通过与量子比特202足够接近更具体地与量子比特202的电容器足够接近来耦合到量子比特。由于读出谐振器218与量子比特202之间的耦合，量子比特202的状态中的变化导致读出谐振器218的谐振频率的变化。进而，因为读出谐振器218与微波线214足够接近，所以读出谐振器218的谐振频率中的变化引发微波线214中的电流中的变化，并且可经由线接合焊盘222在外部读取该电流。

[0077] 耦合谐振器216允许将不同的量子比特耦合在一起，例如如上所述，以便实现量子逻辑栅极。耦合谐振器216与读出谐振器218类似的原因在于它是在两侧(即半波长谐振器)包括到地的电容性连接的传输线，这也导致耦合谐振器216内的振荡。当量子比特被实现为transmon时，耦合谐振器216中的每侧通过与量子比特足够接近(即与量子比特的电容器足够接近)耦合(再次，电容地或电感地)到相应的量子比特。因为耦合谐振器216的每侧与相应的不同的量子比特具有耦合，所以两个量子比特通过耦合谐振器216耦合在一起。以这种方式，一个量子比特的状态取决于另一个量子比特的状态，并且反之亦然。因此，可以采用耦合谐振器以便使用一个量子比特的状态来控制另一量子比特的状态。

[0078] 在一些实施方式中，微波线214可以用于不仅如上所述读出量子比特的状态，而且用于控制量子比特的状态。当单条微波线被用于此目的时，线在半双工模式下操作，其中在某些时候，它被配置成读出量子比特的状态，并且在其他时候，它被配置成控制量子比特的状态。在其他实施方式中，诸如图15中所示的线214的微波线可以用于仅如上所述读出量子比特的状态，同时诸如例如图15中所示的驱动线224之类的单独的驱动线可以用于控制量子比特的状态。在此类实施方式中，用于读出的微波线可以被称为读出线(例如读出线214)，然而用于控制量子比特的状态的微波线可以被称为驱动线(例如，驱动线224)。驱动线224可以通过使用例如如图15中所示的引线接合焊盘226来提供量子比特频率下的微波脉冲来控制它们相应的量子比特202的状态，这进而刺激(即触发)量子比特的状态之间的转变。通过改变此脉冲的长度，可刺激部分转变，从而给出量子比特的状态的叠加。

[0079] 通量偏置线、微波线、耦合谐振器、驱动线和读出谐振器(诸如例如，上面所描述的那些)一起形成用于支持微波信号的传播的互连。此外，用于在不同的量子电路元件和组件之间提供直接电互连的任何其他连接(诸如例如，从约瑟夫森结的电极到电容器的板或者到超导量子干涉器件(SQUIDS)的超导环的连接或用于使两条地线上的静电势平衡的特定传输线的两条地线之间的连接)在本文中也被称为互连。更进一步地，术语“互连”还可以用于指代在量子电路元件和组件与非量子电路元件(其也可以被设置在量子电路中)之间提供电互连的元件，以及指代设置在量子电路中的各种非量子电路元件之间的电互连。可以在量子电路中提供的非量子电路元件的示例可以包括各种模拟和/或数字系统，例如模拟至数字转换器、混频器、复用器、放大器等。

[0080] 在各种实施例中，如图15中所示的互连能具有不同的形状和布局。例如，一些互连可以包括更多的曲线和匝数，然而其他互连可以包括更少的曲线和匝数，并且一些互连可以包括基本上直线。在一些实施例中，各种互连可以彼此相交，以这样的方式使得它们不做出电连接，这可以通过使用例如将一个互连桥接在另一个互连上方的桥接器来完成。只要这些互连依照如在上面描述一些示例性原理的领域中已知的这些互连的使用来操作，具有与图15中所图示的那些不同的形状和布局的量子电路就都在本公开的范围内。

[0081] 耦合谐振器和读出谐振器可以被配置用于在一端或两端处电容耦合到其他电路元件以便具有谐振振荡，然而通量偏置线和微波线可以与常规微波传输线类似，因为在这些线中没有谐振。这些互连中的每一个均可以作为微波传输线的任何适合的架构(诸如例如共面波导、带状线、微带线或倒微带线)被实现。做出互连的典型材料包括铝(Al)、铌(Nb)、氮化铌(NbN)、氮化钛(TiN)、钼铼(MoRe)和氮化铌钛(NbTiN)，所有这些都是特定类型的超导体。然而，在各种实施例中，也可以使用其他适合的超导体和超导体的合金。

[0082] 虽然图14和图15图示了包括仅两个量子比特202的量子电路的示例，但是具有任何更大数量的量子比特的实施例是可能的并且在本公开的范围内。此外，虽然图14和图15图示了特定于transmon的实施例，但是本文中公开的主题在这方面不受限制并且可以包括实现也将利用如本文中所描述的约瑟夫森结的其他类型的超导量子比特的量子电路的其他实施例，所有这些都在本公开的范围内。

[0083] 与量子电路集成的控制逻辑图16提供了量子电路组装件300的示意图示，所述量子电路组装件300包括与控制逻辑
304集成在同一管芯上的量子电路组件302。

[0084] 一般而言，术语“管芯”指代在其上面制作特定功能电路的一小块半导体材料/衬底。IC芯片(也被简称为芯片或微芯片)有时指代在其上面制作数千或数百万个此类器件或管芯的半导体晶片。其他时候，IC芯片指代包含一个或多个管芯的半导体晶片的一部分(例如在晶片被切割之后)。一般而言，如果在IC芯片的一个或多个管芯上制造器件，则它被称为“集成的”。

[0085] 量子电路组件302可以是包括多个量子比特的任何组件，所述多个量子比特可以用于执行量子处理操作。例如，量子电路组件302可以包括一个或多个量子点器件100或实现超导量子比特的一个或多个器件200或211。然而，一般而言，量子电路组件300可以包括任何类型的量子比特，所有这些都在本公开的范围内。

[0086] 如上面所指出的，控制逻辑304被配置成控制量子电路组件302的操作。在一些实施例中，控制逻辑304可以提供外围逻辑来支持量子计算组件302的操作。例如，控制逻辑304可以控制读取操作的执行，控制写入操作的执行，控制量子比特的清除等。控制逻辑304还可以执行常规计算功能以补充可以由量子电路组件302提供的计算功能。例如，控制逻辑
304可以以常规方式与量子计算设备(诸如例如在下面描述的量子计算设备2000)的其他组件中的一个或多个对接，并且可以用作量子电路组件302与常规组件之间的接口。在一些实施例中，控制逻辑304可以被实现在在下面参考图18所描述的非量子处理设备2028中或者可以用于实现在下面参考图18所描述的非量子处理设备2028。

[0087] 在各种实施例中，控制逻辑304用来控制量子电路组件302的操作的机制可以采取全硬件实施例、全软件实施例(包括固件、驻留软件、代码等)或组合软件和硬件方面的实施例的形式。例如，控制逻辑304可以实现由一个或多个计算机的一个或多个处理单元(例如一个或多个微处理器)执行的算法。在各种实施例中，本公开的各方面可以采取具体实现在一个或多个计算机可读介质中的计算机程序产品的形式，所述计算机可读介质优选地为非暂时性的，具有具体实现(例如，存储)在其上的计算机可读程序代码。在各种实施例中，这种计算机程序可以例如被下载(更新)到控制逻辑304或者在制造控制逻辑304时被存储。

[0088] 在一些实施例中，控制逻辑304可以包括至少一个处理器和至少一个存储器元件(在图16中未示出)以及任何其他适合的硬件和/或软件以使得能实现控制如本文中所描述的(一个或多个)量子电路组件302的操作的其预定功能性。控制逻辑的这种处理器可执行软件或算法以执行如本文中所讨论的活动。控制逻辑304的处理器可以被配置成经由一个或多个互连或总线通信地耦合到其他系统元件。这种处理器可以包括提供可编程逻辑的硬件、软件或固件的任何组合，作为非限制性示例包括微处理器、数字信号处理器(DSP)、现场可编程栅极阵列(FPGA)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)或虚拟机处理器。控制逻辑304的处理器可以通信地耦合到控制逻辑304的存储器元件，例如在直接存储器存取(DMA)配置中。控制逻辑304的这种存储器元件可以包括任何适合的易失性或非易失性存储器技术，包括双倍数据速率(DDR)随机存取存储器(RAM)、同步RAM (SRAM)、动态RAM (DRAM)、闪存、只读存储器(ROM)、光学介质、虚拟存储器区域、磁或带存储器或任何其他适合的技术。本文中讨论的存储器术语中的任一个应该被解释为被包含在广义术语“存储器元件”内。被跟踪或者发送到控制逻辑304的信息能被设置在任何数据库、寄存器、控制列表、高速缓存或存储结构中，所有这些都可在任何适合的时间帧被引用。任何此类存储选项可以被包括在如本文中所使用的控制逻辑304的广义术语“存储元件”内。类似地，本文中描述的潜在处理元件、模块和机器中的任一个应该被解释为被包含在控制逻辑304的广义术语“处理器”内。控制逻辑304可进一步包括用于在网络环境中接收、发送和/或以其他方式传送数据或信息的适合的接口。

[0089] 如图16中所示，逻辑304可以使用一个或多个互连306来通信地连接到量子电路组件302。互连306可以包括适合于使得控制逻辑304能够控制量子电路组件302的任何类型的互连。例如，互连306可以包括导电结构，所述导电结构将允许控制逻辑304对可以在量子电路组件302中实现的一个或多个量子点阵列的任何柱塞、势垒和/或累积栅极中的任一个施加适当的电压。在一些实施例中，互连306可以包括支持直流电的导电结构。在一些实施例中，互连306可以包括在微波频率下支持微波电流或脉冲电流的导电结构。可以使用各种传输线架构(诸如例如共面波导、带状线、微带线或倒微带线)来将此类互连实现为微波传输线。在一些实施例中，互连306可以由超导材料制成，所述超导材料诸如但不限于铝(Al)、铌(Nb)、氮化铌(NbN)、氮化钛(TiN)和氮化铌钛(NbTiN)以及其他适合的超导体和/或其合金。

[0090] 在各种实施例中，如图16中所示的互连306能具有不同的形状和布局。例如，一些互连可以包括曲线和匝数，然而其他互连可以包括基本上直线。在一些实施例中，各种互连可以彼此相交，以这样的方式使得它们不做出电连接，这可通过使用例如将一个互连桥接在另一个互连上方的桥接器来完成。只要这些互连依照如在本文中描述一些示例性原理的领域中已知的这些互连的使用来操作，具有与图16中所图示的那些不同的形状和布局的互连的量子电路组装件就都在本公开的范围内。

[0091] 控制逻辑304将对量子电路组件302的操作实行的控制将取决于量子电路组件使用的量子比特的类型。

[0092] 例如，如果量子电路组件使用量子点量子比特，则控制逻辑304能被配置成对柱塞、势垒栅极和/或累积栅极中的任何一个施加适当的电压以便初始化并操纵量子点。在上面参考量子点器件100说明控制这些栅极上的电压的一些示例。为了简洁起见，在这里不详细地重复这些说明，但是应理解的是，除非另外指定，否则上面所说明的控制机制中的全部都可以由图16中所示的控制逻辑304来执行。

[0093] 在一些实施例中，控制逻辑304可以被配置成确定用于形成不同的量子点的栅极电压中的变化。为此，控制逻辑304可以被配置成表征每个量子点的形成，即表征可以在哪些栅极电压配置下在邻近量子点之间交换电荷载流子。控制逻辑还可以被配置成通过读出与用作单电子晶体管或单电子晶体管的任何其他适合的实施方式的第一量子点阵列相邻的第二量子点阵列中的一组量子点的跨导来读出第一量子点阵列中的电荷载流子的交换。然后可以基于量子点的形成的表征的结果确定栅极电压中的变化。

[0094] 一般而言，术语“柱塞栅极”用于描述在此下方形成静电量子点的栅极。通过控制施加到柱塞栅极的电压，控制逻辑304能够对该栅极之下的电场进行调制以在由势垒栅极产生的隧道势垒之间产生能量谷(假定基于电子的量子点量子比特)。

[0095] 一般而言，术语“势垒栅极”用于描述用于在两个柱塞栅极(即，控制从一个量子点到相邻量子点的(一个或多个)电荷载流子(例如电子)的隧道效应)或者柱塞栅极和累积栅极之间设置隧道势垒(即势垒)的栅极。当控制逻辑304改变施加到势垒栅极的电压时，它改变隧道势垒的高度。当势垒栅极用于在两个柱塞栅极之间设置隧道势垒时，势垒栅极可以用于在可以形成在这些柱塞栅极下方的量子点之间转移电荷载流子。当势垒栅极用于在柱塞栅极与累积栅极之间设置隧道势垒时，势垒栅极可以用于经由累积栅极将电荷载流子转移出入量子点阵列。

[0096] 一般而言，术语“累积栅极”用于描述用于在位于其中可以形成量子点的区域与电荷载流子储存器之间的区域中形成2DEG的栅极。改变施加到累积栅极的电压允许控制逻辑304控制累积栅极下方区域中的电荷载流子的数量。例如，改变施加到累积栅极的电压允许减少栅极下方的区域中的电荷载流子的数量，使得单个电荷载流子可被从储存器转移到量子点阵列中，并且反之亦然。

[0097] 在量子点量子比特的一些实施例中，控制逻辑304可以被配置成控制逻辑304可以进一步被配置成通过控制由磁场发生器产生的磁场来控制一个或多个量子比特的量子点中的电荷载流子的自旋。以这种方式，控制逻辑304可以能够初始化并操纵量子点中的电荷载流子的自旋以实现量子比特操作。通常，磁场发生器产生频率与量子比特的频率匹配的微波磁场。如果用于量子电路组件302的磁场由微波传输线产生，则控制逻辑可以通过应用适当的脉冲序列来设置/操纵电荷载流子的自旋以操纵自旋进动。替换地，用于量子电路组件302的磁场由具有一个或多个脉冲栅极的磁体产生。

[0098] 在另一示例中，如果量子电路组件使用超导量子比特，则控制逻辑304能被配置成在通量偏置线、微波线和/或驱动线中的任一个中提供适当的电流以便初始化并操纵超导点。在上面参考器件200和211说明了控制这些线中的电流的一些示例。为了简洁起见，在这里不详细地重复这些说明，但是应理解的是，除非另外指定，否则上面说明的所有控制机制可以由图16中所示的控制逻辑304来执行。

[0099] 在超导量子比特的一些实施例中，控制逻辑304可以被配置成检测(一条或多条)微波线中的(一个或多个)电流并且基于所检测到的(一个或多个)电流控制量子电路组件302的操作。通过检测微波线中的电流，控制逻辑304能够评估/检测该线耦合到的(一个或多个)对应量子比特的状态。在一些另外的实施例中，控制逻辑304可以进一步被配置成还控制(一条或多条)微波线中的(一个或多个)电流。通过控制微波线中的电流，控制逻辑被配置成控制(例如改变)该线耦合到的(一个或多个)对应量子比特的状态。在此类另外的实施例中，控制逻辑可以被配置成在控制微波线中的电流以控制(一个或多个)量子比特的状态与检测微波线中的电流以检测(一个或多个)量子比特的状态之间切换微波线的操作。因此，控制逻辑304可在其中微波线被用于读出对应量子比特的(一种或多种)状态或者用于设置对应量子比特的(一种或多种)状态的半双工模式下操作微波线。

[0100] 在超导量子比特的一些实施例中，控制逻辑304可以被配置成控制一条或多条驱动线中的(一个或多个)电流。通过控制驱动线中的电流，控制逻辑被配置成控制(例如改变)该线耦合到的(一个或多个)对应量子比特的状态。当驱动线被使用时，控制逻辑可将微波线用于读出对应量子比特的(一种或多种)状态并且将驱动线用于设置量子比特的(一种或多种)状态，这将是上面描述的半双工模式实施方式的替代方案。例如，控制逻辑304可以被配置成通过确保在一个或多个量子比特的频率下提供电流的一个或多个脉冲来控制一条或多条驱动线中的电流。以这种方式，控制逻辑304可在量子比特频率下提供微波脉冲，这进而刺激(即触发)对应量子比特的状态之间的转变。在一些实施例中，控制逻辑304可以被配置成控制这些脉冲的持续时间。通过改变(一个或多个)脉冲的长度/持续时间，控制逻辑304可刺激对应量子比特的状态之间的部分转变，从而给出量子比特的状态的叠加。

[0101] 在一些实施例中，控制逻辑304可以被配置成确定施加到量子电路组件302的元件的控制信号的值，例如确定要施加到量子点器件的各个栅极的电压或者确定要在超导量子比特器件的各条线中提供的电流。在其他实施例中，可以在器件的初始化期间利用控制参数中的至少一些(例如利用要施加到诸如例如器件100之类的量子点器件的各个栅极的电压的值)对控制逻辑304预先编程。

[0102] 不是从通常从远离量子电路组件302的芯片提供控制功能，而是集成量子电路组装件300通过在芯片上提供一个或多个控制功能、将一个或多个控制功能提供到相同管芯中、与量子电路组件一起提供一个或多个控制功能来解决这种远程控制的一些上面提及的缺点。

[0103] 制作与量子电路集成的控制逻辑当设计集成量子电路组装件300时存在许多不平凡的技术挑战和考虑事项。图17提供了根据本公开的一些实施例的用于制作与量子电路组件一起集成在这种组装件中的控制逻辑的示例性方法1000的流程图。

[0104] 尽管在下面参考方法1000所讨论的操作被以特定顺序图示并且每次描述一个，然而可以视情况以不同的顺序(例如，并行)重复或者执行这些操作。附加地，可以视情况省略各种操作。可以参考上面讨论的实施例中的一个或多个来图示方法1000的各种操作，但是方法1000可以用于制造包括根据本文中公开的任何实施例与量子电路组件一起集成在单个管芯上的控制逻辑的任何适合的量子电路组装件。

[0105] 方法1000可以从提供将在上面提供量子电路组装件300的衬底(图17的过程1002)开始。衬底可以包括适合于实现本文中描述的量子电路组件的任何衬底。在一个实施方式中，衬底可以是诸如但不限于硅或蓝宝石衬底之类的结晶衬底，并且可以作为晶片或其一部分被提供。在其他实施方式中，衬底可以是非晶的。一般而言，提供足够优势(例如足够好的电隔离和/或应用已知制作和处理技术的能力)以超过可能的缺点(例如各种缺陷的负面影响)并且可以用作可以在上面构建量子电路的基础的任何材料落入本公开的精神和范围内。衬底的附加示例包括绝缘体上硅(SOI)衬底、III-V衬底和石英衬底。

[0106] 在一些实施例中，在制作量子电路组件302和控制逻辑304之前，可以清洁衬底以去除表面结合的有机和金属污染物以及表面下污染物。在一些实施例中，清洁可以使用例如化学溶液(例如过氧化物)和/或利用与臭氧组合的紫外(UV)辐射和/或使表面氧化(例如，使用热氧化)然后除去氧化物(例如，使用氢氟酸(HF))来执行。

[0107] 接下来，衬底被选择性地处理以形成量子电路组件302和控制逻辑304两者。因为一些制作工艺可以适用于制作一个而不是另一个，所以方法1000可以继续确定是否特定制作过程是否在每个给定制作阶段处适用于量子电路组件302和控制逻辑304两者(图17的过程1004)。

[0108] 特定制作工艺可以包括用于制作量子电路组件302和控制逻辑304的部分的任何已知技术。在某些阶段处，制作工艺可以包括如本领域中已知的图案化然后蚀刻。例如，图案化可以包括使用光刻技术来图案化，然而蚀刻可以包括干式和湿式蚀刻化学的任何组合，其中适当的化学是取决于包括在组装件300中的材料而选择的，如用于单独地形成量子电路组件302和控制逻辑304的领域中已知的。在其他阶段处，制作工艺可以包括使用例如如本领域中已知的原子层沉积(ALD)、物理气相沉积(PVD)(例如，蒸发沉积、磁控管溅射或电子束沉积)、化学气相沉积(CVD)或电镀来使导电/超导材料沉积。在仍然其他的阶段处，制作工艺可以包括使组装件平面化，例如使用化学机械抛光(CMP)技术。

[0109] 在一些实施例中，方法1000中使用的制作工艺可以使用标准互补金属氧化物半导体(CMOS)或Bi-CMOS(即，将CMOS与双极结晶体管组合的技术)工艺，可能具有附加定制制作步骤。

[0110] 如果在1004中确定了特定制作工艺适用于量子电路组件302和控制逻辑304两者，则针对衬底上的整个结构执行该制作工艺(图17的过程1006) 。如果那时，例如作为针对前一个制作工艺掩盖那些部分的结果，结构的一个或多个部分被掩盖，则在1006处应用制作工艺之前可从这些部分中去除掩模。

[0111] 如果另一方面，在1004中确定了特定制作工艺适用于量子电路组件302和控制逻辑304中的仅一个而不是另一个，则制作工艺不适用于的衬底的一部分被掩盖以便于处理(图17的过程1008)并且然后执行制作工艺(图17的过程1010)。作为掩模的结果，制作工艺仅针对该工艺适用于的衬底的部分被执行。可以适用于一个部分但不适用于另一部分的制作工艺的一个示例包括在基于量子点的量子比特中集成第二金属栅极(作为制作量子电路组件302的一部分)，与在芯片的控制逻辑部分中使用仅一个金属栅极(作为制作控制逻辑304的一部分)相反。另一示例包括仅在量子比特区域中集成具体材料，例如在基于量子点的设计中为微磁体提供钴或者为了量子电路中的超导谐振器和波导而使超导材料沉积。其他示例包括在由(一种或多种)材料的(一个或多个)具体堆制成的约瑟夫森结中形成隧道结，所述约瑟夫森结不是常规(Bi)CMOS工艺的一部分，从而在量子比特阵列中而不在芯片的控制逻辑部分中等选择性地注入掺杂剂。

[0112] 在一些实施例中，可以对照使用氧化物或氮化物的特定制作工艺的应用来掩盖衬底的一部分。可以例如通过跨越整个晶片提供氧化物或氮化物的层并且然后使用如本领域中已知的光刻来在某些区域中(即在其中不需要掩模的区域中)使它图案化并蚀刻掉来执行这个。

[0113] 可以迭代地执行图17中所示的过程1004-1010，直到在单个衬底上提供了量子电路组件302和控制逻辑304为止。在已在衬底上制作了量子电路组件302和控制逻辑304之后，任何掩模可以仍然留下，然后可以被去除。在一些实施例中，如本领域中已知的，可以使用湿式蚀刻来去除如过程1008中所沉积的掩模。

[0114] 示例性量子计算设备在各种实施例中，像本文中所描述的那样包括与其控制逻辑一起集成在单个管芯上的(一个或多个)量子电路组件的量子电路组装件可以用于实现与量子集成电路(IC)相关联的组件。此类组件可以包括被安装在量子IC上或者嵌入在量子IC中的那些组件，或连接到量子IC的那些组件。取决于与集成电路相关联的组件，诸如例如量子处理器、量子放大器、量子传感器等之类的量子IC可以是模拟的或数字的并且可以被用在量子系统内或者与量子系统相关联的许多应用中。集成电路可以被用作为用于在量子系统中执行一个或多个相关功能的芯片组的一部分。

[0115] 图18提供了根据本公开的一些实施例的可以包括与如本文中所描述的量子电路组件中的任何一个集成的控制逻辑的示例性量子计算设备2000的示意图示。

[0116] 许多组件在图18中被图示为包括在量子计算设备2000中，但是可以省略或者重复这些组件中的任何一个或多个，如适合于应用。在一些实施例中，包括在量子计算设备2000中的组件中的一些或全部可以附接到一个或多个印刷电路板(例如，母板)。在一些实施例中，可以将这些组件中的各个组件制作到单个片上系统(SoC)管芯上。附加地，在各种实施例中，量子计算设备2000可以不包括图18中所图示的组件中的一个或多个，但是量子计算设备2000可以包括用于耦合到一个或多个组件的接口电路。例如，量子计算设备2000可以不包括显示设备2006，但是可以包括显示设备2006可以耦合到的显示设备接口电路(例如，连接器和驱动器电路)。在另一组示例中，量子计算设备2000可以不包括音频输入设备2018或音频输出设备2008，但是可以包括音频输入设备2018或音频输出设备2008可以耦合到的音频输入或输出设备接口电路(例如，连接器和支持电路)。

[0117] 量子计算设备2000可以包括处理设备2002(例如，一个或多个处理设备)。如本文中所使用的，术语“处理设备”或“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以被存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备2002可以包括量子处理设备2026(例如，一个或多个量子处理设备)和非量子处理设备2028(例如，一个或多个非量子处理设备)。量子处理设备2026可以包括本文中公开的量子电路组件中的一个或多个，并且可以通过对可以在量子电路中产生的量子比特执行操作并且监视那些操作的结果来执行数据处理。例如，如上面所讨论的，可以允许不同的量子比特相互作用，可以设置或者变换不同的量子比特的量子状态，并且可以(例如经由耦合谐振器通过另一量子比特或者经由读出谐振器在外部)读取量子比特的量子状态。量子处理设备2026可以是被配置成运行一种或多种特定量子算法的通用量子处理器或专用量子处理器。在一些实施例中，量子处理设备2026可以执行特别适合于量子计算机的算法，诸如利用素数因子分解、加密/解密的密码算法、用于优化化学反应的算法、用于对蛋白质折叠进行建模的算法等。量子处理设备2026还可以包括用于支持量子处理设备2026的处理能力的支持电路，诸如输入/输出通道、复用器、信号混频器、量子放大器和模拟至数字转换器。

[0118] 如上面所指出的，处理设备2002可以包括非量子处理设备2028。在一些实施例中，非量子处理设备2028可以包括或者被包括在被配置成控制如本文中所描述的量子处理设备2026的操作的本文中公开的片上控制逻辑中。在一些实施例中，非量子处理设备2028可以提供外围逻辑来支持量子处理设备2026的操作。例如，非量子处理设备2028可以控制读取操作的执行，控制写入操作的执行，控制量子比特的清除等。非量子处理设备2028还可以执行常规计算功能以补充由量子处理设备2026提供的计算功能。例如，非量子处理设备2028可以以常规方式与量子计算设备2000的其他组件中的一个或多个(例如，在下面讨论的通信芯片2012、在下面讨论的显示设备2006等)对接，并且可以用作量子处理设备2026与常规组件之间的接口。非量子处理设备2028可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他适合的处理设备。

[0119] 量子计算设备2000可以包括存储器2004，所述存储器2004它本身可以包括一个或多个存储器设备，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪速存储器、固态存储器和/或硬盘驱动器。在一些实施例中，可以读取并在存储器2004中存储量子处理设备2026中的量子比特的状态。在一些实施例中，存储器2004可以包括与非量子处理设备2028共享管芯的存储器。此存储器可以被用作高速缓存存储器并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移转矩磁随机存取存储器(STT-MRAM)。

[0120] 量子计算设备2000可以包括冷却装置2024。冷却装置2024可以在操作期间使量子处理设备2026维持在预定低温度以减少在量子处理设备2026中散射的效应。此预定低温度可以取决于设置而变化；在一些实施例中，温度可以是5开氏度或更低。在一些实施例中，非量子处理设备2028(以及量子计算设备2000的各种其他组件)可以不由冷却装置2024冷却，而可以替代地在室温下操作。冷却装置2024可以是例如稀释冰箱、氦-3冰箱或液氦冰箱。

[0121] 在一些实施例中，量子计算设备2000可以包括通信芯片2012(例如，一个或多个通信芯片)。例如，通信芯片2012可以被配置用于管理用于向量子计算设备2000且从量子计算设备2000转移数据的无线通信。术语“无线”及其衍生物可以用于描述可以经由非固体介质通过使用调制电磁辐射来传送数据的电路、设备、系统、方法、技术、通信信道等。术语不暗示相关设备不包含任何电线，但是在一些实施例中它们可能不包含任何电线。

[0122] 通信芯片2012可以实现许多无线标准或协议中的任一种，包括但不限于电气与电子工程师协会(IEEE)标准，包括Wi-Fi (IEEE 1402.11系列)、IEEE 1402.16标准(例如，IEEE 1402.16-2005修正案)、长期演进(LTE)项目以及任何修正案、更新和/或修订(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。IEEE 1402.16兼容宽带无线接入(BWA)网络一般地被称为WiMAX网络，代表全球微波接入互操作性的首字母缩写词，所述全球微波接入互操作性是通过IEEE 1402.16标准的一致性和互操作性测试的产品的认证标志。通信芯片2012可以依照全球移动通信系统(GSM)、通用分组无线电服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进型HSPA (E-HSPA)或LTE网络来操作。通信芯片2012可以依照增强型数据GSM演进(EDGE)、GSM EDGE无线电接入网络(GERAN)、通用陆地无线电接入网络(UTRAN)或演进型UTRAN (E-UTRAN)来操作。通信芯片2012可以依照码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、演进数据优化(EV-DO)及其衍生物以及被指定为3G、4G、5G及以上的任何其他无线协议来操作。在其他实施例中通信芯片2012可以依照其他无线协议来操作。量子计算设备2000可以包括天线2022以促进无线通信和/或以接收其他无线通信(诸如AM或FM无线电传输)。

[0123] 在一些实施例中，通信芯片2012可以管理有线通信，诸如电、光学或任何其他适合的通信协议(例如，以太网)。如上面所指出的，通信芯片2012可以包括多个通信芯片。例如，第一通信芯片2012可以专用于诸如Wi-Fi或蓝牙之类的短距离无线通信，并且第二通信芯片2012可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他之类的远距离无线通信。在一些实施例中，第一通信芯片2012可以专用于无线通信，并且第二通信芯片2012可以专用于有线通信。

[0124] 量子计算设备2000可以包括电池/电源电路2014。电池/电源电路2014可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将量子计算设备2000的组件耦合到与量子计算设备2000分离的能量源(例如，AC线路电源)的电路。

[0125] 量子计算设备2000可以包括显示设备2006(或对应的接口电路，如上面所讨论的)。例如，显示设备2006可以包括任何可视指示器，诸如抬头显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。

[0126] 量子计算设备2000可以包括音频输出设备2008(或对应的接口电路，如上面所讨论的)。例如，音频输出设备2008可以包括产生可听指示器的任何设备，诸如扬声器、耳机或耳塞。

[0127] 量子计算设备2000可以包括音频输入设备2018(或对应的接口电路，如上面所讨论的)。音频输入设备2018可以包括产生表示声音的信号的任何设备，诸如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(M IDI)输出的乐器)。

[0128] 量子计算设备2000可以包括全球定位系统(GPS)设备2016(或对应的接口电路，如上面所讨论的)。如本领域中已知的，GPS设备2016可以与基于卫星的系统通信并且可以接收量子计算设备2000的位置。

[0129] 量子计算设备2000可以包括其他输出设备2010(或对应的接口电路，如上面所讨论的)。其他输出设备2010的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发送器或附加存储设备。

[0130] 量子计算设备2000可以包括其他输入设备2020(或对应的接口电路，如上面所讨论的)。其他输入设备2020的示例可以包括加速度计、陀螺仪、罗盘、图像捕获设备、键盘、诸如鼠标的光标控制设备、触针、触摸板、条形码阅读器、快速响应(QR)码阅读器、任何传感器或射频识别(RFID)阅读器。

[0131] 量子计算设备2000或其组件的子集可以具有任何适当的形状因数，诸如手持或移动计算设备(例如，手机、智能电话、移动互联网设备、音乐播放器、平板计算机、笔记本计算机、上网本计算机、超极本计算机、个人数字助理(PDA)、超移动个人计算机等)、桌面计算设备、服务器或其他联网计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录器或可穿戴计算设备。

[0132] 选择的示例现在描述依照本公开的各种实施例的一些示例。

[0133] 示例1提供一种量子电路组装件，所述量子电路组装件包括量子电路组件和控制逻辑，所述量子电路组件包括多个量子比特，所述控制逻辑耦合到所述量子电路组件并且被配置成控制所述量子电路组件的操作，其中所述量子电路组件和所述控制逻辑被设置在单个芯片上。

[0134] 示例2提供根据示例1所述的量子电路组装件，其中所述多个量子比特包括量子点量子比特，所述量子电路组件进一步包括一个或多个柱塞栅极，并且所述控制逻辑被配置成控制施加到所述一个或多个柱塞栅极的电压以控制所述多个量子比特的量子点的形成。

[0135] 示例3提供根据示例2所述的量子电路组装件，其中所述多个量子比特包括量子点量子比特，所述量子电路组件进一步包括一个或多个势垒栅极，并且所述控制逻辑被配置成控制施加到所述一个或多个势垒栅极的电压以控制两个相邻柱塞栅极之间或柱塞栅极与相邻累积栅极之间的势垒。

[0136] 示例4提供根据示例3所述的量子电路组装件，其中所述控制逻辑被配置成通过设置施加到所述一个或多个柱塞栅极的所述电压和/或设置施加到所述一个或多个势垒栅极的所述电压来初始化所述量子电路组件以确保最初在形成在所述一个或多个柱塞栅极下方的所述量子点中不存在电荷载流子，然后以确保将预定数量的电荷载流子加载到所述量子点中的每一个中。

[0137] 示例5提供根据示例1所述的量子电路组装件，其中所述多个量子比特包括量子点量子比特，所述量子电路组件进一步包括一个或多个累积栅极，并且所述控制逻辑被配置成控制施加到所述一个或多个累积栅极的电压以控制形成有量子点的区域与电荷载流子储存器之间的区域中的电荷载流子的数量。

[0138] 示例6提供根据示例1所述的量子电路组装件，其中所述多个量子比特包括量子点量子比特，所述量子电路组件进一步包括包括有一个或多个柱塞栅极、一个或多个势垒栅极，和/或一个或多个累积栅极的多个栅极，并且所述控制逻辑被配置成控制施加到所述多个栅极的电压。

[0139] 示例7提供根据示例1所述的量子电路组装件，进一步包括磁场发生器，其中所述多个量子比特包括量子点量子比特，所述控制逻辑被配置成通过控制由所述磁场发生器产生的磁场来控制所述多个量子比特的量子点中的电荷载流子的自旋。

[0140] 示例8提供根据示例7所述的量子电路组装件，其中所述磁场发生器包括微波传输线或具有一个或多个脉冲栅极的磁体。

[0141] 示例9提供根据示例1所述的量子电路组装件，其中所述多个量子比特包括量子点量子比特，所述量子电路组件进一步包括包括有一个或多个柱塞栅极、一个或多个势垒栅极和/或一个或多个累积栅极的多个栅极，并且所述控制逻辑被配置成确定用于形成不同的量子点的栅极电压中的变化。

[0142] 示例10提供根据示例9所述的量子电路组装件，其中所述控制逻辑被配置成表征每个量子点的形成并且基于所述表征的结果确定所述变化。

[0143] 示例11提供根据示例1所述的量子电路组装件，其中所述多个量子比特包括超导量子比特，所述量子电路组件进一步包括用于多个量子比特的一条或多条通量偏置线，并且所述控制逻辑被配置成控制所述一条或多条通量偏置线中的电流。

[0144] 示例12提供根据示例1所述的量子电路组装件，其中所述多个量子比特包括超导量子比特，所述量子电路组件进一步包括用于所述多个量子比特的一条或多条微波线，并且所述控制逻辑被配置成检测所述一条或多条微波线中的电流并且基于所检测到的电流控制所述量子电路组件的所述操作。

[0145] 示例13提供根据示例12所述的量子电路组装件，其中所述控制逻辑被进一步配置成控制所述一条或多条微波线中的所述电流。

[0146] 示例14提供根据示例13所述的量子电路组装件，其中所述控制逻辑被配置成在控制所述一条或多条微波线中的所述电流以控制所述多个量子比特的状态与检测所述一条或多条微波线中的所述电流以检测所述多个量子比特的所述状态之间切换所述一条或多条微波线的操作。

[0147] 示例15提供根据示例1所述的量子电路组装件，其中所述多个量子比特包括超导量子比特，所述量子电路组件进一步包括用于所述多个量子比特的一条或多条驱动线，并且所述控制逻辑被配置成控制所述一条或多条驱动线中的电流。

[0148] 示例16提供根据示例15所述的量子电路组装件，其中所述控制逻辑被配置成通过确保在所述多个量子比特的频率下提供所述电流的一个或多个脉冲来控制所述一条或多条驱动线中的所述电流。

[0149] 示例17提供根据示例16所述的量子电路组装件，其中所述控制逻辑被配置成控制所述一个或多个脉冲的持续时间。

[0150] 示例18提供一种量子计算设备，所述量子计算设备包括量子电路组件和存储器设备。所述量子电路组装件包括量子电路组件和控制逻辑，所述量子电路组件包括多个量子比特，所述控制逻辑被配置成控制所述量子电路组件的操作，其中所述量子电路组件和所述控制逻辑被设置在单个管芯上。所述存储器设备被配置成存储在所述量子电路组件的操作期间由所述控制逻辑产生和/或使用的数据。

[0151] 示例19提供根据示例18所述的量子计算设备，进一步包括被配置成使所述量子电路组装件的温度维持在5开氏度以下的冷却装置。

[0152] 示例20提供根据示例18或19所述的量子计算设备，其中所述存储器设备被配置成存储用于要由所述控制逻辑执行的量子计算算法的指令。

[0153] 示例21提供一种用于形成量子电路组装件的方法。所述方法包括：在包括多个量子比特的量子电路组件将形成在上面的衬底的一个或多个部分上方提供第一掩模；利用所述第一掩模对所述衬底执行第一制作工艺，所述第一制作工艺在所述控制逻辑将形成在上面的所述衬底的一个或多个部分上形成控制逻辑的至少一部分；去除所述第一掩模；以及对所述衬底执行第二制作工艺，所述第二制作工艺在所述衬底上形成所述量子电路组件的至少一部分。

[0154] 示例22提供根据示例21所述的方法，进一步包括在所述控制逻辑将形成在上面的所述衬底的所述一个或多个部分上方提供第二掩模，其中利用所述第二掩模对所述衬底执行所述第二制作工艺。

[0155] 示例23提供根据示例21所述的方法，其中所述第一掩模包括氧化物或氮化物材料的层。

[0156] 示例24提供根据示例21所述的方法，进一步包括互连所述控制逻辑和所述量子电路组件。

[0157] 示例25提供根据示例21至24中的任一项所述的方法，进一步包括对所述衬底进行切割以形成包括所述量子电路组件和所述控制逻辑的管芯。

[0158] 本公开的图示的实施方式的上述描述(包括说明书摘要中所描述的东西)不旨在为详尽的或者将本公开限于所公开的精确形式。虽然出于说明性目的在本文中描述了本公开的具体实施方式和示例，但是如相关领域的技术人员将认识到那样，各种等同修改在本公开的范围内是可能的。

[0159] 可以鉴于以上详细描述对本公开做出这些修改。以下权利要求中使用的术语不应该被解释为将本公开限于本说明书和权利要求书中公开的具体实施方式。相反，本公开的范围将完全由以下权利要求确定，以下权利要求将依照权利要求解释的确立教义被解释。

标题	发布/更新时间	阅读量
两量子比特逻辑门的处理方法及装置	2020-05-15	763
拓扑量子比特融合	2020-05-11	649
共面波导通量量子比特设备	2020-05-15	702
氧化还原纳米药物量子点构成室温超导量子比特网络的方法	2020-05-18	578
一种超导量子比特测量系统	2020-05-15	212
氧化还原纳米药物量子点构成室温超导量子比特网络的方法	2020-05-19	330
可扩展的超导量子比特结构	2020-05-13	551
用于超导通量量子比特的耦合架构	2020-05-14	629
量子比特多状态重置	2020-05-11	933
量子比特的制备方法及装置	2020-05-14	487

用于量子比特的片上控制逻辑

用于量子比特的片上控制逻辑

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：