三层约瑟夫森结结构及其形成方法专利检索-量子比特电脑零配件专利检索查询-专利查询网

三层约瑟夫森结结构及其形成方法

阅读：330发布：2021-03-23

专利汇可以提供三层约瑟夫森结结构及其形成方法专利检索，专利查询，专利分析的服务。并且本发明公开了一种三层约瑟夫森结结构及其形成方法。电介质层在基底电极层上，基底电极层在基板上。对置电极层在所述电介质层上。第一和第二对置电极由对置电极层形成。第一和第二电介质层由电介质层形成。第一和第二基底电极由基底电极层形成。所述第一对置电极、第一电介质层和第一基底电极形成第一堆叠。所述第二对置电极、第二电介质层和第二基底电极形成第二堆叠。分流电容器在第一和第二基底电极之间。ILD层沉积在基板、第一和第二对置电极以及所述第一和第二基底电极上。接触桥连接所述第一和第二对置电极。通过移除ILD，空气间隙形成于所述接触桥下方。，下面是三层约瑟夫森结结构及其形成方法专利的具体信息内容。

权利要求

1.一种三层约瑟夫森结结构的形成方法，所述方法包括：
在基底电极层上沉积电介质层，其中所述基底电极层沉积在基板上；
在所述电介质层上沉积对置电极层；
由所述对置电极层形成第一对置电极和第二对置电极；
由所述电介质层形成第一电介质层和第二电介质层；
由所述基底电极层形成第一基底电极和第二基底电极，其中所述第一对置电极、所述第一电介质层和所述第一基底电极形成第一堆叠，其中所述第二对置电极、所述第二电介质层和所述第二基底电极形成第二堆叠，并且其中在所述第一基底电极和所述第二基底电极之间形成分流电容器；
在所述第一对置电极和第二对置电极、所述第一基底电极和第二基底电极、以及所述基板的顶表面上共形地沉积层间电介质层；
在平坦化所述层间电介质层以露出所述第一对置电极和所述第二对置电极的顶部之后，形成连接所述第一对置电极和所述第二对置电极的接触桥；以及
通过移除所述层间电介质层，在所述接触桥下方形成空气间隙。
2.如权利要求1所述的方法，其中，所述层间电介质层是氧化物、多晶硅、氮化物和聚合物材料中的至少之一。
3.如权利要求1所述的方法，其中，所述接触桥下方的所述空气间隙在所述接触桥和所述基板之间竖向延伸。
4.如权利要求1所述的方法，其中，所述接触桥下方的所述空气间隙在所述第一对置电极和所述第二对置电极之间水平延伸。
5.如权利要求1所述的方法，其中，所述接触桥下方的所述空气间隙在所述第一基底电极和所述第二基底电极之间水平延伸。
6.如权利要求1所述的方法，其中，所述第一电介质层和所述第二电介质层包括氧化物。
7.如权利要求1所述的方法，其中，所述第一电介质层和所述第二电介质层包括铪氧化物、铝氧化物和铌氮化物中的至少之一。
8.如权利要求1所述的方法，其中，所述第一基底电极和所述第二基底电极包括铌、钛氮化物、铝和铌氮化物中的至少之一；并且
其中，所述第一对置电极和所述第二对置电极包括铌、钛氮化物、铝、和铌氮化物中的至少之一。
9.如权利要求1所述的方法，其中，所述第二堆叠是量子比特隧道结。
10.如权利要求1所述的方法，其中，所述第一基底电极和所述第二基底电极是所述基板上的叉指电极。
11.一种三层约瑟夫森结结构，所述结构包括：
由第一对置电极、第一电介质层和第一基底电极形成的第一堆叠；
由第二对置电极、第二电介质层和第二基底电极形成第二堆叠，其中所述第一基底电极和所述第二基底电极在基板上，并且其中分流电容器形成于所述第一基底电极和所述第二基底电极之间；
连接所述第一对置电极和所述第二对置电极的接触桥；以及
所述接触桥下方的空气间隙。
12.如权利要求11所述的结构，其中，所述接触桥下方的所述空气间隙在所述接触桥和所述基板之间竖向延伸。
13.如权利要求11所述的结构，其中，所述接触桥下方的所述空气间隙在所述第一对置电极和所述第二对置电极之间水平延伸。
14.如权利要求11所述的结构，其中，所述接触桥下方的所述空气间隙在所述第一基底电极和所述第二基底电极之间水平延伸。
15.如权利要求11所述的结构，其中，所述第一电介质层和所述第二电介质层包括铪氧化物和铝氧化物中的至少之一。
16.如权利要求11所述的结构，其中，所述第一基底电极和所述第二基底电极包括铌、钛氮化物和铝中的至少之一；并且
其中，所述第一对置电极和所述第二对置电极包括铌、钛氮化物和铝中的至少之一。
17.如权利要求11所述的结构，其中，所述第一基底电极和所述第二基底电极是所述基板上的叉指电极。
18.一种三层约瑟夫森结结构，所述结构包括：
由第一对置电极、第一电介质层和第一基底电极形成的第一堆叠；
由第二对置电极、第二电介质层和第二基底电极形成第二堆叠，其中所述第一基底电极和所述第二基底电极在基板上，并且其中分流电容器形成于所述第一基底电极和所述第二基底电极之间；
连接所述第一对置电极和所述第二对置电极的接触桥；以及
包封所述第一堆叠的第一部分和所述第二堆叠的第二部分的层间电介质材料。
19.如权利要求18所述的结构，其中，所述第一堆叠的所述第一部分包括所述第一对置电极和所述第一电介质层；
其中，所述第二堆叠的所述第二部分包括所述第二对置电极和所述第二电介质层；并且
其中，所述接触桥下方的区域填充有所述层间电介质材料。
20.如权利要求18所述的结构，其中，所述层间电介质材料仅在围绕所述第一部分和所述第二部分的区域处覆盖所述第一基底电极和所述第二基底电极；并且其中，所述第一基底电极和所述第二基底电极的不围绕所述第一部分和所述第二部分的区域没有所述层间电介质材料。

说明书全文

三层约瑟夫森结结构及其形成方法

技术领域

[0001] 本发明涉及超导技术，并且更具体地，涉及用于超导量子比特的具有小空气桥而不具有层间电介质的三层约瑟夫森结(Josephson junction)。

背景技术

[0002] 在一种被称为电路量子电动力学系统的方案中，量子计算采用了被称为量子比特的有源超导装置来操作并存储量子信息，并且采用了谐振器(例如，作为二维(2D)平面波导或作为三维(3D)微波腔)来读取并促进量子比特之间的交互。每个超导量子比特包括一个或多个约瑟夫森结，约瑟夫森结通过与其并联的电容器分流。量子比特电容耦合至2D或3D微波腔。与量子比特相关的能量存在于该约瑟夫森结周围的电磁场中，尤其存在于相对较大的分流电容结构附近。迄今为止，主要的关注点一直在于延长量子比特的寿命从而允许在量子比特的退相干(decoherence)失去信息之前进行计算(即，操作和读取)。目前，超导量子比特相干时间可高达100微秒，并且正致力于延长该相干时间。与延长相干时间相关的其中一个研究领域专注于消除来自于具有相对较高的电磁场能量密度的区域的致损材料(lossy material)，这些区域例如在包含该量子比特的薄膜的尖角或边缘附近。靠近量子比特的这种材料可能包括支持已知为二级系统(two-level systems，TLSs)的缺陷的瑕疵。

发明内容

[0003] 根据一实施例，提供一种三层约瑟夫森结结构的形成方法。所述方法包括：在基底电极层上沉积电介质层，其中所述基底电极层沉积在基板上；在所述电介质层上沉积对置电极层；以及由所述对置电极层形成第一对置电极和第二对置电极。所述方法包括：由所述电介质层形成第一电介质层和第二电介质层；以及由所述基底电极层形成第一基底电极和第二基底电极。所述第一对置电极、第一电介质层和第一基底电极形成第一堆叠。所述第二对置电极、第二电介质层和第二基底电极形成第二堆叠。分流电容器形成在所述第一基底电极和第二基底电极之间。所述方法还包括在所述第一对置电极和第二对置电极、所述第一基底电极和第二基底电极、以及所述基板的顶表面上共形地沉积层间电介质层；在平坦化所述层间电介质层以暴露所述第一对置电极和第二对置电极的顶部之后，形成连接所述第一对置电极和第二对置电极的接触桥；以及通过移除所述层间电介质层而在所述接触桥下方形成空气间隙。

[0004] 根据一实施例，提供了一种三层约瑟夫森结。第一堆叠由第一对置电极、第一电介质层和第一基底电极形成。第二堆叠由第二对置电极、第二电介质层和第二基底电极形成，其中所述第一基底电极和第二基底电极在基板上，并且其中分流电容器形成于所述第一基底电极和第二基底电极之间。接触桥连接所述第一对置电极和第二对置电极。空气间隙在所述接触桥下方。

[0005] 根据一实施例，提供了一种三层约瑟夫森结结构。第一堆叠由第一对置电极、第一电介质层和第一基底电极形成。第二堆叠由第二对置电极、第二电介质层和第二基底电极形成。所述第一基底电极和第二基底电极在基板上。分流电容器形成于所述第一基底电极和第二基底电极之间。接触桥连接所述第一对置电极和第二对置电极。层间电介质材料包封所述第一堆叠的第一部分并且包封所述第二堆叠的第二部分。

[0006] 可通过本发明的技术实现其他特征和优势。在此详细描述了本发明的其他实施例和方面，并且其应视为是所请求保护的发明的一部分。为了更好地理解本发明的优势和特征，请参照说明书和附图。

附图说明

[0007] 在权利要求书中具体指明并且清楚地请求了被视为本发明的发明主题。本发明的前述及其他特征和优势将通过以下结合附图的详细说明而清楚可见。

[0008] 图1A至1L示例了根据一实施例的制造用于超导量子比特的具有小空气桥的三层约瑟夫森结结构的工艺流程，其中：

[0009] 图1A是三层约瑟夫森结结构的起始堆叠的俯视图(top-down view)；

[0010] 图1B是所述起始堆叠的横截面视图；

[0011] 图1C是对置电极(counter electrode)图案化的俯视图；

[0012] 图1D是对置电极的横截面视图；

[0013] 图1E是包括叉指分流电容器(interdigitated finger shunting capacitor)的基底电极图案化的俯视图；

[0014] 图1F是基底电极图案化的横截面视图；

[0015] 图1G是填充并且平坦化约瑟夫森结附近的比特量子结构的俯视图；

[0016] 图1H是填充并且平坦化比特量子结构的横截面视图；

[0017] 图1I是执行跨接(cross-over)图案化的横截面视图；

[0018] 图1J是跨接图案化的横截面视图；

[0019] 图1K是示例了层间电介质(ILD)层的移除的俯视图；

[0020] 图1L是示例了移除了该层间电介质层以形成空气间隙的横截面视图；

[0021] 图2A是根据另一实施例的三层约瑟夫森结结构的俯视图；

[0022] 图2B是根据该另一实施例的三层约瑟夫森结结构的横截面视图；

[0023] 图2C是根据该另一实施例的示出了额外的电极指(electrode finger)的三层约瑟夫森结结构的俯视图；

[0024] 图3A是根据又一实施例的制造三层约瑟夫森结结构的工艺流程的横截面视图；

[0025] 图3B是根据该又一实施例的形成于三层约瑟夫森结结构中的非平坦化接触的横截面视图；

[0026] 图4A和4B一起示例了根据一实施例的形成三层约瑟夫森结结构的方法。

具体实施方式

[0027] 当前，高相干超导量子比特采用使用双角式阴影蒸发工艺制造的Al/AlOx/Al约瑟夫森结结合通常由Nb制成的叉指分流电容器。此方案最小化了包含二级系统(TLSs)的沉积电介质的存在，TLS已知用于减少量子比特相干时间。然而，将此类工艺的规模扩大至大量稳定、可重现的约瑟夫森结是成问题的。

[0028] 同时，现在普遍使用三层结工艺来制造约瑟夫森结逻辑装置和集成电路以及约瑟夫森结电压标准。该工业标准方案涉及Nb/AlOx/Nb三层膜。这种结合了干法刻蚀、共形地沉积层间电介质(ILD)和化学机械抛光(CMP)平坦化技术的耐受三层膜能够实现非常可控、可重现并且稳定的、具有自对准对置电极接触的深亚微米结。不幸的是，使用此类工艺制造量子比特的尝试所产生的结果相对较差，最佳T1和T2时间小于500ns。假设存在于ILD(例如，沉积的SiOx或SiN)或者可能存在于结势垒本身中的二级系统处于故障中。Al/AlOx/Al三层结的结果是相当的。对于此类装置，分流电容器已被典型地构造为超导/ILD/超导的三明治结构，其中，ILD在确定相干时间T1和T2时具有较大的参与率(量子比特的电磁场能量的分数)。通过移除ILD以形成空气间隙电容器结构的尝试尚未能独立于三层而改进量子比特性能。

[0029] T1被称为“驰豫时间”、“纵向相干时间”、“自发发射时间”或“振幅阻尼”。T1测量量子比特系统的能量损失。T1是量子比特从激发态衰减至基态所花费的多长时间的量度标准。T2被称为量子比特的“相位相干时间”。T2是量子比特在可预言相位保持相干多长时间的量度标准。

[0030] 据说，在迄今为止展示过的三层量子比特中，尚未能胜任执行三层结，因为其结果均受到电容器损耗的严重污染。即使是在空气间隙的情况下，仍然存在由电容器的广阔内表面区域造成的较大参与率，已知的是，在残留在可能包含二级系统的表面上的致损碎片(lossy debris)的方面，这样的表面是成问题的。

[0031] 根据一实施例，示出叉指电容以避免这一问题，通过该表面中场能仅具有相对小的分数以及通过具有例如高纯度蓝宝石或硅的低损耗基板。实施例描述了由叉指电容器与三层结相结合而构成的量子比特，其中该三层结已移除了层间电介质(ILD)以形成用于接触基底电极的非常小的空气间隙结构。这使得生成的量子比特具有与不具有ILD的三层约瑟夫森结相结合的现有“优秀”量子比特(上方或下方不具有ILD)实质相同的叉指电容器。对于Al/AlOx/Al结，其性能应与现有技术中使用阴影蒸发的Al/AlOx/Al结获得的性能相当。
对于Nb/AlOx/Nb结，其性能可与现有技术的相当，尽管该性能有可能因结本身的损耗而降级；然而，如果使用Al/AlOx/Al结，这些损耗可以是可忽略的。

[0032] 图1A至图1L示例了根据一实施例的制造用于超导量子比特的、具有小空气桥而不具有层间电介质的三层约瑟夫森结结构100的工艺流程的视图。在一种情况下，该超导量子比特可为传输子(transmon)量子比特。

[0033] 图1A示例了该三层约瑟夫森结结构100的起始堆叠的俯视图，而图1B示例了该三层约瑟夫森结结构100的起始堆叠的横截面视图。结构100包括基板5，其可为晶片。基板5可为硅、蓝宝石等。基底电极层10沉积在基板5的顶部上，电介质层15沉积在基底电极层10的顶部上。对置电极层20沉积在电介质层15的顶部上。图1A示出了对置电极层20并且识别该横截面视图是截取自线A-A’。

[0034] 堆叠110由该基底电极层10、电介质层15和对置电极层20形成。在一个实例中，对于硅基板5，该堆叠110中的基底电极层10可为铌(Nb)，电介质层15可为铝(Al)和铝氧化物(AlOx)的组合，对置电极层20可为铌(Nb)。而且，该堆叠110可为硅基板5上的Nb/AlOx/Nb。

[0035] 在另一实例中，对于蓝宝石基板5，该堆叠110中的基底电极层10可为钛氮化物(TiN)，电介质层15可为铪氧化物(HfO2)，对置电极层20可为钛氮化物(TiN)。

[0036] 图1C是示例了对置电极层20的对置电极图案化的俯视图。该对置电极层20被刻蚀为大对置电极21A和小对置电极21B。在图1C中，沿线B-B’截取了横截面视图。图1D是该对置电极层20的对置电极图案化的横截面视图。图1D示出了电介质层15随着对置电极层20一起被图案化，从而在该大对置电极层21A下方形成大电介质层16A并且在该小对置电极层21B下方形成小电介质层16B。

[0037] 在大电介质层16A和大对置电极21A的界面处形成大接触结25A。类似地，在小电介质层16B和小对置电极21B的界面处形成量子比特结25B。图1C和1D示出了刻蚀可在电介质层15上停止。在另一实施方式中，刻蚀可在基底电极层10内停止(无需到达基板5)。

[0038] 小对置电极21B在x轴上的宽度可在从30至1000纳米(nm)的范围内。在一种情况下，小对置电极21B的宽度可近似为100nm。

[0039] 大对置电极21A在x轴上的宽度在一个实例中可为0.5μm，或在另一实例中可为1μm。大对置电极21A在x轴上的宽度可在从0.5μm至1μm的范围内。该大对置电极21A的面积(由x轴和y轴测得)形成为是小对置电极21B的5倍和/或更多。在大对置电极21A与小对置电极21B之间限定距离D1。该距离D1可近似为100至1000nm。

[0040] 图1E是基底电极层10的基底电极图案化的俯视图。该基底电极层10被图案化为基底电极部分11A和基底电极部分11B。基底电极部分11A形成分流电容器的一个叉指电极，而该基底电极部分11B形成分流电容器的另一个叉指电极。尽管为了简化的目的而仅示出了三个叉指，但本领域技术人员应理解的是，叉指的数量可在2至21个或更多的范围内变化。例如，图2C示出了更多个叉指。

[0041] 图1F是基底电极层10的基底电极图案化的横截面视图。基底电极部分11A直接位于大电介质层16A的下方，而基底电极部分11B直接位于小电介质层16B的下方。在基底电极部分11A和基底电极部分11B之间限定距离D2。该距离D2可近似为50至500nm，并且小于D1。

[0042] 图1G是填充并且平坦化结构100的俯视图。层间电介质(ILD)材料25可共形地沉积在结构100上并且之后被平坦化。图1H是填充和平坦化结构100的横截面视图。层间电介质(ILD)材料25可通过例如旋涂、溅射或CVD技术沉积。该层内电介质(ILD)材料25可为多晶硅、氧化物、氮化物等等。平坦化可通过化学机械平坦化/抛光和/或刻蚀实现。如可见的，该结构100被平坦化以在z轴上暴露大对置电极21A的顶部和小对置电极21B的顶部。图1G中示出的隐藏线代表基底电极部分11A和基底电极部分11B，其二者均由层间电介质层25覆盖。

[0043] 图1I是执行跨接图案化的俯视图，而图1J是跨接图案化的横截面视图。形成自对准的接触桥30，其中自对准指的是不像非平坦工艺的情况下那样必须适应额外的对准公差这一事实，该非平坦工艺要求接触孔穿过基座结构(层21B的顶表面)上方的电介质并且完全位于该基座结构的周界以内。接触桥30形成在大对置电极21A和小对置电极21B二者的顶部上，由此提供二者之间的电连接。该接触桥30还覆盖层间电介质层25的一部分。接触桥30可以是金属，比如铌、铝和/或其他超导材料。在一种情况下，沉积接触桥30的超导材料，然后执行剥离以留下图案化的接触桥30。在另一情况下，当沉积了接触桥30的超导材料之后，执行刻蚀以图案化接触桥30。

[0044] 图1K是示例了移除层间电介质层(ILD)25的俯视图。图1K示出了顶部不具有层间电介质层25的基板5的表面。而且，已从基底电极部分11A和基底电极部分11B移除了该层间电介质材料25。

[0045] 图1L是示例了移除层间电介质层25的横截面视图。该层间电介质层25可通过湿法刻蚀、干法刻蚀和/或干湿法刻蚀的组合来移除。移除层间电介质层25，在接触桥30下方留下空气间隙35(在接触桥30下方，大对置电极21A和小对置电极21B之间，基底电极部分11A和11B之间，竖向的接触桥30和基板5之间)。相应地，形成三层约瑟夫森结结构100。该三层约瑟夫森结结构100具有基底电极部分11B、电介质层16B和小对置电极21B的三层(其为形成超导量子比特的三层堆叠)。接触桥30是具有下方的空气间隙35的空气桥。大接触结(21A、16A和部分11A)充当短路件，以将量子比特约瑟夫森结(21B、16B和部分11B)的对置电极21B电性接回至下部金属层11A，下部金属层11A进而形成分流电容器的其他电极。分流电容器形成于该基底电极部分11A和11B之间，具体地，形成于基底电极部分11A和11B的指之间。本领域技术人员理解的是，基底电极部分11A和11B的指形成叉指电容器。

[0046] 与各实施例相比，现有技术的三层工艺对于量子比特并不理想，因为现有技术的结构填充有ILD；该ILD是致损的(即，经由二级系统吸收能量)并且劣化该超导量子比特的相干时间。

[0047] 然而，与现有技术的结构不同，该三层约瑟夫森结结构100已移除了该层间电介质材料25(例如，氧化物)。

[0048] 在图2A、2B和2C中示例了的三层约瑟夫森结结构200的替换实施例。图2A和2B包括上文中在图1A至图1J中讨论过的工艺流程。图1G和1H所示的工艺流程显示已沉积并且平坦化了层间电介质层25。当在图1I和1J中沉积并且图案化接触桥30之后，图2A是示例了在刻蚀之后保留了该层间电介质材料25的一部分的俯视图。图2B是示出了该层间电介质材料25保留在大接触结21A和量子比特结21B的紧接区域中的横截面视图。需要额外一级光刻来定义保留了该层间电介质材料25的有限区域。对于以这种方式制造的代表性量子比特，这使得分流电容器的大部分处于与具有蒸发的Al/AlOx/Al结的标准高相干时间量子比特和具有若干交叉Nb指的情况同样的情况。

[0049] 图2C示出了在x轴上延伸的额外的电极指(electrode finger)的俯视图。该额外的电极指附着至基底电极部分11A和11B。本领域技术人员会理解，在此讨论的超导量子比特不限于仅具有3指的叉指分流电容器。而是，叉指分流电容器可具有多个指以产生足够大的电容来实现期望的量子比特特性。图2C示例了仅三层约瑟夫森结结构200的小部分在由层21B、16B和11B的组合/三明治结构形成的隧道结的紧接附近处具有层间电介质材料25，而从分别从基底电极部分11A和11B延伸的其他指状电极的下方、旁边和/或顶部完全移除层间电介质材料25。

[0050] 图3A和3B是用于制造根据替换实施例的三层约瑟夫森结结构300的工艺流程的横截面视图。在本替换方案中，使用非平坦化接触来代替大对置电极21A。具体地，使用基底电极部分11A来代替该大对置电极21A。在如图1G和1H所讨论的那样平坦化该层间电介质材料25之后(但没有该大对置电极11A和大电介质层16A)，执行刻蚀以图案化锥形接触孔305，该接触孔305穿过该平坦化的层间电介质层25直至该基底电极部分11A，以使该基底电极部分
11A露出。图3B是示出了形成非平坦化接触320的横截面视图。该非平坦化接触320是通过在图3A中的结构300的层间电介质材料25的顶部上共形地沉积非平坦化接触320的超导材料而形成的(未示出)。沉积该非平坦化接触320的该超导材料也填充了图案化的接触孔305。
非平坦化接触320的超导材料被图案化，并且层间电介质材料25被刻蚀掉(如在此讨论过的)。刻蚀掉层间电介质材料25，在基底电极部分11A的顶部上以及小对置电极21B的顶部上留下非平坦化接触305。非平坦化接触320具有带角度的类似台阶的形状，并且使用该非平坦化接触320来代替大接触结25A。在本实施例中，倾斜的非平坦化接触305成为具有空气间隙350(类似于空气间隙35)的空气桥。非平坦化接触320的超导材料可包括铝、铌以及其他超导材料。

[0051] 尽管已关于具有叉指的隧道结(例如，被称为2D量子比特)进行了讨论，实施例也可应用于包括与3D腔结合使用的所谓3D量子比特的其他几何排列(geometries)。在这种情况下，3D量子比特不具有叉指分流电容器，而是在量子比特的右侧上具有一个矩形桨状物(paddle)(垫)而在量子比特的左侧上具有另一个矩形桨状物(垫)。量子比特通过电极连接至左、右侧的矩形桨状物。

[0052] 图4A和4B示例了根据一实施例的形成三层约瑟夫森结结构100的方法400。

[0053] 在方框405，在基底电极层10的顶部上沉积电介质层15，其中该基底电极层10沉积在基板5的顶部上。

[0054] 在方框410，在电介质层15的顶部上沉积对置电极层20。

[0055] 在方框415，由对置电极层20形成第一对置电极(例如，大对置电极21A)和第二对置电极(例如，小对置电极21B)。

[0056] 在方框420，由电介质层15形成第一电介质层(例如，大电介质层16A)和第二电介质层(例如，小电介质层16B)。

[0057] 在方框425，由基底电极层10形成第一基底电极(例如，基底电极部分11A)和第二基底电极(例如，基底电极部分11B)，其中，第一对置电极(例如，大对置电极21A)、第一电介质层(例如，大电介质层16A)和第一基底电极(例如，基底电极部分11A)形成第一堆叠，并且其中，第二对置电极(例如，小对置电极21B)、第二电介质层(例如，小电介质层16B)和第二基底电极(例如，基底电极部分11B)形成第二堆叠。该第二堆叠是量子比特隧道结。在第一基底电极(例如，基底电极部分11A)和第二基底电极(基底电极部分11B)之间形成分流电容器。

[0058] 在方框430处，在第一和第二对置电极(大、小对置电极21A和21B)、第一和第二基底电极(基底电极部分11A和11B)以及基板5的顶表面上共形地沉积层间电介质层25，如图1G和1H所示。

[0059] 在方框435处，在平坦化该层间电介质层25以露出第一和第二对置电极的顶部之后，在第一对置电极(例如，大对置电极21A)和第二对置电极(例如，小对置电极21B)的顶部上形成连接至第一对置电极和第二对置电极的接触桥30，如图1I和1J所示。

[0060] 在方框440处，通过移除层间电介质层25而在接触桥30下方形成空气间隙35。

[0061] 该层间电介质层25可包括氧化物、多晶硅和/或氮化物中的至少之一。

[0062] 接触桥30下方的空气间隙35在接触桥30和基板5之间竖向(在z轴上)延伸，如图1L所示。而且，接触桥30下方的空气间隙35在第一对置电极(例如，大对置电极21A)和第二对置电极(例如，小对置电极21B)之间水平(在x轴上)延伸。接触桥30下方的空气间隙35在第一基底电极(例如，基底电极部分11A)和第二基底电极(例如，基底电极部分11B)之间水平(在x轴上)延伸。

[0063] 第一电介质层(例如，大电介质层16A)和第二电介质层(例如，小电介质层16B)包括氧化物。第一电介质层和第二电介质层包括铪氧化物、铝氧化物和/或聚合物材料中的至少之一。

[0064] 第一基底电极(例如，基底电极部分11A)和第二基底电极(例如，基底电极部分11B)包括铌、钛氮化物、铝和/或铌氮化物中的至少之一。第一对置电极(例如，大对置电极
21A)和第二对置电极(例如，小对置电极21B)包括铌、钛氮化物、铝和/或铌氮化物中的至少一个。第一基底电极(基底电极部分11A)和第二基底电极(基底电极部分11B)形成基板5上的叉指电极，如图1E和1G所示。

[0065] 目前的技术发展水平中，展示良好相干时间的超导量子比特的一个实例是通过以两个交叉的Nb梳齿形式存在的叉指电容器分流的、小的(约100nm X 100nm)阴影蒸发的Al/AlOx/Al约瑟夫森结。该结居中定位并且设置在其中一个指尖与对置梳齿的本体之间。来自结区域的Al引线连接至先前制造的Nb梳齿结构。此类量子比特的物理尺寸受到由电容器所占面积的影响，并且此面积可为100μm乘以100μm或更大。为了使装置更紧凑，已进行了多种尝试来将电容器制造为具有基底电极、沉积的层间电介质层和对置电极的平行板结构。这些尝试典型的还包含了某种形式的三层结技术。相干特性较差，相干时间典型的小于300ns。包括移除ILD的改善相干性的尝试尚未能改善相干性。这很有可能是因为难以从平行板电容器结构中完全移除ILD，平行板电容结构中三明治状ILD的宽高比可能为近似100或更大。任何残留的ILD碎片都可能包含TLS，其阻碍了相干性的显著改善。还有可能的是，尚未独立检测(vetted)的三层结可能会限制相干性。宽高比描述了宽度和高度之间的关系，因此，100的高宽比是指宽度与高度的比率为100：1。

[0066] 根据实施例，在本方案中，隧道结和电容器更干净地分开。已知的是，Nb叉指电容与优异的量子比特相干性一致。移除ILD(例如，层间电介质25)之后，已知的良好的叉指结构得以恢复。可用干法或湿法刻蚀技术完全移除ILD，在实施例中不可能残留任何ILD，与宽高比较高的情形不同。即使是在约瑟夫森结附近，宽高比最多仅为3或4，此外，这是一个小区域，在该处仅有非常小比率的量子比特电磁场能。因此，本方案将良好的电容器设计与已知具有极好的稳定性和可测量性特征的三层约瑟夫森结技术相结合。如果发现Nb/AlOx/Nb结本身对退相干起到显著的作用，则可使用具有例如Al/AlOx/Al三层结的替换性方案，其中，Al/AlOx/Al与优异的相干性一致。

[0067] 应注意的是，本领域技术人员会理解，可采用各种微电子装置制造方法来制造在此讨论过的组件/元件。在半导体装置制造中，各种加工步骤落入四个一般分类：沉积、移除、图案化和电特性的修改。

[0068] 沉积是将材料生长、涂覆或者转移到晶片上的任意工艺。可用的技术包括物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)以及最近的原子层沉积(ALD)。

[0069] 移除是将材料从晶片上移除的任意工艺：示例包括刻蚀工艺(湿法或干法)和化学-机械平坦化(CMP)等。

[0070] 图案化是对沉积的材料进行的成形或改形，通常被称为光刻。例如，在传统光刻中，晶片涂覆有称为光刻胶的化学物质；然后，被称为步进电机的机器聚焦、对准并且移动掩膜，使其下方晶片的选定部分暴露于短波长光；通过显影剂洗掉暴露区域。在刻蚀或其他工艺之后，移除剩余的光刻胶。图案化还包括电子束光刻。

[0071] 电特性的修改可包括掺杂，比如掺杂晶体管源极和漏极，通常通过扩散和/或通过离子注入。这些掺杂工艺之后有炉内退火或者快速热退火(RTA)。退火用于活化注入的掺杂物。

[0072] 附图中的流程图和框图示例了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实施方式的架构、功能性和操作。就这一点而言，流程图或者框图中的每个方框可代表模块、段或程序的一部分，其包括一个或多个用于实施指定逻辑功能的可运行指令。在一些替换性的实施方式中，方框中注明的功能可以不按照图中标注的顺序执行。例如，按先后顺序显示的两个方框实际上可大致同时运行，或者，各方框有时可以以相反的顺序运行，取决于所涉及的功能。还应注意到的是，框图和/或流程图中例示的每个方框以及框图和/或流程图中例示的各方框的组合可通过基于专用目的硬件的系统实施，该系统执行指定功能或者充当或实施专用目的硬件和计算机指令的组合。

[0073] 关于联邦政府资助的研究或开发的声明

[0074] 本发明根据国防部颁发的合同第H98230-13-C-0220号而在政府支持下进行。政府对本发明具有一定权利。

标题	发布/更新时间	阅读量
两量子比特逻辑门的处理方法及装置	2020-05-15	763
拓扑量子比特融合	2020-05-11	649
共面波导通量量子比特设备	2020-05-15	702
氧化还原纳米药物量子点构成室温超导量子比特网络的方法	2020-05-18	578
一种超导量子比特测量系统	2020-05-15	212
氧化还原纳米药物量子点构成室温超导量子比特网络的方法	2020-05-19	330
可扩展的超导量子比特结构	2020-05-13	551
用于超导通量量子比特的耦合架构	2020-05-14	629
量子比特多状态重置	2020-05-11	933
量子比特的制备方法及装置	2020-05-14	487

三层约瑟夫森结结构及其形成方法

三层约瑟夫森结结构及其形成方法

技术领域

背景技术

发明内容

附图说明

具体实施方式

该功能需要专业版企业版VIP权限，您可以：