量子计算和量子通信是量子物理学与计算机科学、信息科学相结合而产生的一门新型交 叉学科。近一、二十年来，量子信息论在理论和实验上都有着相当迅速的发展，取得了令人 惊喜的研究成果并显示出十分广阔的科学技术应用前景。在量子信息理论中，量子信息的基 本单位是量子比特(qubit)，一个量子比特可以同时处于量子态|0>和|1>的任意复系数组成的 线性叠加态|ψ>＝α|0>+β|1>上。一个量子比特就是一个二维希尔伯特(Hilbert)空间，它比 经典比特承载更多的信息。
在量子信息学中，量子态的制备和操控通过多种量子逻辑门来实现。n个量子比特量子 逻辑门可以用2n×2n的矩阵形式表示。量子逻辑门相应矩阵U必须满足酉性(幺正性， unitary)，即UU＝I，其中U是U的共轭转置(由U的转置和复共轭得到)，I是2n×2n的单 位矩阵。单量子比特逻辑门由2×2的酉矩阵给出，例如泡利(Pauli)矩阵：
X = 0 1 1 0 , Y = 0 - i i 0 , Z = 1 0 0 - 1 ; (1)
量子比特有一个非常有用的图像是几何表示：|ψ>可以写为 其中θ，，γ都是实数，eiγ是整体相位。数θ，定义了三维单位 球面上的一个点，这个球面称为--布洛赫(Bloch)球面。一组重要的量子操作是定义在布洛 赫球面上关于轴的旋转算子：
R x ( θ ) = cos θ 2 - i sin θ 2 - i sin θ 2 cos θ 2 , R y ( θ ) = cos θ 2 - sin θ 2 sin θ 2 cos θ 2 , R z ( θ ) = e - iθ / 2 0 0 e iθ / 2 . (2)
一类重要的量子逻辑门是完全受控单量子比特门(fully controlled single-qubit gate)。它的 特征是：在n量子比特的体系中有n-1个量子比特作为控制量子位(control qubit)，1个量子 比特作为目标量子位(target qubit)。当这n-1个控制量子位的逻辑值x1，...xn-1∈{0，1}取某一 组确定的数值时，目标量子位进行酉操作U；否则目标量子位保持不变。逻辑值为0的控制 量子位称为置0有效控制位，逻辑值为1的量子位称为置1有效控制位。完全受控单量子比 特门中一种特殊的受控门是Λm(U)门(也记作Cm+1(U)门)。对于任意酉矩阵 U = u 00 u 01 u 10 u 11 和 m∈{0，1，2，...}，Λm(U)有m个控制量子位为x1，...，xm，1个目标量子位y，它的作用可以表示 为
Λ m ( U ) ( | x 1 , . . . x m , y ⟩ ) = u y 0 | x 1 , . . . x m , 0 ⟩ + u y 1 | x 1 , . . . x m , 1 ⟩ if ^ k = 1 m x k = 1 | x 1 , . . . x m , y ⟩ if ^ k = 1 m x k = 0 , - - - ( 3 )
其中，x1，...xm，y∈{0，1}，∧k＝1 mxk表示{xk}之间的逻辑与值。当且仅当m个控制量子位 x1，...，xm的值都为1时，目标量子位进行酉操作U；否则所有值不变。n量子比特完全受控量 子门，可以由Λn-1(U)门在置0有效控制位前后各加一个X操作来实现，例如图1中所示的 情况。几种特殊情况：
1.当m＝0，Λ0(U)就是U；
2.当m＝1， U = X = 0 1 1 0 时，对应两量子比特受控非门(CNOT gate)；
3.当m＝1时，对于任意单量子比特门 U = e i ( α - β / 2 - δ / 2 ) cos γ 2 - e i ( α - β / 2 + δ / 2 ) sin γ 2 e i ( α + β / 2 - δ / 2 ) sin γ 2 e i ( α + β / 2 + δ / 2 ) cos γ 2 , 如图2 所示，Λ1(U)可以分解为2个CNOT门和4个单量子比特门。其中，A＝Rz(β)Ry(γ/2)， B＝Ry(-γ/2)Rz(-(α+β)/2)，C＝Rz((δ-β)/2)， Φ = e iδ 0 0 e iδ , E = 1 0 0 e iδ , 如图3所 示。
4.当m＝2时，对应托弗里门(Toffoli gate)。1995年，巴兰科等人提出了Toffoli门最基 本的精确分解方法(A.Barenco et.al.，“Elementary gates for quantum computation”，Phys.Rev.A 52，3457，1995)。如图4所示，此方法将Toffoli门精确分解为6个CNOT门和8个单量子比 特门。1994年，蒂文森佐和施莫林用相移近似(Congruent Modulo Phase Shifts)方法模拟Toffoli 门(D.P.DiVincenzo and J.Smolin，“Results on two-bit gate design for quantum computers”，in Proceedings of the Workshop on Physics and Computation，PhysComp’94，p.14)，称为相移近似 Toffoli门。最重要的一种相移近似Toffoli门如图5所示，此线路可以表示为：

其中Rc表示为对第c个量子比特进行的Ry(π/4)操作。此种相移近似Toffoli门的作用可表示 为 | c 1 , c 2 , t ⟩ → ( - 1 ) c 1 c 2 ‾ t | c 1 , c 2 , t ⊕ c 1 c 2 ⟩ , 即它与Toffoli门的差别仅在于对|101>施加了一个幅角为 π的相对相位。它仅需要3个CNOT门和4个单量子比特门。
如果用一组门的量子线路可以以任意精度近似任意的酉运算，则称这组门对量子计算是 通用的。首先，两级酉门(two-level unitary gate，只不平凡地作用在两个分量组成的自空间 上，而对余空间内其他分量均不变的酉矩阵)对于量子计算是通用的。n量子比特系统，任 意酉矩阵可以写为至多2n-1(2n-1)个两级酉矩阵的乘积。单量子比特门和两量子比特受控非 门对于量子计算是通用的，通常用单量子比特门和受控非门的个数来标志一个量子线路或者 量子算法的复杂程度，称作复杂度(complexity)。在量子计算的算法中，同一问题可用不同 量子线路解决，而一个量子线路的质量优劣将影响到算法乃至程序的效率。一个量子线路或 者量子算法的评价主要从复杂度来考虑。一般来说，复杂度越低，量子线路的质量越优，量 子计算的性能越好。这是因为：一方面，实际的量子计算过程所需的纠缠(entanglement)特 性必须依赖各个量子比特之间的相干作用(coherence interaction)，而量子系统不可避免地与 外界环境发生退相干(decoherence)作用，也就是说量子操作必须在系统的所允许的相干时 间内完成。而量子线路的复杂度决定了系统的能否在系统的最大相干时间内完成量子操作。 另一方面，量子线路的复杂度决定了量子算法的弛豫时间，复杂度越低，弛豫时间越短，计 算的性能越好。因此，利用合适的分解方法来降低复杂度的目的在于改进实际的量子算法。 这对多种物理系统，例如，核磁共振(NMR)、量子点、离子阱、半导体硅基、约瑟夫森结 等的多种量子计算物理过程，例如，量子态进行制备、操控、存储和传送来说尤为重要。要 降低复杂度，涉及到量子门的合并及量子线路图的简化。这里举例说明其中几种最为重要的 量子线路简化方法：1.连续的单量子比特门可以合并为一个；2.任意连续的3个CNOT门 即可化简为2个CNOT门，如图6所示；3.利用如图3所示的单量子比特门E和CNOT门的 对易关系(量子力学两个算符对易关系反映在量子线路中，即是对应的两个量子门的位置可 以调换)，合并相邻的单量子比特门和CNOT门等。
现有技术中，对于任意n量子比特门的分解，迄今为止最被人们认可的分解方式就是将 具有4n个自由度的酉矩阵分解成2n-1(2n-1)个两级酉门。但是，该技术仍然不能解决如何将 两级酉门分解成更简单的单量子比特门和受控非门的问题，因此在量子态的传输过程中也无 法实现对量子态的任意操作。
另外一种对于任意n量子比特门的分解方案为2004年芬兰的瓦替艾林等人(J.J. Vartiainen，M.Mottonen，M.M.Salomaa)提出的，以一种使用2n-1(2n-1)个完全受控门来实现 任意n量子比特门的量子线路图(J.J.Vartiainen，M.Mottonen and M.M.Salomaa，“Efficient Decomposition of Quantum Gates”，Phys.Rev.Lett.92，177902，2004)。不妨简称该方案为 VMS04方案。此方案通过使用一组按格雷码(Gray Code，格雷码是一组具有回文顺序的二 进制数列，n比特的由2n个n比特二进制数列组成，序列中相邻两个二进制数只有一位的数 值是不同的)编码的基矢，可以将任意一个两级酉门等价为一个完全受控门。因此，运用 VMS04方案，任意一个n量子比特门只需O(4n)个完全受控门就可以实现。首先，VMS04方 案的过程为：n比特的量子寄存器的状态通常用N维希尔伯特空间当中的态|Ψ>来表示，其 中N＝2n。在选定的一组基{|ek>}下，n量子比特门可以用2n×2n的矩阵U表示。利用吉文斯 旋转(Givens Rotation)对矩阵U进行类似正交上三角分解(QR decompostion)的过程，可 以将任意酉矩阵转化为单位矩阵I2 n。作用在矩阵A上的吉文斯旋转定义为：iGj，k＝Gj，k(A)， 吉文斯旋转iGj，k是一个两级酉矩阵，它只在基矢|ej>和|ej>组成的自空间上非奇异，而对其它 的基矢没有作用。定义作用在矩阵 A = { a 1 , n } 1 , n = 1 N 上的 G j , k i = { g 1 , n } 1 , n = 1 N 中表示为：
Γ j , k i : = g k , k i g k , j i g j , k i g j , j i = 1 | a j , i | 2 + | a k , i | 2 a k , i * a j , i * - a j , i a k , i . - - - ( 5 )
即矩阵iGj，k只在第j，k行和第j，k列四个位置上有非奇异元素，其他元素与单位矩阵I2 n一致。
在n量子比特的计算当中，以往方案中通常选取的是按照二进制数依次递增的一组基矢 ( BCB ) | e k ⟩ = ⊗ i | x i k ⟩ , 其中 x i k ∈ { 0,1 } . K和i分别标志基矢和量子位，其中k＝1，...，2n，i＝1，...n， k = 1 + Σ i = 0 n 2 i x i k . 而在VMS04方案中，选取一组按照格雷码排列的基矢(GCB)。假设一组 n量子比特的格雷码为{c1 n，c2 n，...，c2 nn}，其中相邻元素ci n和ci+1 n之间只有一位的数值不同。设ci n 的二进制表示为 c i k = b n i . . . b 2 i b 1 i , i的二进制表示为ib，格雷码排列的基矢 c i n = i b XOR ( i b / 2 ) . 另外，设函数γ(i)表示ci n的值加1，即 γ ( i ) = 1 + Σ l = 1 n b l n 2 l . 如图7所示，以n＝4为例来说明 格雷码的γ函数的对应关系。VMS04方案利用格雷码基矢对应的γ函数，在二进制码为基矢 的空间中将得到：
( Π i = 1 2 n - 1 Π j = i + 1 2 n γ ( 2 n - 1 ) G γ ( j ) , γ ( j - 1 ) BCB ) U BCB = I . - - - ( 6 )
其中，基矢|eγ(j)>和|eγ(k)>的二进制表示只有1位的值不同。如果考虑将等式两边同时乘以每 个吉文斯旋转矩阵的厄米共轭矩阵，则U矩阵可分解为2n-1×(2n-1)个吉文斯旋转矩阵的乘 积。因此，上述公式等价于任意n量子比特门U可以通过2n-1×(2n-1)个连续的n量子比特 完全受控门来实现，其中最先进行的操作是2n-1G2 n ，2 n -1 。与AS03方案相比，VMS04方案的 优势在于：1)没有使用n量子比特的完全受控非门，大大简化了任意量子门的分解；2)由 于给出的是解析结果，所以可以直接按照解析式的数值去构造量子逻辑线路，更简便易行。 因此，VMS04方案是被普遍认可的非常有效的分解方案，也是后续工作的基础。如图8所示， 给出了任意3量子比特酉门的分解线路图。VMS04方案没有将n量子比特完全受控门继续分 解为基本门，也没有给出分解思路或者解析表达式。因此，使用VMS04方案来将量子计算 分解成基本运算还存在着很大的障碍，还是不能解决将任意量子比特门分解成更简单的单量 子比特门和受控非门的问题，在量子态的传输过程中也无法实现对量子态的任意操作。
还有一种对于任意n量子比特门的分解方案是1995年英国人巴兰科等人明确给出的 C3(U)和C4(U)的线路图(A.Barenco et.al.，“Elementary gates for quantum computation”，Phys. Rev.A 52，3457，1995.)，进而实现了用CNOT门和单比特门表示，如图9和图10所示。其中， 酉操作V在图9和图10中分别满足条件V2＝U和V4＝U。但是对于n＞4的完全受控门，该 技术中没有给出明确的分解结果，因此在量子态的传输过程中也无法实现对量子态的任意操 作。

为了在量子态的传输过程中实现对量子态的任意操作，本发明提供了一种任意量子比特 门的分解方法。所述技术方案如下：
一方面，一种任意量子比特门的分解方法，所述方法包括：
步骤1：将任意n量子比特门分解为多个连续的n量子比特完全受控U门Cn(U)；
步骤2：当n＝3时，将所述n量子比特完全受控U门C3(U)分解为单量子比特门和两量 子比特受控非门，然后结束；
步骤3：当n≥4时，将4量子比特完全受控U门C4(U)分解为单量子比特门和两量子比 特受控非门；如果n＝4，则结束；否则，执行步骤4；
步骤4：从n＝5开始，根据所述Cn(U)由基本段和修正段组成的规则，以n递增的方式 递推计算Cn(U)，直到求出所述Cn(U)的分解结果，所述基本段由根据n-1量子比特完全受 控U门Cn-1(U)得到，所述修正段由根据两量子比特受控V门Λ1(V)、两量子比特受控V 门Λ1(V)和两量子比特受控非门得到，所述V为按照预设的变形规则对所述U进行变形得到， 然后将所述分解结果中的C4(U)、Λ1(V)和Λ1(V)分别分解为单量子比特门和两量子比特受 控非门，结束。
所述步骤4中所述基本段由根据n-1量子比特完全受控U门Cn-1(U)得到的步骤具体为：
在n-1量子比特完全受控U门Cn-1(U)的最后两位之间附加1个量子位，得到所述基本 段。
所述步骤4中所述修正段由根据两量子比特受控V门Λ1(V)、两量子比特受控V门 Λ1(V)和两量子比特受控非门得到的步骤具体包括：
将1个两量子比特受控V门Λ1(V)、1个两量子比特受控V门Λ1(V)和3个两量子比特 受控非门组成第一阵列块；
将1个两量子比特受控V门Λ1(V)、1个两量子比特受控V门Λ1(V)和1个两量子比特 受控非门组成第二阵列块；
将2n-2个所述第一阵列块和2n-2个所述第二阵列块交替排列组成所述修正段。
所述步骤4中预设的变形规则具体为： V 2 n - 2 = U .
另一方面，本发明还提供了一种任意量子比特门的分解方法，所述方法包括：
步骤1：将任意n量子比特门分解为多个连续的n量子比特完全受控U门Cn(U)；
步骤2：当n＝3时，将所述n量子比特完全受控U门C3(U)分解为单量子比特门和两量 子比特受控非门，然后结束；
步骤3：当n≥4且n＜6时，将4量子比特完全受控U门C4(U)分解为单量子比特门和 两量子比特受控非门；如果n＝4，则结束；否则，执行步骤4；
步骤4：从n＝5开始，根据所述Cn(U)由基本段和修正段组成的规则，以n递增的方式 递推计算Cn(U)，直到求出所述Cn(U)的分解结果，所述基本段由根据n-1量子比特完全受 控U门Cn-1(U)得到，所述修正段由根据两量子比特受控V门Λ1(V)、两量子比特受控V 门Λ1(V)和两量子比特受控非门得到，所述V为按照预设的第一变形规则对所述U进行变形 得到；然后将所述分解结果中的C4(U)、Λ1(V)和Λ1(V)分别分解为单量子比特门和两量子 比特受控非门，结束；
步骤5：当n≥6时，将6量子比特完全受控U门C6(U)分解为两量子比特受控非门、托 弗里门和两量子比特受控门，所述两量子比特受控门包括Λ1(V1)、Λ1(V2)、Λ1(V3)、Λ1(V4)、 Λ1(V1 )、Λ1(V2 )、Λ1(V3 )和Λ1(V4 )，所述V1、V2、V3和V4为按照预设的第二变形规 则对所述U进行变形得到；如果n＝6，则结束；否则，执行步骤6；
步骤6：从n＝7开始，按照预设的第三变形规则以及所述Cn(U)由基本段和修正段组成 的规则，以n递增的方式递推计算Cn(U)，直到求出所述Cn(U)的分解结果，所述基本段由 根据n-1量子比特完全受控V1门Cn-1(V1)得到，所述Cn-1(V1)由所述Cn-1(U)得到，所述修正 段由根据两量子比特受控V1门Λ1(V1)、两量子比特受控V1 门Λ1(V1 )和托弗里门得到；所述 分解结果中包括两量子比特受控非门、Λ1(V1)、Λ1(V2)、...、Λ1(Vn-2)和Λ1(V1 )、Λ1(V2 )、...、 Λ1(Vn-2 )和托弗里门，然后执行步骤7；
步骤7：将所述步骤6中的分解结果中的Λ1(V1)、Λ1(V2)、...、Λ1(Vn-2)和Λ1(V1 )、 Λ1(V2 )、...、Λ1(Vn-2 )分别分解为单量子比特门和两量子比特受控非门；将所述步骤6中 的分解结果中的托弗里门分解为单量子比特门和两量子比特受控非门，然后结束。
所述步骤4中所述基本段由根据n-1量子比特完全受控U门Cn-1(U)得到的步骤具体为：
在n-1量子比特完全受控U门Cn-1(U)的最后两位之间附加1个量子位，得到所述基本 段。
所述步骤4中所述修正段由根据两量子比特受控V门Λ1(V)、两量子比特受控V门 Λ1(V)和两量子比特受控非门得到的步骤具体包括：
将1个两量子比特受控V门Λ1(V)、1个两量子比特受控V门Λ1(V)和3个两量子比特 受控非门组成第一阵列块；
将1个两量子比特受控V门Λ1(V)、1个两量子比特受控V门Λ1(V)和1个两量子比特 受控非门组成第二阵列块；
将2n-2个所述第一阵列块和2n-2个所述第二阵列块交替排列组成所述修正段。
所述步骤4中预设的第一变形规则具体为： V 2 n - 2 = U .
所述步骤5中预设的第二变形规则具体包括： V 1 2 = U , V 2 2 = V 1 , V 3 2 = V 2 , V 4 2 = V 3 .
所述步骤6中预设的第三变形规则具体为： V n - 2 2 = V n - 3 .
所述步骤6中所述基本段由根据n-1量子比特完全受控V1门Cn-1(V1)得到，所述Cn-1(V1) 由所述Cn-1(U)得到的步骤具体包括：
将所述Cn-1(U)中的V1、V2、...、Vn-3分别替换为V2、V3、...、Vn-2，得到n-1量子比特 完全受控V1门Cn-1(V1)，所述Vn-2为利用所述第三变形规则计算得到的；
在所述Cn-1(V1)的最后两位之间附加1个量子位，得到所述基本段。
所述步骤6中所述修正段由根据两量子比特受控V1门Λ1(V1)、两量子比特受控V1 门 Λ1(V1 )和托弗里门得到的步骤具体包括：
根据量子位n设置第一周期和第二周期；
将呈现两个所述第一周期排列的托弗里门组成第一阵列块；
将呈现两个所述第二周期排列的托弗里门组成第二阵列块；
所述每个周期内的托弗里门均以固定的对称轴为中心呈轴对称排列；
将两量子比特受控V1门Λ1(V1)、两量子比特受控V1 门Λ1(V1 )、所述第一阵列块和第二 阵列块组成所述n量子比特完全受控门的修正段。
所述步骤7中将所述步骤6中的分解结果中的托弗里门分解为单量子比特门和两量子比 特受控非门的步骤具体包括：
将所述步骤6中的分解结果中的每个托弗里门，分解为2个两量子比特受控非门和3个 两量子比特受控门；
将所述每个两量子比特受控门分解为2个两量子比特受控非门和4个单量子比特量子门。
所述步骤7中将所述步骤6中的分解结果中的托弗里门分解为单量子比特门和两量子比 特受控非门的步骤具体包括：
将所述步骤6中的分解结果中的托弗里门中的多个托弗里门，用相移近似托弗里门代替；
将所述每个相移近似托弗里门分解为3个两量子比特受控非门和4个单量子比特门；
将所述步骤6中的分解结果中除替换为相移近似托弗里门外的其余每个托弗里门，分解 为2个两量子比特受控非门和3个两量子比特受控门；
将所述每个两量子比特受控门分解为2个两量子比特受控非门和4个单量子比特量子门。
本发明利用量子计算中的任意量子比特门可以分解为连续的完全受控操作，通过嵌套递 推的构成方式，实现了将任意量子比特门分解为复杂度分别为量子位指数形式和多项式形式 的单量子比特门和两量子比特受控非门，并明晰准确地给出了量子线路图和相应解析表达式， 从而在量子态的传输过程中实现了对量子态的任意操作。进一步地，利用量子门的合并和量 子线路的简化，给出了两种分解形式所需的基本逻辑门的数目；利用3量子比特受控非门 (Toffoli门)的相移近似门的作用，在分解的结果中使用相移近似托弗里门来代替托弗里门， 极大地降低了线路的复杂度；当n的数值较小(如n＝1～10)时，复杂度为指数形式的分解 方式所需基本逻辑门的数目较少，复杂度较低；当n的数值较大(如n＞10)时，复杂度为多 项式形式的分解方式所需基本逻辑门的数目较少，复杂度较低。
附图说明
图1为现有技术中利用Λn-1(U)门和单量子比特X门实现的n量子比特完全受控量子门 分解示意图；
图2为现有技术中任意C2(U)分解示意图；
图3为现有技术中量子线路简化时两量子比特受控非门和特殊的单比特门E的对易关系 示意图；
图4为现有技术中Toffoli门的精确分解示意图；
图5为现有技术中Toffoli门的相移近似分解示意图；
图6为现有技术中任意连续的3个CNOT门简化为2个CNOT门的量子线路简化示意图；
图7为现有技术中以n＝4为例，格雷码中γ函数的对应关系示意图；
图8为现有技术中任意3量子比特酉门的分解示意图；
图9为现有技术中任意C3(U)门的分解示意图；
图10为现有技术中任意C4(U)门的分解示意图；
图11为本发明实施例提供的Am块和Bj i块的构造示意图；
图12为本发明实施例提供的以n＝3为例，Bj i块参数i变化的示意图；
图13为本发明实施例提供的任意C5(U)门的分解示意图；
图14为本发明实施例提供的任意C6(U)门的分解示意图；
图15为本发明实施例提供的以n＝10为例，利用Λn-2(X)实现的任意Cn(U)门的分解示 意图；
图16为本发明实施例提供的以n＝10为例，Λn-2(X)门的分解示意图；
图17为现有技术中以n＝9为例，Λm(X)门的分解示意图；
图18为本发明实施例提供的Λm 1(X)块的构造示意图；
图19为本发明实施例提供的Λm 2(X)块的构造示意图；
图20为本发明实施例提供的任意Cn(U)门的迭代分解示意图(n≥7)；
图21为本发明实施例提供的Λk(-X)门的量子线路示意图；
图22为本发明实施例提供的利用Λn-2(-X)实现的任意Cn(U)门的分解示意图(n≥3)；
图23为本发明实施例提供的利用Λk(-X)替换Λk(X)实现的Λn-2(-X)门的分解示意图；
图24为本发明实施例提供的利用Toffoli门，C2(U)门和CNOT门实现的的分 解示意图(相似于C6(U)线路图)；
图25为本发明实施例提供的指数分解方式对任意量子比特门的分解方法的流程图；
图26为本发明实施例提供的多项式分解方式对任意量子比特门的分解方法的流程图。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进 一步地详细描述。
本发明实施例以VMS04方案中将任意n量子比特门U分解为2n-1×(2n-1)个连续的酉操 作为基础，根据每个两级酉操作可以等价于一个n量子比特完全受控U门Cn(U)，利用线路 嵌套的构造方式，分别采用线路复杂度为O(2n)的指数分解方式和线路复杂度为O(n2)的多 项式分解方式来实现对任意量子比特门的分解。
本发明实施例中的基本逻辑门是指由单量子比特门和两量子比特受控非门组成的通用 门。本发明实施例中将n量子比特完全受控U门记为Cn(U)，将n量子比特受控U门记为 Λn-1(U)门。本发明实施例中所涉及到的量子线路符号和相关规则为：对于一个n个量子比 特的线路图，它的量子位从上到下依次是1到n。线路图各个操作的执行顺序规则是从左到 右执行。另外，本发明实施例中所涉及的线路图解析表达式只代表线路图的构成结构，即解 析式中左面的线路模块或者逻辑门先运行。如果要将Cn(U)操作用矩阵形式表达，则只需要 将解析表达式中逻辑模块或逻辑门所代表的操作反向书写即可。实际上，无论是用复杂度为 指数形式的方式还是用复杂度为多项式形式的方式，构造的逻辑线路都是自逆的，即可以将 解析式中构成它的逻辑门反向排列，线路的整体效果不变。
参见图25，本发明实施例提供了一种任意量子比特门的分解方法，采用线路复杂度为 O(2n)的指数分解方式，通过比较相邻两个n值的量子线路图的联系和区别，以嵌套递推的 方式构造任意n＞4的Cn(U)线路，即以Cn-1(U)门可以明确构造为前提来构造Cn(U)，具体 包括以下步骤：
步骤101：将任意n量子比特门分解为多个连续的n量子比特完全受控U门Cn(U)，其 中，Cn(U)的个数可以具体为2n-1×(2n-1)个。
步骤102：判断是否n＝3，如果是，则执行步骤103；否则，执行步骤104。
步骤103：采用现有的方法将C3(U)分解为单量子比特门和两量子比特受控非门(CNOT 门)，然后结束。
步骤104：当n≥4时，采用现有的方法将4量子比特完全受控U门C4(U)分解为单量子 比特门和CNOT门。
步骤105：判断是否n＝4，如果是，则结束；否则，执行步骤106。
步骤106：从n＝5开始，根据Cn(U)由基本段和修正段组成的规则，以n递增的方式递 推计算Cn(U)，直到求出Cn(U)的分解结果，其中，基本段由根据n-1量子比特完全受控U 门Cn-1(U)得到，修正段由根据两量子比特受控V门Λ1(V)、两量子比特受控V门Λ1(V) 和CNOT门得到，V为按照预设的变形规则对U进行变形得到；然后执行步骤107。
其中，V表示酉操作，预设的变形规则具体为：V满足 V 2 n - 2 = U .
其中，构造基本段的步骤具体如下：
在Cn-1(U)线路图的最后两位之间附加1个量子位，得到Cn(U)的基本段，基本段位于 线路图的左端，附加的量子位在基本段内部不进行任何操作。Cn(U)线路的基本段是Cn-1(U) 的变形，可以将其记为则Cn-1(U)与有等价关系。基本段包括2n-2-2个 CNOT门、2n-2-1个Λ1(V)和2n-2-1个Λ1(V)。
其中，构造修正段的步骤具体如下：
1)将1个两量子比特受控V门Λ1(V)、1个两量子比特受控V门Λ1(V)和3个两量子 比特受控非门组成第一阵列块Am块；
其中，如图11中的左图所示，Am块包含1个Λ1(V)、1个Λ1(V)和3个CNOT门，这 些门的控制量子位和目标量子位涉及到量子位m，m+1，m+2和n。对于确定的n值， 1≤m≤n-3。
2)将1个两量子比特受控V门Λ1(V)、1个两量子比特受控V门Λ1(V)和1个两量子 比特受控非门组成第二阵列块Bj i块；
其中，如图11中的右图所示，Bj i块包含1个Λ1(V)、1个Λ1(V)和1个CNOT门，所 涉及的量子位是i，j和n。对于确定的n值，1≤i≤j＜n。
3)将2n-2个第一阵列块Am块和2n-2个第二阵列块Bj i块交替排列组成Cn(U)的修正段。
修正段位于线路图的右端，其中，Am块和Bj i块的数目均为2n-2。在修正段内的Am块， m＝n-3；Bj i块，j＝n-1，i伴随着一组按照格雷编码规律排列的n-4位二进制数列而变化。 设这组按照格雷编码规律排列的n-4位二进制数列为{gl}，其中l＝1，...，2n-4。相邻的两个 n-4位二进制数之间仅有一位的值发生变化，i的值对应着每两个相邻的gl之间变化那一位 的位置参数。参见图12，以n＝3为例，说明Bj i的参数i如何随一组格雷编码的数列变化。
上述递推过程中，从n＝5开始，用已得到的C4(U)以及U与V的变形关系，求出C5(U)， 然后递增n使n＝6，用已得到的C5(U)以及U与V的变形关系，求出C6(U)，以此类推， 分别求出C7(U)、C8(U)、C9(U)等等，直到求出Cn(U)；递推计算后求出的Cn(U)的分解 结果中包括C4(U)、Λ1(V)、Λ1(V)和CNOT门，其中，递推的过程中分别得到以下层叠方 式的结果：



.
.
.

假设β-比特的格雷编码数列{gα}，其中α＝1，...，2β。它是具有回文结构的数列，这组数 列的特殊性质是相邻两个二进制数只有一位的值不同。引入一个函数γ(α，β)表示一组β-比 特的格雷编码数列中第α个和第α+1个数之间数值发生变化那位的位置。利用上述函数 γ(α，β)，将n＞4的Cn(U)解析地表示为：

其中，是由在C4(U)线路(如图9所示)的最后两位之间加上n-4个附加量子位得 到的。这n-4个附加的量子位在内不进行任何量子操作。另外，与图4中不同，线路 中出现的V满足的条件是 V 2 n - 2 = U , 而不是V4＝U；连乘部分最先进行的模块A2B4 γ(1，1)；β- 位的格雷序列并不是唯一的，上述解析式中所涉及的β-位的格雷序列可以任意选取。
步骤107：利用图2中的分解方式，将上述式(8)中Cn(U)的表达式中涉及的Λ1(V)门 和Λ1(V)门分别分解为CNOT门和单量子比特门；并利用步骤104中得到的C4(U)以及与 C4(U)的等价关系，将式(8)中的分解为单量子比特门和CNOT门，结束。
例如，参见图13和图14，本实施例分别给出了n＝5，6时Cn(U)的线路图，其中，酉操 作V分别满足V8＝U，V16＝U。
本实施例使用嵌套递推方式构造了当n＞4时Cn(U)逻辑门的线路图。从上述解析公式 (8)看到，此方案共使用了3×2n-1-4个CNOT门和3×2n-1-3个单比特量子门。根据这些 CNOT门和单比特量子门之间的合并关系，可以略去一些基本量子门，最后只需要2n-2个 CNOT门和2n个单比特量子门即可构成任意n量子比特Cn(U)的量子线路图。
当n＞6时，上述采用线路复杂度为O(2n)的指数分解方式还可以由采用线路复杂度为 O(n2)的多项式分解方式来替换，参见图26，本发明实施例还提供了另外一种任意量子比特 门的分解方法，具体包括以下步骤：
步骤201：将任意n量子比特门分解为多个连续的n量子比特完全受控U门Cn(U)，其 中，Cn(U)的个数可以具体为2n-1×(2n-1)个。
步骤202：判断是否n＝3，如果是，则执行步骤203；否则，执行步骤204。
步骤203：采用现有的方法将C3(U)分解为单量子比特门和两量子比特受控非门(CNOT 门)，然后结束。
步骤204：当n≥4时，判断是否n＜6，如果是，则执行步骤205；否则，执行步骤209。
步骤205：采用现有的方法将4量子比特完全受控U门C4(U)分解为单量子比特门和 CNOT门，然后执行步骤206。
步骤206：判断是否n＝4，如果是，则结束；否则，执行步骤207。
步骤207：从n＝5开始，根据Cn(U)由基本段和修正段组成的规则，以n递增的方式递 推计算Cn(U)，直到求出Cn(U)的分解结果，其中，基本段由根据n-1量子比特完全受控U 门Cn-1(U)得到，修正段由根据两量子比特受控V门Λ1(V)、两量子比特受控V门Λ1(V) 和CNOT门得到，V为按照预设的第一变形规则对U进行变形得到，然后执行步骤208。
其中，V表示酉操作，预设的第一变形规则具体为：V满足 V 2 n - 2 = U .
构造基本段和修正段的具体过程与步骤106相同，此处不再赘述。
递推求出的Cn(U)的分解结果中包括C4(U)、Λ1(V)、Λ1(V)和CNOT门。
步骤208：利用图2中的分解方式，将步骤207得到的Cn(U)的表达式中涉及的Λ1(V)门 和Λ1(V)门分别分解为CNOT门和单比特量子门；并利用步骤205中得到的C4(U)以及与 C4(U)的等价关系，将表达式中的分解为单量子比特门和CNOT门，然后结束。
步骤209：此时n＞6，将6量子比特完全受控U门C6(U)分解为CNOT门、Toffoli门和 两量子比特受控门，该两量子比特受控门包括Λ1(V1)、Λ1(V1 )、Λ1(V2)、Λ1(V2 )、Λ1(V3)、 Λ1(V3 )、Λ1(V4 )和Λ1(V4 )，其中，V1、V2、V3和V4为按照预设的第二变形规则对U进 行变形得到，然后执行步骤210。
其中，预设的第二变形规则具体包括： V 1 2 = U , V 2 2 = V 1 , V 3 2 = V 2 , V 4 2 = V 3 .
步骤210：判断是否n＝6，如果是，则结束；否则，执行步骤211。
步骤211：从n＝7开始，按照预设的第三变形规则以及Cn(U)由基本段和修正段组成的 规则，以n递增的方式递推计算Cn(U)，直到求出Cn(U)的分解结果；其中，基本段由根据 n-1量子比特完全受控V1门Cn-1(V1)得到，且Cn-1(V1)由Cn-1(U)得到，修正段由根据两量子比 特受控V1门Λ1(V1)、两量子比特受控V1 门Λ1(V1 )和Toffoli门得到；最终分解结果中包括 CNOT门、Λ1(V1)、Λ1(V2)、...、Λ1(Vn-2)和Λ1(V1 )、Λ1(V2 )、...、Λ1(Vn-2 )和Toffoli 门；然后执行步骤212。
如图15所示，对现有技术A.Barenco et.al.，“Elementary gates for quantum computation”， Phys.Rev.A 52，3457，1995中定理7.5进行如下改动：将现有技术中线路图的各个量子门按照 相反顺序重新排列，对于n≥3，Cn(U)可以由1个1个Λ1(V1)、1个Λ1(V1 )和2 个Λn-2(X)组成，其中 V 1 2 = U . 其中，可以将1个作为基本段，将1个Λ1(V1)、1个 Λ1(V1 )和2个Λn-2(X)作为修正段。如图16所示，对现有技术A.Barenco et.al.，“Elementary gates for quantum computation”，Phys.Rev.A 52，3457，1995中定理7.3进行如下改动：颠倒现 有技术中线路图的最后两个量子比特的位置；将现有技术的适用范围n≥5，m1∈2，...，n-3扩 展到n≥4，m1∈1，...，n-2；将现有技术的以n＝9为例，改为n＝10为例，对于n≥4， m1∈1，...，n-2，Λn-2(X)门可以分解为两个Λm 1(X)和两个Λm 2(X)门，其中m1+m2＝n-1。 其中，X为满足关系 X = 0 1 1 0 的操作。
其中，预设的第三变形规则具体为： V n - 2 2 = V n - 3 . 递推过程中可以得到多个U的变形，如 n＝7时，一次变形 V 5 2 = V 4 得到V5，n＝8时，二次变形 V 6 2 = V 5 得到V6，n＝9时，三次变形 V 7 2 = V 6 得到V7，以此类推，共进行n-6次变形得到Vn-2。
其中，根据Cn-1(U)得到n-1量子比特完全受控V1门Cn-1(V1)，且根据Cn-1(V1)得到Cn(U) 的基本段的过程可以具体如下：
将Cn-1(U)中的V1、V2、...、Vn-3分别替换为V2、V3、...、Vn-2，得到n-1量子比特完全 受控V1门Cn-1(V1)，其中，Vn-2为利用上述第三变形规则计算得到的；在Cn-1(V1)的最后两个 量子位之间加上1个量子比特，得到基本段其中，增加的量子比特在基本段内部 不进行任何操作，因此等价为Cn-1(V1)。例如，在构造C7(U)的基本段时，先根据第 三变形规则求出V5，然后将C6(U)中的V1、V2、V3和V4分别替换为V2、V3、V4和V5，得 到C6(V1)，最后在C6(V1)的最后两个量子位之间加上1个量子比特，得到C7(U)基本段
其中，根据两量子比特受控V1门Λ1(V1)、两量子比特受控V1 门Λ1(V1 )和Toffoli门得到 Cn(U)的修正段的过程可以具体如下：
1)根据量子位n设置第一周期和第二周期；
其中，可以具体设置为：以函数dn＝2[n/2]-4为第一周期，以函数dn′＝2n-2[n/2]-6为 第二周期。
2)将呈现两个第一周期dn排列的Toffoli门组成第一阵列块，即m1+1量子比特受控门 Λm 1(X)块，其中，m1＝[n/2]；
其中，如图17所示，对于n≥5，m1∈3，...，[n/2]，Λm 1(X)门可以分解为4m1-8个Toffoli 门；如图18所示，∧m 1(X)门的线路图具有以下显著特征：
Λm 1(X)块由4[n/2]-8个呈现出两个第一周期排列的Toffoli门组成，且以上两个周期中， 分别以固定的对称轴为中心呈轴对称排列，其中，两个周期内的固定的对称轴分别为第i0个 和第i0+dn个Toffoli门，且i0＝[n/2]-1。
设表示第a个和第b个量子位控制第c个量子位的Toffoli门，则Λm 1(X)块的量子线 路图可以用以下函数解析地表达为：
Λ m 1 ( X ) = Π i = 1 4 [ n / 2 ] - 8 T n - [ n / 2 ] + 2 + f ( n ) 1 + ( 1 - δ i , i 0 ) ( 1 - δ i , i 0 + d ) 2 + f ( n ) ( n - [ n / 2 ] + f ( n ) ) , - - - ( 9 )
其中，
f ( n ) = | d n 2 + d n π arctan ( tan ( π d n i - π 2 ) ) - [ n 2 ] + 1 | . - - - ( 10 )
当1≤i≤dn时，f(n)表示i到的距离；当dn+1≤i≤2dn时，f(n)表示i到的 距离；绝对值函数表征网络的轴对称性质；反正弦函数表征网络周期规律；δ函数表征网络 第[n/2]-1个和第3[n/2]-5个逻辑门控制位节点位置的奇异性。
3)将呈现两个第二周期dn′排列的Toffoli门组成第二阵列块，即m2+1量子比特受控门 Λm 2(X)块，其中，m2＝n-1-[n/2]；
其中，如图17所示，对于n≥5，m2∈3，...，[n/2]，Λm 2(X)门可以分解为4m2-8个Toffoli 门；如图19所示，Λm 2(X)门的线路图具有以下显著特征：
Λm 2(X)块由4n-4[n/2]-12个呈现出两个第二周期排列的Toffoli门组成，且以上两个周 期中，分别以固定的对称轴为中心呈轴对称排列，其中，两个周期内的固定的对称轴分别为 第j0和第j0+dn′个Tollofi门，且j0＝n-[n/2]-2；Λm 2(X)块的量子线路图可以用以下函数 解析地表达为：
Λ m 2 ( X ) = Π j = 1 4 n - 4 [ n / 2 ] - 12 T n - 1 + ( 1 - δ j , 1 ) ( 1 - δ j , 2 [ n / 2 ] - 5 ) ( 2 [ n / 2 ] - 2 n + 5 + g ( n ) ) n + ( 1 - δ j , j 0 ) ( 1 - δ j , j 0 + d ' ) n - 2 - g ( n ) ( 2 [ n / 2 ] - 2 n + 3 + g ( n ) ) . - - - ( 11 )
其中，
g ( n ) = | d n ′ 2 + d n ′ π arctan ( tan ( π d n ′ j - π 2 ) ) - n + [ n 2 ] + 2 | . - - - ( 12 )
4)将两量子比特受控V1门Λ1(V1)、两量子比特受控V1 门Λ1(V1 )、第一阵列块Λm1(X) 和第二阵列块Λm 2(X)组成Cn(U)的修正段。
上述递推过程中，从n＝7开始，用已得到的C6(U)以及第三变形规则，求出C7(U)，然 后递增n使n＝8，用已得到的C7(U)以及第三变形规则，求出C8(U)，以此类推，分别求出 C7(U)、C8(U)、C9(U)等等，直到求出Cn(U)；递推计算后最终可以得到如图20所示的 Cn(U)线路图。Λk-1(X)表示由前k-1个量子比特控制第k个量子比特的量子比特Toffoli门。 Ck′ k(U)表示第k位控制第k′位的U门。图20所示构造Cn(U)门的过程可以表示为：


再利用上述式(9)和式(11)，用Λm 1(X)和Λm 2(X)分解上式中的Λk-2(X)，因此可以进一 步将式(13)简化为：

其中，
T k - 1 = Λ m 1 ( X ) Λ m 2 ( X )
= Π i = 1 4 [ k / 2 ] - 8 T k - [ k / 2 ] + 2 + f ( k ) 1 + ( 1 - δ i , i 0 ) ( 1 - δ i , i 0 + d ) 2 + f ( k ) ( n - [ n / 2 ] + f ( k ) ) Π j = 1 4 k - 4 [ k / 2 ] - 12 T k - 1 + ( 1 - δ j , 1 ) ( 1 - δ j , 2 [ k / 2 ] - 5 ) ( 2 [ k / 2 ] - 2 k + 5 + g ( k ) ) k + ( 1 - δ j , j 0 ) ( 1 - δ j , j 0 + d ' ) k - 2 - g ( k ) ( 2 [ k / 2 ] - 2 k + 3 + g ( k ) ) ,
f ( k ) = | d k 2 + d k π arctan ( tan ( π d k i - π 2 ) ) - [ k 2 ] + 1 | ,
dk＝2[k/2]-4，
g ( k ) = | d k ′ 2 + d k ′ π arctan ( tan ( π d k ′ j - π 2 ) ) - k + [ k 2 ] + 2 | ,
dk′＝2k-2[k/2]-6.          (15)
步骤212：利用步骤205～步骤208中的分解方法，将步骤211中的分解结果中的Λ1(V1)、 Λ1(V2)、...、Λ1(Vn-2)和Λ1(V1 )、Λ1(V2 )、...、Λ1(Vn-2 )分别分解为单量子比特门和CNOT 门；将步骤211中的分解结果中的Toffoli门分解为单量子比特门和CNOT门，然后结束。
其中，对于步骤211中的分解结果中的Toffoli门进行分解的步骤可以具体如下；
其中，可以采用现有的如图4所示的精确分解方法，将上述每个Toffoli门分解为2个 CNOT门和3个两量子比特受控门，然后进一步地，采用图2中的方式将每个两量子比特受 控门分解为2个CNOT门和4个单量子比特量子门，经过相应地简化和合并后，最终用6个 CNOT门和8个单比特门，共计14个基本逻辑门来精确表示。
另外，对于步骤211中的分解结果中的Toffoli门还可以采用以下的分解方式：
用现有的如图5所示的相移近似Toffoli门来代替Cn(U)线路中的多个(可以为绝大多数) Toffoli门，则每个门仅需要7个基本逻辑门：3个CNOT门和4个单量子比特门就可以近似 地实现Toffoli门；然后进一步地，将每个相移近似Toffoli门分解为3个CNOT门和4个单 量子比特门，分解结果中除替换为相移近似Toffoli门外的其余每个Toffoli门，分解为2个 CNOT门和3个两量子比特受控门；再将每个两量子比特受控门分解为2个CNOT门和4个 单量子比特量子门；则整个线路所需基本逻辑门的数目比使用精确Toffoli门要少得多，且线 路的整体作用保持不变。
其中，如图21中的线路所示，定义受控操作Λk(-X)如下：
| c 1 , c 2 , . . . , c k , t ⟩ → ( - 1 ) c 1 c 2 . . . c k | c 1 , c 2 , . . . , c k , t ⊕ c 1 c 2 . . . c k ⟩ .
在上述对Λk(-X)进行定义的基础上，对现有技术A.Barenco et.al.，“Elementary gates for quantum computation”，Phys.Rev.A 52，3457，1995中的定理分别作如下改动：
1)对定理7.5中线路图的各个量子门按照相反顺序重新排列；如图22所示，将两个 Λn-2(X)替换为Λn-2(-X)，而整体作用不变，即两个相对相位-1可以抵消；
2)对定理7.3中线路图的最后两个量子比特的位置颠倒；将现有技术的适用范围n≥5， m1∈2，...，n-3扩展到n≥4，m1∈1，...，n-2；如图23所示，将现有技术的以n＝9为例，改 为n＝10为例；将现有技术中等号两边所有Λk(X)替都换为Λk(-X)，则等号依然成立；
3)对定理7.2进行如下改动：将等号右边的Toffoli门替换为图5中的相移近似Toffoli 门，则恰好可以实现Λk(X)的作用。
因此，从n＝6递推得到n≥7的Cn(U)门的逻辑线路图时，部分以外所有的 Λk(X)门都可以用Λk(-X)代替，即步骤207中的分解结果式(14)中除部分之外 的所有Toffoli门都可以用相移近似Toffoli门代替，而整体作用不变。采用相移近似Toffoli 门实现量子线图的复杂度会有明显降低。
根据相移近似Toffoli门的作用可以表示为式(4)的形式，则式(14)中的Cn(U)门最 终可表达为：

其中
T k - 1 =
{ Π i = 1 4 [ k / 2 ] - 8 R k - [ k / 2 ] + 2 + f ( k ) C k - [ k / 2 ] + 2 + f ( k ) 1 + ( 1 - δ i , i 0 ) ( 1 - δ i , i 0 + d ) ( k - [ k / 2 ] + f ( k ) ) ( X ) R k - [ k / 2 ] + 2 + f ( k ) C k - [ k / 2 ] + 2 + f ( k ) 2 + f ( k ) ( X )

{ Π i = 1 4 k - 4 [ k / 2 ] - 12 R k - 1 + ( 1 - δ j , 1 ) ( 1 - δ j , 1 + d ′ ) ( 2 [ k / 2 ] - 2 k + 5 + g ( k ) ) C k - 1 + ( 1 - δ j , 1 ) ( 1 - δ j , 1 + d ′ ) ( 2 [ k / 2 ] - 2 k + 5 + g ( k ) ) k - 2 - g ( k ) ( X )
R k - 1 + ( 1 - δ j , 1 ) ( 1 - δ j , 1 + d ′ ) ( 2 [ k / 2 ] - 2 k + 5 + g ( k ) ) C k - 1 + ( 1 - δ j , 1 ) ( 1 - δ j , 1 + d ′ ) ( 2 [ k / 2 ] - 2 k + 5 + g ( k ) ) k + ( 1 - δ j , j 0 ) ( 1 - δ j , j 0 + d ′ ) ( 2 [ k / 2 ] - 2 k + 3 + g ( k ) ) ( X )


进一步地，在上述分解的过程结束后，还可以增加下面的步骤：
计算将任意量子比特门分解后所需要的基本逻辑门的个数。
因为的基本构成为C6(Vn-6)多出n-6个没有任何操作的量子位，所以对于 部分所需的基本门的个数等于C6(Vn-6)线路中基本门的个数，即为C6(U)线路中基 本门的个数。如图24所示，C6(U)由30个Toffoli门，9个2-量子比特受控门和2个CNOT 门构成。对量子门数目进行分析和排列，可知其中编号为4，6，8，10，15，20，25，30的 Toffoli门可以用相移近似Toffoli门来代替，而整个线路的最终作用结果保持不变。 再利用单量子比特逻辑门和CNOT逻辑门个数的合并，最后可以计算出部分最少需 要132个CNOT门和163个单量子比特门。
对于式(16)中的连乘部分，共包含(8n-24)(n-6)个Toffoli门和2n-12个Λ1(V)门或 Λ1(V)门，即包含24n2-212n+408个CNOT门和32n2-288n+739个单量子比特门。再利用 每个Tk-1之间单量子比特门的合并，上述复杂度为n的多项式的构造方法中Cn(U)门最终需 要24n2-212n+540个CNOT门和32n2-288n+739个单量子比特门。
本发明实施例中通过两种复杂度分别为指数形式和多项式形式的分解方式，实现了 Cn(U)的分解，并提供了用单量子比特门和CNOT门实现Cn(U)门的量子线路图，给出了明 确的解析表达式。
结合量子门之间的合并情况，表1中给出了分别在复杂度为指数形式的分解方案和复杂 度为多项式形式的分解方案中，n＝1～20利用两种分解方案中实现Cn(U)门所需的确切数 目，实现Cn(U)门所需的确切数目。
表1
  n   1   2   3   4   5   6   7   8   9   10   指数方法   CNOT   0   2   6   14   30   62   126   254   510   1022   单比特   1   4   8   16   32   64   256   512   1024   2048   总数   1   6   14   30   62   126   254   510   1022   2046   多项式方法   CNOT   0   2   6   16   56   132   232   380   576   820   单比特   1   4   8   22   71   163   291   483   739   1059   总数   1   6   14   38   127   295   523   863   1315   1879
  n   11   12   13   14   15   16   17   18   19   20   指数   方法   CNOT   2046   4094   8190   16382   32766   65534   131070   262142   524286   1048574   单比特   2048   4096   8192   16384   32768   65536   131072   262144   524288   1048576   总数   4094   8190   16382   32766   65534   131070   262142   524286   1048574   2097150   多项   式方   法   CNOT   1112   1452   1840   2276   2760   3292   3872   4500   5176   5900   单比特   1443   1891   2403   2979   3619   4323   5091   5923   6819   7779   总数   2555   3343   4243   5255   6379   7615   8963   10423   11995   13679
比较两种方案的结果，发现当n的数值不太大，例如n＝1～10时，复杂度为指数形式的 分解方案占优势，所需基本逻辑门的数目较少，复杂度较低；而n的数值较大时，例如n＞10， 复杂度为多项式形式的分解方案占优势，所需基本逻辑门的数目较少，复杂度较低。
由于现有的VMS04方案将任意n量子比特门U分解为2n-1×(2n-1)个连续的n量子比特 完全受控操作。对于任意n量子比特的完全受控操作的线路图，只需要在Cn(U)线路图中， 对应完全控制门的置0有效控制位前后各加一个X门即可实现。因此，运用本发明实施例中 提供的技术方案，即可用单量子比特操作和CNOT操作来实现量子计算中的任意n量子比特 的门。对n为较小数值的情况，指数分解方案在分解效率上有优势。但是，当n＞8时，由于 指数分解方案的复杂度为指数数量级，因此需要较多数目的基本操作才可完成。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之 内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。