具有负微分电阻特性的混合SET/CMOS电路
阅读：1015发布：2020-06-19
专利汇可以提供具有负微分电阻特性的混合SET/CMOS电路专利检索，专利查询，专利分析的服务。并且本实用新型涉及集成 电路 技术领域，特别是一种具有负微分 电阻 特性的混合SET/CMOS电路，包括一单 电子 晶体管SET及一PMOS管，所述的PMOS管的源极与SET的源极相连，SET的栅极则与PMOS管的漏极相连，该SET的漏源两端 电压 Vds必须满足|Vds| 电流 的NDR特性。与传统的共振隧穿 二极管 （RTD）相比，本实用新型采用的单电子晶体管和MOS管，与当前集成电路工艺的兼容性更好；而与具有NDR特性的MOS管组成的电路相比，本实用新型仅仅使用了两个晶体管，因此具有更小的电路面积。，下面是具有负微分电阻特性的混合SET/CMOS电路专利的具体信息内容。
具有负微分电阻特性的混合SET/CMOS电路
技术领域
[0001] 本实用新型涉及集成电路技术领域，特别是一种具有负微分电阻特性的混合SET/CMOS电路。
背景技术
[0002] 当MOS管的特征尺寸随着摩尔定律的发展进入100nm以后，其可靠性及电学特性由于受到量子效应的影响面临着诸多的挑战。单电子晶体管（single-electron transistor, SET）作为新型的纳米电子器件，有望成为MOS管进入纳米领域后的有力替代者。SET由库仑岛、栅极电容及两个隧穿结构成，主要通过栅极电压控制电子隧穿而形成电流，具有超小的尺寸和极低的功耗。此外，单电子晶体管还具备独特的库仑阻塞振荡特性及较高的电荷灵敏度等特性，能有效地降低电路的复杂程度。但是，由于SET具有较高传输延迟、较低输出电平的缺点，仅由SET构成的传统电路并不能获得所需的性能，且无法与目前成熟的大规模集成电路相兼容。共振隧穿二极管（RTD）由于其良好的负微分电阻(NDR)特性而得到了广泛的应用，但是其难与现阶段的集成电路工艺相兼容，限制了其进一步的发展。为此，研究人员提出了采用纯CMOS构成的具有负微分电阻特性的电路结构，虽然解决了工艺兼容的问题，但是由于需要使用较多的晶体管，增大了电路面积。发明内容
[0003] 本实用新型的目的是提供一种具有负微分电阻特性的混合SET/CMOS电路，实现了负微分电阻特性，该电路结构同时具有极低的功耗和较小的电路面积，在低功耗设计中有着重要的应用。
[0004] 本实用新型采用以下方案实现：一种具有负微分电阻特性的混合SET/CMOS电路，其特征在于：包括一单电子晶体管SET及一PMOS管，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极则与PMOS管的漏极相连。
[0006] 与传统的共振隧穿二极管（RTD）相比，本实用新型采用的单电子晶体管和MOS管与当前的集成电路工艺的兼容性更好；而与具有NDR特性的MOS管组成的电路相比，本实用新型仅仅使用了两个晶体管，因此具有更小的电路面积。本实用新型的电流处于nA级，并且有良好的波峰-波谷比（Peak to valley ratio， PTVR），在低功耗设计中能得到很好的应用。附图说明
[0007] 图1是单电子晶体管SET结构示意图。
[0008] 图2是本实用新型实施例的具有负微分电阻特性的混合SET/CMOS电路结构示意图。
[0009] 图3是具有负微分电阻特性的混合SET/CMOS电路的仿真特性曲线图。
具体实施方式
[0010] 下面结合附图及实施例对本实用新型做进一步说明。
[0011] 本实用新型是指一种具有负微分电阻（negative differential resistance，NDR）特性的新型的混合SET/CMOS电路。该结构主要是利用SET的库仑阻塞和库仑振荡特性与传统的CMOS相结合，产生具有nA级电流的NDR特性。本实施例中，一种具有负微分电阻特性的混合SET/CMOS电路，包括一单电子晶体管SET及一PMOS管，所述的PMOS管的源极与单电子晶体管SET的源极相连。
[0013] 单电子晶体管是指利用电子电荷的粒子性和库仑阻塞振荡效应控制单个或少数几个电子转移的器件，其双栅结构如图1所示。单电子晶体管SET由两个隧穿结通过库仑岛串联而成。外加的偏置电压由栅极电容耦合到库仑岛上，以控制器件的隧穿电流。单电子晶体管的主要参数有：隧穿结电容Cd和Cs，隧穿结电阻Rd和Rs，栅极电容Cg和Cctrl。通过偏置电压控制电子隧穿，使单电子晶体管具有独特的库仑阻塞振荡特性。即在漏源两端电压固定下，随着栅压的增大，晶体管漏电流具有周期性变化。该特性必须满足两个条件才能2
产生：（1）隧穿结的充电能必须大于环境温度引起的热涨落，即Ec=e/2CΣ>>kBT，式中：Ec为隧穿结的充电能；CΣ为单电子晶体管的总电容，CΣ=Cg+Cctrl+Cd+Cs；e 为元电荷；kB为玻尔兹
2
曼常数；T为环境温度。（2）隧穿结的电阻必须远大于量子电阻，即Rd，Rs>>RQ=h/e ≈ 25.8 KΩ，式中：RQ为量子电阻；h为普朗克常量。与CMOS不同的是，单电子晶体管在较高的漏源电压Vds下并不会进入饱和状态. 随着Vds的增大，库仑阻塞将会消失。因此，栅源电压Vgs和漏源电压Vds能同时控制单电子晶体管的库仑阻塞区。为了使单电子晶体管能正常地进行开关工作，其漏源两端电压必须满足|Vds|
产生：（1）隧穿结的充电能必须大于环境温度引起的热涨落，即Ec=e/2CΣ>>kBT，式中：Ec为隧穿结的充电能；CΣ为单电子晶体管的总电容，CΣ=Cg+Cctrl+Cd+Cs；e 为元电荷；kB为玻尔兹
2
曼常数；T为环境温度。（2）隧穿结的电阻必须远大于量子电阻，即Rd，Rs>>RQ=h/e ≈ 25.8 KΩ，式中：RQ为量子电阻；h为普朗克常量。与CMOS不同的是，单电子晶体管在较高的漏源电压Vds下并不会进入饱和状态. 随着Vds的增大，库仑阻塞将会消失。因此，栅源电压Vgs和漏源电压Vds能同时控制单电子晶体管的库仑阻塞区。为了使单电子晶体管能正常地进行开关工作，其漏源两端电压必须满足|Vds|
[0014] 1、本实用新型利用SET的基本原理，结合CMOS管的特性，提出了一种具有NDR特性的混合SET/CMOS电路（简称为NDR电路），其基本结构如图2所示。该NDR电路由一个双栅SET及一个PMOS管串联而成。PMOS管的源极与SET的源极相连，SET的栅极则与PMOS管的漏极相连。为了使单电子晶体管产生库仑阻塞现象，SET漏源两端电压必须满足|Vds|阈值电压. 该值必须设定得足够低，即小于e/ CΣ. 此时，PMOS管偏置在亚阈值区。通过串联一个PMOS管，SET的源端电压不会受到MOS管漏端电压VD的影响，并且在VD的控制下产生库仑振荡和库仑阻塞特性. 此外，该电路采用双栅的SET结构，通过调整背栅电压Vctrl控制库仑振荡的相位，使电路获得合适的NDR特性，如图3所示。较佳的，本实施例中，具有负微分电阻特性的混合SET/CMOS电路中各器件参数为：所述PMOS管的参数满足：沟道宽度Wp为22 nm，沟道长度Lp为120 nm，栅极电压Vpg为0.3 V，阈值电压Vth为-0.46 V；所述单电子晶体管SET的参数满足：隧穿结电容Cs、Cd为0.15aF，隧穿结电阻Rs、Rd为1 MΩ，背栅电压Vctrl为0V，背栅电容Cctrl为0.10 aF，栅极电容Cg为0.2aF。
[0015] 具体请参见表一。
[0016]
[0017] 表一
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种钙钛矿/硅异质结叠层太阳电池中隧穿结的结构设计 | 2020-05-13 | 618 |
| 治愈非易失性存储器单元的隧穿电介质的结构和方法 | 2020-05-12 | 273 |
| 半导体装置以及控制半导体装置操作的方法 | 2020-05-18 | 535 |
| 一种STT-MRAM存储器单元及其制备方法 | 2020-05-17 | 756 |
| 一种直接X射线探测结构、探测器及探测结构制作方法 | 2020-05-12 | 782 |
| 基于隧穿效应的钙钛矿光电器件及其制备方法 | 2020-05-14 | 433 |
| 发光二极管 | 2020-05-11 | 610 |
| 非易失性存储元件的操作方法 | 2020-05-15 | 775 |
| 多有源区高效率光电子器件 | 2020-05-13 | 292 |
| 具有存储功能的单电子晶体管及其制造方法 | 2020-05-17 | 6 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈