技术领域：
[0001] 本
发明涉及一种多层图形图像混合架构领域，尤其是涉及一种同时支持显示控制器和
图形加速器访问内存的架构方法。背景技术：
[0002] 在现有安卓
操作系统中，多层图形图像混合是系统显示和图形
图像处理过程中最重要的一步，多层图像混合主要是读取视频、图形或者桌面背景图像，输出具有各个图层混合
叠加效果的一幅图像并传输给显示设备的过程。这种图层混合叠加及传输过程大致上有两种：
[0003] 第一种方法是使用二维图形处理器进行多层图形图像混合。在这种方法中，首先由驱动系统将想要处理的图层
位置信息发送给二维图形处理器，然后由二维图形处理器按照操作系统发送的图层位置信息将各个图层依次读入，按照读入顺序进行叠加处理，处理完毕以后再将具有图层混合叠加效果的数据写入到内部
存储器中，最后显示控制器从内存中读取二维图形处理器的输出结果，进行显示。这种方法采用二维图形处理器和显示控制器分别通过各自的内存控制器访问内部存储器，虽然实现比较简单，但是它需要二维图形处理器将混合结果写入内部存储器，显示控制器要重新从内部存储器中读取图像混合的数据。一次内存的读和写要消耗很大的带宽，以高清1080P视频
分辨率为例，一次读写消耗的带宽为16兆字节。如果一秒钟显示设备的刷新率为60
帧，那一秒钟消耗的带宽为960兆字节，以3层图形叠加为例，多消耗960兆字节的带宽相当于该系统浪费了39％的带宽。这样巨大的带宽消耗会增加系统的负担和功耗，影响系统整体性能。系统在读取数据的时候也要消耗功耗，浪费39％的带宽也会使DDR系统多消耗39％的功耗。
[0004] 第二种方法是使用显示控制器进行多层图形图像混合叠加。这种显示控制器具有图像叠加的功能，主要通过叠加图层的通道来完成。首先由驱动程序将需要叠加的源图像信息配置给显示控制器，显示控制器通过叠加图层通道将各个源图像读入，然后在内部对各个图层的源数据进行叠加混合处理，各个图层的叠加顺序和叠加方式由驱动控制，最后将图像混合叠加的结果在线输出给显示设备进行显示。这种实现方案的
软件控制流程比较简单，但是需要对输出的每帧图像进行混合叠加。当显示的图像变化不是很频繁是，这种方法对系统带宽消耗很大。以刷新率为60帧为例的高清视频分辨率为例，如果后30帧的显示图像是不变的，而这30图像都是由相同的3幅源图像混合叠加而成，那每一帧多做一次叠加混合就要多消耗16兆字节的带宽，那这种方案在一秒钟就要多消耗480兆带宽，多消耗480兆字节的带宽相当于该系统浪费了32％的带宽。系统在读取数据的时候也要消耗功耗，浪费32％的带宽也会使DDR系统多消耗32％的功耗。显示控制器由于架构和功能的限制，不能完成所有的多层图形图像叠加混合的功能，比如图像旋转、缩放，这种方法在功能使用上也存在局限性。
[0005] 目前移动多媒体设备和家庭娱乐多媒体设备正向着高分辨率发展，在多媒体的
硬件解决方案中，带宽资源变得越来越紧张和珍贵，节省功耗是多媒体SOC的共同目标。如何在提高用户视觉体验的同时尽量减少系统带宽和功耗的消耗，成为了多媒体SOC设计领域一个难点和重要课题。因此本发明一种以高性能低功耗完成多层图像混合叠加又能节省系统带宽消耗的架构设计，成为当前多媒体SOC设计领域的发展重点和主要方向。发明内容：
[0006] 本发明的目的是针对
现有技术不足之处而提供一种减少系统带宽和功耗消耗的同时支持显示控制器和图形加速器访问内存的架构方法。
[0007] 本发明的目的是通过以下措施来实现：一种同时支持显示控制器和图形加速器访问内存的架构方法，其特征在于，步骤如下：
[0008] 步骤一，创建一个访问内存的架构；在SOC总体
框架内设置的访问内存的架构包括：内存控制器、二维图形处理器、数据缓存器、数据选择器、数据选择控制器、显示控制器；所述二维图形处理器通过数据缓存器、数据选择器与显示控制器相连，数据选择控制器与二维图形处理器、数据选择器、显示控制器相连，内存控制器设有数据
申请通道1、数据返回通道1和数据申请通道2和数据返回通道2；内存控制器的数据申请通道2和数据返回通道2与二维图形处理器相连，内存控制器的数据申请通道1与显示控制器相连，数据返回通道1通过数据选择器与显示控制器相连接，内存控制器通过总线与SOC总体框架的内部存储器、多核CPU相连；
[0009] 步骤二，依据叠加混合的多层源图像有无更新，访问内存的架构给出数据的流入和流出：
[0010] 当需要叠加混合的多层源图像有更新时，多核CPU将数据申请通道2和数据返回通道2的打开/关闭信息配置给内存控制器，二维图形处理器通过数据申请通道2发送内存控制器读写
请求，内存控制器将读写请求传送给多核CPU，然后将返回数据传输给二维图形处理，二维图形处理器内部的混合叠加处理器收集多层源图像的数据，并将数据进行叠加混合处理，并将多层叠加混合的结果传送至数据缓存器，同时数据选择控制器打开数据选择器，数据缓存器的叠加混合的结果输出给显示控制器；
[0011] 当需要进行叠加混合的多层源图像无更新时，多核CPU打开二维图形处理器与内存控制器的通道，将多层叠加混合的结果写入内部存储器，多核CPU打开内存控制器的数据申请通道1，显示控制器直接从内部存储器中读取多层源图像混合叠加的结果，如果多层源图像没有更新，则一直读取叠加混合的结果，直至多核CPU检测到下一次源图像更新。
[0012] 所述步骤一中的内存控制器用于控制数据申请通道的选择和数据返回通道的
开关，内存控制器根据多核CPU的指令配置信息打开或关闭相应的通道，同时将所打开通道的数据申请信息通过总线发送给内部存储器，当内部存储器返回数据确认后，内存控制器再将数据输送给相应的通道。
[0013] 所述步骤一中的二维图形处理器用于进行多层源图像的叠加混合处理，依据多核CPU的指令通过数据申请通道2向内部存储器发送读写请求，然后将返回数据进行叠加混合处理，并将叠加混合的结果传送给内部数据缓存模
块或写入内部存储器。
[0014] 所述步骤一中的数据缓存器用于调节二维图形处理器和显示控制器之间的数据传输速度。
[0015] 所述步骤一中的数据选择器用于连接返回数据的流向、或将二维图形处理器与显示控制器连接、或将内部存储器与显示控制器连接。
[0016] 所述步骤一中的数据选择控制器用于打开数据选择器的流向通道，并接受显示控制器发送的时序信息、处理后将该时序信息发送给二维图形处理器。
[0017] 所述步骤一中的显示控制器用于将收到的多层源图像叠加混合的结果按照显示设备所需要的时序传送给显示设备，并将每一帧的同步信息发送给数据选择控制器；依据多核CPU的指令通过数据申请通道1向内部存储器发送读写请求，到内部存储器读取数据信息。
[0018] 与现有技术相比，采用了本发明提出的一种同时支持显示控制器和图形加速器访问内存的架构方法，具有如下优点：1)本发明针对现有的SOC系统中多层图形图像叠加混合时带宽紧张的问题，达到了保证用户体验的同时，在所有应用场景中都能最小程度消耗系统带宽和功耗。消除了传统上两种图像混合架构中对带宽和功耗的额外消耗。无论多层源图像是实时更新还是保持不变，都能达到带宽消耗最小。2)与传统两种图像混合架构相比，当图像实时更新时，比第一种架构每秒钟节省960兆字节，为系统节省39％的带宽和39％的功耗，在这种情况下与第二种架构所消耗带宽相同。当图像保持不变时，与第一种架构所消耗带宽相同，比第二种架构节省480兆字节的带宽，为系统节省32％的带宽和32％的功耗，同时解决了第二种架构中旋转和缩放不能支持的问题。换言之，优化了两种传统架构中具有额外带宽消耗的情况，一直保持带宽消耗最小的工作模式。3)本发明针对现有移动多媒体设备和家庭多媒体设备的SOC系统，很好地考虑了现在系统中各个子模块的协同工作关系，具有架构清晰，分工明确，易实现，软件控制流程简单等优点。
附图说明：
[0019] 图1是本发明提出的一个
实施例结构示意图。
[0020] 图2是图1实施例的
流程图。具体实施方式：
[0021] 下面结合附图对具体实施方式作详细说明：
[0022] 图1～图2示出了本发明的一个实施例。一种同时支持显示控制器和图形加速器访问内存的架构方法,步骤如下：
[0023] 步骤一，创建一个访问内存的架构，如图1所示；在SOC总体框架内设置的访问内存的架构包括：内存控制器、二维图形处理器、数据缓存器、数据选择器、数据选择控制器、显示控制器；所述二维图形处理器通过数据缓存器、数据选择器与显示控制器相连，数据选择控制器与二维图形处理器、数据选择器、显示控制器相连，内存控制器设有数据申请通道1、数据返回通道1和数据申请通道2和数据返回通道2；内存控制器的数据申请通道2和数据返回通道2与二维图形处理器相连，内存控制器的数据申请通道1与显示控制器相连，数据返回通道1通过数据选择器与显示控制器相连接，内存控制器通过总线与SOC总体框架的内部存储器、多核CPU相连。
[0024] 本结构中的内存控制器用于控制数据申请通道的选择和数据返回通道的开关，内存控制器根据SOC总体框架的多核CPU的指令配置信息打开或关闭相应的通道，同时将所打开通道的数据申请信息通过总线发送给内部存储器，当内部存储器返回数据确认后，内存控制器再将数据输送给与二维图形处理器或显示控制器相连接的通道。
[0025] 本结构中的二维图形处理器用于进行多层源图像的叠加混合处理，依据多核CPU的指令通过数据申请通道2向内部存储器发送读写请求，然后将返回的多层源图像的数据进行叠加混合处理，并将叠加混合的结果传送给内部数据缓存模块或写入内部存储器。
[0026] 本结构中的数据缓存器用于调节二维图形处理器和显示控制器之间的数据传输速度。二维图形处理器和显示控制器是在不同的时钟
频率下工作，所以数据读写速度会有所不同，为了保证显示控制器能够实时获取到它需要的数据，二维图形处理器会提前将一部分数据写入数据缓存中以保证数据传输速度。
[0027] 本结构中的数据选择器用于连接返回数据的流向，或将二维图形处理器与显示控制器连接、或将内部存储器与显示控制器连。当有多层源图像有更新时，数据选择器将二维图像处理器与显示控制器连通；当无多层源图像有更新时，数据选择器将内存控制器与显示控制器连通。
[0028] 本结构中的数据选择控制器用于打开数据选择器的流向通道，并接受显示控制器发送的时序信息、处理后将该时序信息发送给二维图形处理器。
[0029] 本结构中的显示控制器用于将收到的多层源图像叠加混合的结果按照显示设备所需要的时序传送给显示设备，并将每一帧的同步信息发送给数据选择控制器；依据多核CPU的指令通过数据申请通道1向内部存储器发送读写请求，到内部存储器读取二维图形处理器写回内部存储器的叠加混合结果图像。
[0030] 步骤二，依据叠加混合的多层源图像有无更新，访问内存的架构给出数据的流入和流出，图2所示：
[0031] 当需要叠加混合的多层源图像有更新时，多核CPU将数据申请通道2和数据返回通道2的打开/关闭信息配置给内存控制器，二维图形处理器通过数据申请通道2发送内存控制器读写请求，内存控制器将读写请求传送给多核CPU，然后将返回数据传输给二维图形处理，二维图形处理器内部的混合叠加处理器收集多层源图像的数据，并将数据进行叠加混合处理，并将多层叠加混合的结果传送至数据缓存器，同时数据选择控制器打开数据选择器，数据缓存器的叠加混合的结果输出给显示控制器。在该数据流向中，二维图形处理器处理的多层源图像叠加混合的结果不需要写回到内部存储器，显示控制器也不需要再去内部存储器中读取数据，从而达到节省系统带宽的目的。以高清视频分辨率为例，一次读写消耗的带宽为16兆字节。如果一秒钟显示设备的刷新率为60帧，本架构一秒钟节省的带宽为960兆字节。同时也节省了因为对内部存储器读写而消耗的功耗。
[0032] 当需要进行叠加混合的多层源图像无更新时，多核CPU打开二维图形处理器与内存控制器的通道，将多层叠加混合的结果写入内部存储器，多核CPU打开内存控制器的数据申请通道1，显示控制器直接从内部存储器中读取多层源图像混合叠加的结果，如果多层源图像没有更新，则一直读取叠加混合的结果，直至多核CPU检测到下一次源图像更新。在该数据流向中，如果多层源图像没有更新，可以一直读取叠加混合的结果，直至驱动检测到下一次源图像更新。以刷新率为60帧为例的高清视频分辨率为例，如果后30帧的显示图像是不变的，而这30图像都是由相同的3幅源图像混合叠加而成，那每一帧多做一次叠加混合就要多消耗16兆字节的带宽，那这种方案在一秒钟就会节省480兆字节的带宽。同时也节省了因为对内部存储器读写而消耗的功耗。
[0033] 上面给出的实施例并不构成对本发明的限制，本领域内熟练的技术人员在所附
权利要求的范围内做出各种
变形或
修改均在保护范围内。
